JP3583018B2 - セラミック配線基板 - Google Patents
セラミック配線基板 Download PDFInfo
- Publication number
- JP3583018B2 JP3583018B2 JP12137299A JP12137299A JP3583018B2 JP 3583018 B2 JP3583018 B2 JP 3583018B2 JP 12137299 A JP12137299 A JP 12137299A JP 12137299 A JP12137299 A JP 12137299A JP 3583018 B2 JP3583018 B2 JP 3583018B2
- Authority
- JP
- Japan
- Prior art keywords
- insulating base
- conductor layer
- semiconductor element
- wiring board
- ceramic wiring
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/1517—Multilayer substrate
- H01L2924/15172—Fan-out arrangement of the internal vias
- H01L2924/15174—Fan-out arrangement of the internal vias in different layers of the multilayer substrate
Landscapes
- Parts Printed On Printed Circuit Boards (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は半導体素子を収容するための半導体素子収納用パッケージや混成集積回路基板等に用いられるセラミック配線基板に関し、より詳細には半導体素子がフリップチップ方式により搭載接続されるセラミック配線基板に関するものである。
【０００２】
【従来の技術】
近年、半導体素子収納用パッケージや混成集積回路基板等に用いられるセラミック配線基板への半導体素子の搭載方法としては、半導体素子等の電子部品の高密度化、小型化に対応するためセラミック配線基板の表面に露出する貫通導体層に半導体素子の電極を半田等の電気的接続手段を介し直接接続する、所謂、フリップチップ方式のボンディングが多用されつつある。
【０００３】
このフリップチップ方式のボンディングが採用される半導体素子収納用パッケージや混成集積回路基板等に用いられるセラミック配線基板は、一般に酸化アルミニウム質焼結体から成る絶縁基体と、該絶縁基体内に形成され、一端が絶縁基体の表面に露出するタングステン、モリブデン等の高融点金属から成る貫通導体層とから構成されており、貫通導体層の絶縁基体表面に露出する露出面に半導体素子等の電子部品の電極を半田ボール等から成る電気的接続手段を介し取着接続させることによって半導体素子等の電子部品はセラミック配線基板上に搭載されるとともに電子部品の各電極が貫通導体層に接続される。
【０００４】
なお、前記貫通導体層の露出面には、通常、その酸化腐食を防ぐとともに半田ボール等から成る電気的接続手段に対する濡れ性を良好なものとするために、ニッケル、金等の耐食性に優れ、且つ半田等のろう材に対して濡れ性の良い金属層がめっき法により被着されている。
【０００５】
またかかるセラミック配線基板は、一般に、セラミックスの積層技術及びスクリーン印刷等の厚膜形成技術を採用することによって製作されており、具体的には以下の方法によって製作される。
【０００６】
即ち、
（１）まず、酸化アルミニウム（Ａｌ２ Ｏ３ ）、酸化珪素（ＳｉＯ２ ）、酸化マグネシウム（ＭｇＯ）、酸化カルシウム（ＣａＯ）等から成るセラミックス原料粉末に有機溶剤、溶媒を添加混合して泥漿物を作り、次にこれを従来周知のドクターブレード法やカレンダーロール法等によりシート状に成形して複数枚のセラミックグリーンシート（セラミック生シート）を形成するとともに所定位置に打ち抜き加工等により貫通孔を形成する。
【０００７】
（２）次に、前記貫通孔内に、タングステン、モリブデン等の金属の粉末に有機溶剤、溶媒を添加混合して得た導電ペーストをスクリーン印刷法等により印刷充填する。
【０００８】
（３）そして最後に、これらのセラミックグリーンシートを、前記貫通孔に印刷充填した導電ペーストの一端が露出するようにして上下に積層するとともに、還元雰囲気中、約１６００℃の温度で焼成し、セラミックグリーンシートと導電ペーストとを焼結一体化することによってセラミック配線基板が完成する。
【０００９】
この場合、セラミックグリーンシートと導電ペーストの焼結開始温度が相違すると焼結に伴なう収縮の開始時期がセラミックグリーンシートと導電ペーストとの間で相違して絶縁基体と貫通導体層との間に応力が発生し、絶縁基体にクラック等が生じてしまうため導電ペーストは、通常、その焼結開始温度がセラミックグリーンシートの焼結開始温度に近似したものが用いられる。
【００１０】
しかしながら、近時、半導体素子の大型化、信号の伝播速度の高速化が急激に進み、該半導体素子を上記従来のセラミック配線基板に搭載した場合、以下に述べる欠点を有したものとなる。
【００１１】
即ち、
（１）半導体素子を構成するシリコンと絶縁基体を構成する酸化アルミニウム質焼結体の熱膨張係数がそれぞれ３．０×１０−６／℃〜３．５×１０−６／℃、６．０×１０−６／℃〜７．５×１０−６／℃であり、大きく相違することから両者に半導体素子を作動させた際等に発生する熱が印加されると両者間に大きな熱応力が発生し、該熱応力によって半田ボール等の電気的接続手段や半導体素子が破損したり、絶縁基体より剥離して半導体装置としての機能を喪失させてしまう。
【００１２】
（２）絶縁基体を構成する酸化アルミニウム質焼結体はその誘電率が９〜１０（室温１ＭＨｚ）と高いため、絶縁基体に設けた貫通導体層を伝わる信号の伝播速度が遅く、そのため信号の高速伝播を要求する半導体素子はその搭載が不可となる。
【００１３】
そこで上記欠点を解消するために、絶縁基体を酸化アルミニウム質焼結体に代えて半導体素子を構成するシリコンの熱膨張係数（３．０×１０−６／℃〜３．５×１０−６／℃）と近似した熱膨張係数４．０×１０−６／℃〜４．５×１０−６／℃を有し、且つ誘電率が６．３と低いムライト質焼結体を用いることが考えられる。
【００１４】
【発明が解決しようとする課題】
しかしながら、絶縁基体をムライト質焼結体で形成した場合、貫通導体層となる導電ペーストは、その焼結開始温度をムライト質焼結体となるセラミックグリーンシートと近似させるためにモリブデンを主成分とする金属粉末を用いる必要があり、このモリブデンで貫通導体層を形成した場合、該モリブデンは酸化されやすい金属であり、露出表面に酸化物が極めて容易に形成されてしまい、貫通導体層の露出表面に酸化物が形成されると貫通導体層の露出表面にニッケル等のめっき層を密着性良く形成することができなくなり、その結果、貫通導体層に電子部品の各電極を半田ボール等からなる電気的接続手段を介して強固に電気的に接続させることができないという欠点を有していた。
【００１５】
本発明は、上記問題に鑑み案出されたもので、その目的は、絶縁基体がムライト質焼結体で形成され、かつ貫通導体層の露出面にめっき層を密着性良く形成することができるセラミック配線基板を提供することにある。
【００１６】
【課題を解決するための手段】
本発明は、絶縁基体と、該絶縁基体内に形成され、一端が絶縁基体の表面に露出し、露出面に半導体素子の電極が電気的接続手段を介して接続される貫通導体層とから成るセラミック配線基板であって、前記絶縁基体はムライト質焼結体から成り、かつ前記貫通導体層は絶縁基体の表面から４００μｍの深さまでの領域がタングステンを主成分とする金属材で、その他の領域がモリブデンを主成分とする金属材で形成されていることを特徴とするものである。
【００１７】
本発明のセラミック配線基板によれば、絶縁基体の表面から４００μｍの深さまでの領域に位置する貫通導体層を酸化し難いタングステンを主成分とする金属材で形成したことから貫通導体層の露出表面に半田等のろう材に対して濡れ性が良いニッケル等のめっき層を確実、強固に被着させることができ、その結果、貫通導体層に電子部品の各電極を半田ボール等からなる電機的接続手段を介して強固に電気的に接続させることができる。
【００１８】
また本発明のセラミック配線基板によれば、絶縁基体の表面から４００μｍを越える領域に位置するほとんどの貫通導体層を焼結開始温度が絶縁基体となるセラミックグリーンシートの焼結開始温度に近似するモリブデンを主成分とする金属材で形成したことから絶縁基体と貫通導体層との間に大きな応力が発生することはなく、該応力によって絶縁基体にクラック等が発生することもない。
【００１９】
【発明の実施の形態】
次に本発明を添付図面に基付き詳細に説明する。
図１及び図２は本発明のセラミック配線基板を半導体素子収納用パッケージの絶縁基体に適用した場合の一実施例を示し、図中、１はセラミック配線基板からなる絶縁基体、２は蓋体である。この絶縁基体１と蓋体２とで半導体素子を収容するための容器４が構成される。
【００２０】
前記絶縁基体１は半導体素子３を支持する支持部材として作用し、上面の略中央部に半導体素子３が搭載実装される。
【００２１】
前記絶縁基体１はムライト質焼結体から成り、該ムライト質焼結体は熱膨張係数が４．０×１０−６／℃〜４．５×１０−６／℃であり、半導体素子３を構成するシリコンの熱膨張係数（３．０×１０−６／℃〜３．５×１０−６／℃）に近似することから、絶縁基体１上に半導体素子３を搭載実装した後、両者に半導体素子３を作動させた際等に発生する熱が印加されたとしても両者間には大きな熱応力が発生することはなく、該熱応力によって半導体素子３が破損したり、半導体素子３が絶縁基体１より剥離したりすることはない。
【００２２】
前記ムライト質焼結体から成る絶縁基体１は、例えば、ムライト、酸化カルシウム、酸化マグネシウム等の原料粉末に適当な有機バインダー、溶剤等を添加混合して泥漿物を作るとともに該泥漿物をドクターブレード法やカレンダーロール法を採用することによってセラミックグリーンシート（セラミック生シート）と成し、しかる後、前記セラミックグリーンシートに適当な打ち抜き加工を施すとともにこれを複数枚積層し、約１６００℃の温度で焼成することによって製作される。
【００２３】
また前記絶縁基体１はその上面で半導体素子３が搭載実装される領域から内部及び側面を介し底面にかけて複数の貫通導体層５が形成されており、該貫通導体層５のうち絶縁基体１の上面に露出する領域には半導体素子３の各電極が半田ボール等の電気的接続手段８を介して接続され、また絶縁基体１の下面に導出する部位には外部リード端子７が銀ロウ等のロウ材を介してロウ付けされている。
【００２４】
前記貫通導体層５は、半導体素子３の各電極を外部電気回路に接続される外部リード端子７に接続するための導電路として作用し、半導体素子３の各電極を絶縁基体１の上面に露出する貫通導体層５の露出表面に半田ボール等の電気的接続手段を介して接続すれば半導体素子３の各電極は貫通導体層５を介して絶縁基体１の下面において貫通導体層５にロウ付けされている外部リード端子７に電気的に接続され、外部リード端子７を外部電気回路に接続すれば半導体素子３の各電極は貫通導体層５及び外部リード端子７を介して外部電気回路に電気的に接続されることとなる。
【００２５】
なお、前記貫通導体層５は絶縁基体１を形成するムライト質焼結体の誘電率が６．３（室温１ＭＨｚ）と低いため、貫通導体層５における電気信号の伝播速度を速いものとなすことができ、これによって貫通導体層５を介して半導体素子３と外部電気回路との間で電気信号を高速で出し入れすることが可能となる。
【００２６】
また前記貫通導体層５は絶縁基体１の表面から４００μｍまでの深さの領域がタングステンを主成分とする金属材で、その他の領域がモリブデンを主成分とする金属材で形成されており、かかる貫通導体層５は、例えば、まず、厚みが４００μｍ以下でそれぞれ同じ位置に貫通孔が形成された焼成により絶縁基体１となる複数枚のセラミックグリーンシートを準備し、次に前記セラミックグリーンシートの１枚の貫通孔内に、モリブデン粉末を主成分とし、酸化アルミニウム、酸化マグネシウム等の粉末及び有機溶剤、溶媒を添加混合して得たモリブデンを主成分とする導電ペーストを印刷充填するとともに、他のセラミックグリーンシートの貫通孔に、タングステン粉末を主成分とし、酸化アルミニウム、酸化マグネシウム等の粉末及び有機溶剤、溶媒を添加混合して得たタングステンを主成分とする導電ペーストを印刷充填し、最後にこれらのセラミックグリーンシートを、前記モリブデンを主成分とする導電ペーストを貫通孔に印刷充填したセラミックグリーンシートが最上層となるようにして上下に積層し、最後にこれを高温で焼成することによって製作される。
【００２７】
前記貫通導体層５はまた絶縁基体１の表面から４００μｍまでの深さの領域がタングステンを主成分とする金属材で、その他の領域がモリブデンを主成分とする金属材で形成されており、絶縁基体１の表面から４００μｍまでの深さの領域が酸化し難いタングステンを主成分とする金属材で形成されているため貫通導体層５の露出表面に酸化物が形成されることはなく、貫通導体層５の露出表面に後述する半田等のろう材に対して濡れ性が良いニッケルや金等のめっき層を確実、強固に被着させることができる。
【００２８】
更に前記貫通導体層５は、絶縁基体１の表面から４００μｍを超える領域に位置するほとんどの領域が絶縁基体１となるセラミックグリーンシートの焼結開始温度に近似した焼結開始温度を有するモリブデンを主成分とする金属材で形成されていることから絶縁基体１と貫通導体層５との間に大きな応力が発生することはなく、該応力によって絶縁基体１にクラック等が発生することもない。
【００２９】
なお、前記貫通導体層５のタングステンを主成分とする金属材で形成されている領域は絶縁基体１の表面からの深さが４００μｍを超え、モリブデンを主成分とする金属材で形成されている領域が狭いものになると、貫通導体層５のタングステンを主成分とする金属材で形成されている領域と絶縁基体１との間に両者の焼結開始温度の相違に起因して応力が発生し、該応力によって絶縁基体１にクラック等が発生してしまう。従って、前記貫通導体層５のタングステンを主成分とする金属材で形成されている領域は絶縁基体１の表面からの深さが４００μｍまでの範囲に、その他の領域はモリブデンを主成分とする金属材で形成することに特定される。
【００３０】
また前記貫通導体層５は図２に示す如く、その露出する表面にニッケルめっき層９や金めっき層１０が被着されており、該ニッケルめっき層９や金めっき層１０は貫通導体層５に対する濡れ性を改善し、貫通導体層５に半田ボール等から成る電気的接続手段８を強固に被着させる作用をなす。
【００３１】
前記ニッケルめっき層９は、例えば、無電解めっき法によって形成され、具体的には、硫酸ニッケル２０〜４０グラム／リットル、コハク酸ナトリウム４０〜６０グラム／リットル、ホウ酸２５〜３５グラム／リットル、塩化アンモニウム２５〜３５グラム／リットル、ジメチルアミンボラン２．５〜４．５グラム／リットル等から成る無電解ニッケルめっき液を準備するとともに、貫通導体層５の露出面を脱脂、酸処理した後、触媒剤を含有する溶液に浸漬して活性処理をし、しかる後、貫通導体層５の露出面を６０〜６５℃に設定された前記無電解ニッケルめっき液中に３０〜６０分間浸漬させることによって貫通導体層５の露出面に所定厚み（２μｍ〜８μｍ）に被着され、また金めっき層１０は、例えば、水酸化カリウム２０〜４０グラム／リットル、エチレンジアミン四酢酸３０〜５０グラム／リットル、リン酸二水素カリウム１５〜４５グラム／リットル、シアン化カリウム０．０１〜０．１グラム／リットル、シアン化金カリウム１〜４グラム／リットル等から成る金めっき液（液温：８５〜９５℃）を準備し、これに前記表面にニッケルめっき層９が被着されている貫通導体層５の露出面を５〜１５分間浸漬させることによってニッケルめっき層９上に所定厚み（０．０２μｍ〜０．３μｍ）に被着される。
【００３２】
前記ニッケルめっき層９はその厚みが２μｍ未満となると貫通導体層５の露出面に金めっき層１０を強固に被着させるのが困難となる傾向にあり、また８μｍを越えるとニッケルめっき層９を形成する際に大きな応力が発生するとともにこれがニッケルめっき層９の内部に内在し、該内在応力によって貫通導体層５の露出面とニッケルめっき層９との密着の信頼性が低下してしまう危険性がある。従って、前記ニッケルめっき層９はその厚みを２μｍから８μｍの範囲としておくことが好ましい。
【００３３】
また前記金めっき層１０はその厚みが０．０２μｍ未満となると下地のニッケルめっき層９を完全に被覆することができず、半田ボール等から成る電気的接続手段８の貫通導体層５に対する接合強度が低下してしまう危険性があり、また０．３μｍを超えると金めっき層１０の一部が半田ボール等から成る電気的接続手段８の内部に拡散して電気的接続手段８の機械的強度を低下させてしまう危険性がある。従って、前記金めっき層１０はその厚みを０．０２μｍ〜０．３μｍの範囲としておくことが好ましい。
【００３４】
更に前記ニッケルめっき層９はその表面の粗さを中心線平均粗さ（Ｒａ）で０．５μｍ≦Ｒａ≦１．５μｍの範囲とし、表面を適度に粗しておくとニッケルめっき層９と金メッキ層１０との密着面積が広いものとして両者の密着強度を極めて強いものとなすことができる。従って、前記ニッケルめっき層９はその表面の粗さを中心線平均粗さ（Ｒａ）で０．５μｍ≦Ｒａ≦１．５μｍの範囲に粗しておくことが好ましい。
【００３５】
前記ニッケルめっき層９の表面を中心線平均粗さ（Ｒａ）で０．５μｍ≦Ｒａ≦１．５μｍの範囲に粗す方法としては、ニッケルめっき層８の表面に＃１５００程度のメディアを２．０〜４．０ｋｇ／ｃｍ２ の圧力で吹き付けする、所謂、ブラスト処理を施すことによって行われる。
【００３６】
また一方、前記絶縁基体１の下面に導出されている貫通導体層５には外部リード端子７が銀ロウ等のロウ材を介して取着されており、該外部リード端子７は半導体素子３の各電極を外部電気回路に電気的に接続させる作用をなす。
【００３７】
前記外部リード端子７は鉄−ニッケル−コバルト合金や鉄−ニッケル合金等の金属材料から成り、例えば、鉄−ニッケル−コバルト合金や鉄−ニッケル合金等のインゴット（塊）に圧延加工法や打ち抜き加工法等、従来周知の金属加工法を施すことによって所定の形状に形成される。
【００３８】
また前記外部リード端子７はその露出する表面に良導電性で、かつ耐食性に優れるニッケル、金等の金属をめっき法により１〜２０μｍの厚みに被着させておくと、外部リード端子７の酸化腐食を有効に防止することができるとともに外部電気回路との接続を良好となすことができる。従って、前記外部リード端子７はその露出する表面にニッケル、金等をめっき法により１〜２０μｍの厚みに被着させておくことが好ましい。
【００３９】
更に前記外部リード端子７が取着された絶縁基体１はその上面外周部に椀状をなす蓋体２がガラス、樹脂、ロウ材等から成る封止材を介して接合され、これによって絶縁基体１と蓋体２とから成る容器４内部に半導体素子３が気密に封止される。
【００４０】
前記蓋体２は容器４の内部に半導体素子３を気密に収容する作用をなし、銅や鉄−ニッケル−コバルト合金や鉄−ニッケル−合金等の金属材料、あるいは酸化アルミニウム質焼結体等のセラミックス焼結体で形成されている。
【００４１】
かくして上述の半導体素子収納用パッケージによれば、絶縁基体１上面に半導体素子３を、該半導体素子３の各電極を貫通導体層５の露出面に半田ボール等から成る電気的接続手段８を介して接続させることによって搭載実装し、しかる後、前記絶縁基体１の上面に椀状の蓋体２をガラス、樹脂、ロウ材等から成る封止材を介して接合させ、絶縁基体１と蓋体２とから成る容器４内部に半導体素子３を気密に収容することによって最終製品としての半導体装置となる。
【００４２】
なお、本発明は上述した実施例に限定されるものではなく、本発明の要旨を逸脱しない範囲であれば種々の変更は可能であり、例えば、上述の実施例では本発明のセラミック配線基板を半導体素子を収容する半導体素子収納用パッケージに適用した場合を例に挙げて説明したが、これを半導体素子が搭載される混成集積回路基板に適用した場合であってもよい。
【００４３】
【発明の効果】
本発明のセラミック配線基板によれば、絶縁基体をムライト質焼結体で形成したことから、半導体素子と絶縁基体との熱膨張係数が近似し、両者の熱膨張係数の差に起因する熱応力を小さく抑えて半導体装置としての機能を長期にわたって維持することが可能となり、かつ、絶縁基体の誘電率を約６．３と低いものとして信号の高速伝播を要求する半導体素子の搭載が可能となった。
【００４４】
また、本発明のセラミック配線基板によれば、貫通導体層を、絶縁基体表面から４００μｍの深さまでの領域をタングステンを主成分とする金属材で、その他の領域をモリブデンを主成分とする金属材で形成したことから、焼成時に貫通導体層となる導電ペーストと絶縁基体となるセラミックグリーンシートとがほぼ同時に焼結、収縮を開始し、絶縁基体のクラック等の問題を生じることがなく、かつ、貫通導体層の露出面にニッケル等のめっき層を確実、強固に被着させることが可能となった。
【図面の簡単な説明】
【図１】本発明のセラミック配線基板を半導体素子収納用パッケージの絶縁基体に適用した場合の一実施例を示す断面図である。
【図２】図１の要部拡大断面図である。
【符号の説明】
１・・絶縁基体
２・・蓋体
３・・半導体素子
５・・貫通導体層
７・・外部リード端子
８・・電気的接続手段
９・・ニッケルめっき層
１０・・金めっき層１０
【発明の属する技術分野】
本発明は半導体素子を収容するための半導体素子収納用パッケージや混成集積回路基板等に用いられるセラミック配線基板に関し、より詳細には半導体素子がフリップチップ方式により搭載接続されるセラミック配線基板に関するものである。
【０００２】
【従来の技術】
近年、半導体素子収納用パッケージや混成集積回路基板等に用いられるセラミック配線基板への半導体素子の搭載方法としては、半導体素子等の電子部品の高密度化、小型化に対応するためセラミック配線基板の表面に露出する貫通導体層に半導体素子の電極を半田等の電気的接続手段を介し直接接続する、所謂、フリップチップ方式のボンディングが多用されつつある。
【０００３】
このフリップチップ方式のボンディングが採用される半導体素子収納用パッケージや混成集積回路基板等に用いられるセラミック配線基板は、一般に酸化アルミニウム質焼結体から成る絶縁基体と、該絶縁基体内に形成され、一端が絶縁基体の表面に露出するタングステン、モリブデン等の高融点金属から成る貫通導体層とから構成されており、貫通導体層の絶縁基体表面に露出する露出面に半導体素子等の電子部品の電極を半田ボール等から成る電気的接続手段を介し取着接続させることによって半導体素子等の電子部品はセラミック配線基板上に搭載されるとともに電子部品の各電極が貫通導体層に接続される。
【０００４】
なお、前記貫通導体層の露出面には、通常、その酸化腐食を防ぐとともに半田ボール等から成る電気的接続手段に対する濡れ性を良好なものとするために、ニッケル、金等の耐食性に優れ、且つ半田等のろう材に対して濡れ性の良い金属層がめっき法により被着されている。
【０００５】
またかかるセラミック配線基板は、一般に、セラミックスの積層技術及びスクリーン印刷等の厚膜形成技術を採用することによって製作されており、具体的には以下の方法によって製作される。
【０００６】
即ち、
（１）まず、酸化アルミニウム（Ａｌ２ Ｏ３ ）、酸化珪素（ＳｉＯ２ ）、酸化マグネシウム（ＭｇＯ）、酸化カルシウム（ＣａＯ）等から成るセラミックス原料粉末に有機溶剤、溶媒を添加混合して泥漿物を作り、次にこれを従来周知のドクターブレード法やカレンダーロール法等によりシート状に成形して複数枚のセラミックグリーンシート（セラミック生シート）を形成するとともに所定位置に打ち抜き加工等により貫通孔を形成する。
【０００７】
（２）次に、前記貫通孔内に、タングステン、モリブデン等の金属の粉末に有機溶剤、溶媒を添加混合して得た導電ペーストをスクリーン印刷法等により印刷充填する。
【０００８】
（３）そして最後に、これらのセラミックグリーンシートを、前記貫通孔に印刷充填した導電ペーストの一端が露出するようにして上下に積層するとともに、還元雰囲気中、約１６００℃の温度で焼成し、セラミックグリーンシートと導電ペーストとを焼結一体化することによってセラミック配線基板が完成する。
【０００９】
この場合、セラミックグリーンシートと導電ペーストの焼結開始温度が相違すると焼結に伴なう収縮の開始時期がセラミックグリーンシートと導電ペーストとの間で相違して絶縁基体と貫通導体層との間に応力が発生し、絶縁基体にクラック等が生じてしまうため導電ペーストは、通常、その焼結開始温度がセラミックグリーンシートの焼結開始温度に近似したものが用いられる。
【００１０】
しかしながら、近時、半導体素子の大型化、信号の伝播速度の高速化が急激に進み、該半導体素子を上記従来のセラミック配線基板に搭載した場合、以下に述べる欠点を有したものとなる。
【００１１】
即ち、
（１）半導体素子を構成するシリコンと絶縁基体を構成する酸化アルミニウム質焼結体の熱膨張係数がそれぞれ３．０×１０−６／℃〜３．５×１０−６／℃、６．０×１０−６／℃〜７．５×１０−６／℃であり、大きく相違することから両者に半導体素子を作動させた際等に発生する熱が印加されると両者間に大きな熱応力が発生し、該熱応力によって半田ボール等の電気的接続手段や半導体素子が破損したり、絶縁基体より剥離して半導体装置としての機能を喪失させてしまう。
【００１２】
（２）絶縁基体を構成する酸化アルミニウム質焼結体はその誘電率が９〜１０（室温１ＭＨｚ）と高いため、絶縁基体に設けた貫通導体層を伝わる信号の伝播速度が遅く、そのため信号の高速伝播を要求する半導体素子はその搭載が不可となる。
【００１３】
そこで上記欠点を解消するために、絶縁基体を酸化アルミニウム質焼結体に代えて半導体素子を構成するシリコンの熱膨張係数（３．０×１０−６／℃〜３．５×１０−６／℃）と近似した熱膨張係数４．０×１０−６／℃〜４．５×１０−６／℃を有し、且つ誘電率が６．３と低いムライト質焼結体を用いることが考えられる。
【００１４】
【発明が解決しようとする課題】
しかしながら、絶縁基体をムライト質焼結体で形成した場合、貫通導体層となる導電ペーストは、その焼結開始温度をムライト質焼結体となるセラミックグリーンシートと近似させるためにモリブデンを主成分とする金属粉末を用いる必要があり、このモリブデンで貫通導体層を形成した場合、該モリブデンは酸化されやすい金属であり、露出表面に酸化物が極めて容易に形成されてしまい、貫通導体層の露出表面に酸化物が形成されると貫通導体層の露出表面にニッケル等のめっき層を密着性良く形成することができなくなり、その結果、貫通導体層に電子部品の各電極を半田ボール等からなる電気的接続手段を介して強固に電気的に接続させることができないという欠点を有していた。
【００１５】
本発明は、上記問題に鑑み案出されたもので、その目的は、絶縁基体がムライト質焼結体で形成され、かつ貫通導体層の露出面にめっき層を密着性良く形成することができるセラミック配線基板を提供することにある。
【００１６】
【課題を解決するための手段】
本発明は、絶縁基体と、該絶縁基体内に形成され、一端が絶縁基体の表面に露出し、露出面に半導体素子の電極が電気的接続手段を介して接続される貫通導体層とから成るセラミック配線基板であって、前記絶縁基体はムライト質焼結体から成り、かつ前記貫通導体層は絶縁基体の表面から４００μｍの深さまでの領域がタングステンを主成分とする金属材で、その他の領域がモリブデンを主成分とする金属材で形成されていることを特徴とするものである。
【００１７】
本発明のセラミック配線基板によれば、絶縁基体の表面から４００μｍの深さまでの領域に位置する貫通導体層を酸化し難いタングステンを主成分とする金属材で形成したことから貫通導体層の露出表面に半田等のろう材に対して濡れ性が良いニッケル等のめっき層を確実、強固に被着させることができ、その結果、貫通導体層に電子部品の各電極を半田ボール等からなる電機的接続手段を介して強固に電気的に接続させることができる。
【００１８】
また本発明のセラミック配線基板によれば、絶縁基体の表面から４００μｍを越える領域に位置するほとんどの貫通導体層を焼結開始温度が絶縁基体となるセラミックグリーンシートの焼結開始温度に近似するモリブデンを主成分とする金属材で形成したことから絶縁基体と貫通導体層との間に大きな応力が発生することはなく、該応力によって絶縁基体にクラック等が発生することもない。
【００１９】
【発明の実施の形態】
次に本発明を添付図面に基付き詳細に説明する。
図１及び図２は本発明のセラミック配線基板を半導体素子収納用パッケージの絶縁基体に適用した場合の一実施例を示し、図中、１はセラミック配線基板からなる絶縁基体、２は蓋体である。この絶縁基体１と蓋体２とで半導体素子を収容するための容器４が構成される。
【００２０】
前記絶縁基体１は半導体素子３を支持する支持部材として作用し、上面の略中央部に半導体素子３が搭載実装される。
【００２１】
前記絶縁基体１はムライト質焼結体から成り、該ムライト質焼結体は熱膨張係数が４．０×１０−６／℃〜４．５×１０−６／℃であり、半導体素子３を構成するシリコンの熱膨張係数（３．０×１０−６／℃〜３．５×１０−６／℃）に近似することから、絶縁基体１上に半導体素子３を搭載実装した後、両者に半導体素子３を作動させた際等に発生する熱が印加されたとしても両者間には大きな熱応力が発生することはなく、該熱応力によって半導体素子３が破損したり、半導体素子３が絶縁基体１より剥離したりすることはない。
【００２２】
前記ムライト質焼結体から成る絶縁基体１は、例えば、ムライト、酸化カルシウム、酸化マグネシウム等の原料粉末に適当な有機バインダー、溶剤等を添加混合して泥漿物を作るとともに該泥漿物をドクターブレード法やカレンダーロール法を採用することによってセラミックグリーンシート（セラミック生シート）と成し、しかる後、前記セラミックグリーンシートに適当な打ち抜き加工を施すとともにこれを複数枚積層し、約１６００℃の温度で焼成することによって製作される。
【００２３】
また前記絶縁基体１はその上面で半導体素子３が搭載実装される領域から内部及び側面を介し底面にかけて複数の貫通導体層５が形成されており、該貫通導体層５のうち絶縁基体１の上面に露出する領域には半導体素子３の各電極が半田ボール等の電気的接続手段８を介して接続され、また絶縁基体１の下面に導出する部位には外部リード端子７が銀ロウ等のロウ材を介してロウ付けされている。
【００２４】
前記貫通導体層５は、半導体素子３の各電極を外部電気回路に接続される外部リード端子７に接続するための導電路として作用し、半導体素子３の各電極を絶縁基体１の上面に露出する貫通導体層５の露出表面に半田ボール等の電気的接続手段を介して接続すれば半導体素子３の各電極は貫通導体層５を介して絶縁基体１の下面において貫通導体層５にロウ付けされている外部リード端子７に電気的に接続され、外部リード端子７を外部電気回路に接続すれば半導体素子３の各電極は貫通導体層５及び外部リード端子７を介して外部電気回路に電気的に接続されることとなる。
【００２５】
なお、前記貫通導体層５は絶縁基体１を形成するムライト質焼結体の誘電率が６．３（室温１ＭＨｚ）と低いため、貫通導体層５における電気信号の伝播速度を速いものとなすことができ、これによって貫通導体層５を介して半導体素子３と外部電気回路との間で電気信号を高速で出し入れすることが可能となる。
【００２６】
また前記貫通導体層５は絶縁基体１の表面から４００μｍまでの深さの領域がタングステンを主成分とする金属材で、その他の領域がモリブデンを主成分とする金属材で形成されており、かかる貫通導体層５は、例えば、まず、厚みが４００μｍ以下でそれぞれ同じ位置に貫通孔が形成された焼成により絶縁基体１となる複数枚のセラミックグリーンシートを準備し、次に前記セラミックグリーンシートの１枚の貫通孔内に、モリブデン粉末を主成分とし、酸化アルミニウム、酸化マグネシウム等の粉末及び有機溶剤、溶媒を添加混合して得たモリブデンを主成分とする導電ペーストを印刷充填するとともに、他のセラミックグリーンシートの貫通孔に、タングステン粉末を主成分とし、酸化アルミニウム、酸化マグネシウム等の粉末及び有機溶剤、溶媒を添加混合して得たタングステンを主成分とする導電ペーストを印刷充填し、最後にこれらのセラミックグリーンシートを、前記モリブデンを主成分とする導電ペーストを貫通孔に印刷充填したセラミックグリーンシートが最上層となるようにして上下に積層し、最後にこれを高温で焼成することによって製作される。
【００２７】
前記貫通導体層５はまた絶縁基体１の表面から４００μｍまでの深さの領域がタングステンを主成分とする金属材で、その他の領域がモリブデンを主成分とする金属材で形成されており、絶縁基体１の表面から４００μｍまでの深さの領域が酸化し難いタングステンを主成分とする金属材で形成されているため貫通導体層５の露出表面に酸化物が形成されることはなく、貫通導体層５の露出表面に後述する半田等のろう材に対して濡れ性が良いニッケルや金等のめっき層を確実、強固に被着させることができる。
【００２８】
更に前記貫通導体層５は、絶縁基体１の表面から４００μｍを超える領域に位置するほとんどの領域が絶縁基体１となるセラミックグリーンシートの焼結開始温度に近似した焼結開始温度を有するモリブデンを主成分とする金属材で形成されていることから絶縁基体１と貫通導体層５との間に大きな応力が発生することはなく、該応力によって絶縁基体１にクラック等が発生することもない。
【００２９】
なお、前記貫通導体層５のタングステンを主成分とする金属材で形成されている領域は絶縁基体１の表面からの深さが４００μｍを超え、モリブデンを主成分とする金属材で形成されている領域が狭いものになると、貫通導体層５のタングステンを主成分とする金属材で形成されている領域と絶縁基体１との間に両者の焼結開始温度の相違に起因して応力が発生し、該応力によって絶縁基体１にクラック等が発生してしまう。従って、前記貫通導体層５のタングステンを主成分とする金属材で形成されている領域は絶縁基体１の表面からの深さが４００μｍまでの範囲に、その他の領域はモリブデンを主成分とする金属材で形成することに特定される。
【００３０】
また前記貫通導体層５は図２に示す如く、その露出する表面にニッケルめっき層９や金めっき層１０が被着されており、該ニッケルめっき層９や金めっき層１０は貫通導体層５に対する濡れ性を改善し、貫通導体層５に半田ボール等から成る電気的接続手段８を強固に被着させる作用をなす。
【００３１】
前記ニッケルめっき層９は、例えば、無電解めっき法によって形成され、具体的には、硫酸ニッケル２０〜４０グラム／リットル、コハク酸ナトリウム４０〜６０グラム／リットル、ホウ酸２５〜３５グラム／リットル、塩化アンモニウム２５〜３５グラム／リットル、ジメチルアミンボラン２．５〜４．５グラム／リットル等から成る無電解ニッケルめっき液を準備するとともに、貫通導体層５の露出面を脱脂、酸処理した後、触媒剤を含有する溶液に浸漬して活性処理をし、しかる後、貫通導体層５の露出面を６０〜６５℃に設定された前記無電解ニッケルめっき液中に３０〜６０分間浸漬させることによって貫通導体層５の露出面に所定厚み（２μｍ〜８μｍ）に被着され、また金めっき層１０は、例えば、水酸化カリウム２０〜４０グラム／リットル、エチレンジアミン四酢酸３０〜５０グラム／リットル、リン酸二水素カリウム１５〜４５グラム／リットル、シアン化カリウム０．０１〜０．１グラム／リットル、シアン化金カリウム１〜４グラム／リットル等から成る金めっき液（液温：８５〜９５℃）を準備し、これに前記表面にニッケルめっき層９が被着されている貫通導体層５の露出面を５〜１５分間浸漬させることによってニッケルめっき層９上に所定厚み（０．０２μｍ〜０．３μｍ）に被着される。
【００３２】
前記ニッケルめっき層９はその厚みが２μｍ未満となると貫通導体層５の露出面に金めっき層１０を強固に被着させるのが困難となる傾向にあり、また８μｍを越えるとニッケルめっき層９を形成する際に大きな応力が発生するとともにこれがニッケルめっき層９の内部に内在し、該内在応力によって貫通導体層５の露出面とニッケルめっき層９との密着の信頼性が低下してしまう危険性がある。従って、前記ニッケルめっき層９はその厚みを２μｍから８μｍの範囲としておくことが好ましい。
【００３３】
また前記金めっき層１０はその厚みが０．０２μｍ未満となると下地のニッケルめっき層９を完全に被覆することができず、半田ボール等から成る電気的接続手段８の貫通導体層５に対する接合強度が低下してしまう危険性があり、また０．３μｍを超えると金めっき層１０の一部が半田ボール等から成る電気的接続手段８の内部に拡散して電気的接続手段８の機械的強度を低下させてしまう危険性がある。従って、前記金めっき層１０はその厚みを０．０２μｍ〜０．３μｍの範囲としておくことが好ましい。
【００３４】
更に前記ニッケルめっき層９はその表面の粗さを中心線平均粗さ（Ｒａ）で０．５μｍ≦Ｒａ≦１．５μｍの範囲とし、表面を適度に粗しておくとニッケルめっき層９と金メッキ層１０との密着面積が広いものとして両者の密着強度を極めて強いものとなすことができる。従って、前記ニッケルめっき層９はその表面の粗さを中心線平均粗さ（Ｒａ）で０．５μｍ≦Ｒａ≦１．５μｍの範囲に粗しておくことが好ましい。
【００３５】
前記ニッケルめっき層９の表面を中心線平均粗さ（Ｒａ）で０．５μｍ≦Ｒａ≦１．５μｍの範囲に粗す方法としては、ニッケルめっき層８の表面に＃１５００程度のメディアを２．０〜４．０ｋｇ／ｃｍ２ の圧力で吹き付けする、所謂、ブラスト処理を施すことによって行われる。
【００３６】
また一方、前記絶縁基体１の下面に導出されている貫通導体層５には外部リード端子７が銀ロウ等のロウ材を介して取着されており、該外部リード端子７は半導体素子３の各電極を外部電気回路に電気的に接続させる作用をなす。
【００３７】
前記外部リード端子７は鉄−ニッケル−コバルト合金や鉄−ニッケル合金等の金属材料から成り、例えば、鉄−ニッケル−コバルト合金や鉄−ニッケル合金等のインゴット（塊）に圧延加工法や打ち抜き加工法等、従来周知の金属加工法を施すことによって所定の形状に形成される。
【００３８】
また前記外部リード端子７はその露出する表面に良導電性で、かつ耐食性に優れるニッケル、金等の金属をめっき法により１〜２０μｍの厚みに被着させておくと、外部リード端子７の酸化腐食を有効に防止することができるとともに外部電気回路との接続を良好となすことができる。従って、前記外部リード端子７はその露出する表面にニッケル、金等をめっき法により１〜２０μｍの厚みに被着させておくことが好ましい。
【００３９】
更に前記外部リード端子７が取着された絶縁基体１はその上面外周部に椀状をなす蓋体２がガラス、樹脂、ロウ材等から成る封止材を介して接合され、これによって絶縁基体１と蓋体２とから成る容器４内部に半導体素子３が気密に封止される。
【００４０】
前記蓋体２は容器４の内部に半導体素子３を気密に収容する作用をなし、銅や鉄−ニッケル−コバルト合金や鉄−ニッケル−合金等の金属材料、あるいは酸化アルミニウム質焼結体等のセラミックス焼結体で形成されている。
【００４１】
かくして上述の半導体素子収納用パッケージによれば、絶縁基体１上面に半導体素子３を、該半導体素子３の各電極を貫通導体層５の露出面に半田ボール等から成る電気的接続手段８を介して接続させることによって搭載実装し、しかる後、前記絶縁基体１の上面に椀状の蓋体２をガラス、樹脂、ロウ材等から成る封止材を介して接合させ、絶縁基体１と蓋体２とから成る容器４内部に半導体素子３を気密に収容することによって最終製品としての半導体装置となる。
【００４２】
なお、本発明は上述した実施例に限定されるものではなく、本発明の要旨を逸脱しない範囲であれば種々の変更は可能であり、例えば、上述の実施例では本発明のセラミック配線基板を半導体素子を収容する半導体素子収納用パッケージに適用した場合を例に挙げて説明したが、これを半導体素子が搭載される混成集積回路基板に適用した場合であってもよい。
【００４３】
【発明の効果】
本発明のセラミック配線基板によれば、絶縁基体をムライト質焼結体で形成したことから、半導体素子と絶縁基体との熱膨張係数が近似し、両者の熱膨張係数の差に起因する熱応力を小さく抑えて半導体装置としての機能を長期にわたって維持することが可能となり、かつ、絶縁基体の誘電率を約６．３と低いものとして信号の高速伝播を要求する半導体素子の搭載が可能となった。
【００４４】
また、本発明のセラミック配線基板によれば、貫通導体層を、絶縁基体表面から４００μｍの深さまでの領域をタングステンを主成分とする金属材で、その他の領域をモリブデンを主成分とする金属材で形成したことから、焼成時に貫通導体層となる導電ペーストと絶縁基体となるセラミックグリーンシートとがほぼ同時に焼結、収縮を開始し、絶縁基体のクラック等の問題を生じることがなく、かつ、貫通導体層の露出面にニッケル等のめっき層を確実、強固に被着させることが可能となった。
【図面の簡単な説明】
【図１】本発明のセラミック配線基板を半導体素子収納用パッケージの絶縁基体に適用した場合の一実施例を示す断面図である。
【図２】図１の要部拡大断面図である。
【符号の説明】
１・・絶縁基体
２・・蓋体
３・・半導体素子
５・・貫通導体層
７・・外部リード端子
８・・電気的接続手段
９・・ニッケルめっき層
１０・・金めっき層１０
Claims (1)
- 絶縁基体と、該絶縁基体内に形成され、一端が絶縁基体の表面に露出し、露出面に半導体素子の電極が電気的接続手段を介して接続される貫通導体層とから成るセラミック配線基板であって、前記絶縁基体はムライト質焼結体から成り、かつ前記貫通導体層は絶縁基体の表面から４００μｍの深さまでの領域がタングステンを主成分とする金属材で、その他の領域がモリブデンを主成分とする金属材で形成されていることを特徴とするセラミック配線基板。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP12137299A JP3583018B2 (ja) | 1999-04-28 | 1999-04-28 | セラミック配線基板 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP12137299A JP3583018B2 (ja) | 1999-04-28 | 1999-04-28 | セラミック配線基板 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2000311966A JP2000311966A (ja) | 2000-11-07 |
| JP3583018B2 true JP3583018B2 (ja) | 2004-10-27 |
Family
ID=14809613
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP12137299A Expired - Fee Related JP3583018B2 (ja) | 1999-04-28 | 1999-04-28 | セラミック配線基板 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3583018B2 (ja) |
-
1999
- 1999-04-28 JP JP12137299A patent/JP3583018B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2000311966A (ja) | 2000-11-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3610247B2 (ja) | 配線基板 | |
| JP3583018B2 (ja) | セラミック配線基板 | |
| JP3645744B2 (ja) | セラミック配線基板 | |
| JP3420469B2 (ja) | 配線基板 | |
| JP3495773B2 (ja) | 回路基板 | |
| JP4683768B2 (ja) | 配線基板 | |
| JP3987649B2 (ja) | 半導体素子収納用パッケージ | |
| JP2000244087A (ja) | 配線基板 | |
| JP2001185838A (ja) | セラミック配線基板 | |
| JP4105928B2 (ja) | リードピン付き配線基板 | |
| JP4364033B2 (ja) | リードピン付き配線基板 | |
| JP2604621B2 (ja) | 半導体素子収納用パッケージの製造方法 | |
| JP3740407B2 (ja) | 配線基板 | |
| JP2670208B2 (ja) | 半導体素子収納用パッケージ | |
| JP3623686B2 (ja) | 配線基板の製造方法 | |
| JP4109391B2 (ja) | 配線基板 | |
| JP2746813B2 (ja) | 半導体素子収納用パッケージ | |
| JP2003234552A (ja) | 配線基板 | |
| JPH0794839A (ja) | 回路基板 | |
| JP3323010B2 (ja) | 半導体素子収納用パッケージ | |
| JP2813074B2 (ja) | 半導体素子収納用パッケージ | |
| JP2003007923A (ja) | 配線基板 | |
| JP3488838B2 (ja) | 半導体素子収納用パッケージ | |
| JP2004140103A (ja) | 配線基板 | |
| JP3311952B2 (ja) | 配線基板 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20040608 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20040720 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20040727 |
|
| R150 | Certificate of patent (=grant) or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080806 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080806 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090806 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100806 Year of fee payment: 6 |
|
| LAPS | Cancellation because of no payment of annual fees |