JP3881606B2 - 半導体素子収納用パッケージおよび半導体装置 - Google Patents
半導体素子収納用パッケージおよび半導体装置 Download PDFInfo
- Publication number
- JP3881606B2 JP3881606B2 JP2002270438A JP2002270438A JP3881606B2 JP 3881606 B2 JP3881606 B2 JP 3881606B2 JP 2002270438 A JP2002270438 A JP 2002270438A JP 2002270438 A JP2002270438 A JP 2002270438A JP 3881606 B2 JP3881606 B2 JP 3881606B2
- Authority
- JP
- Japan
- Prior art keywords
- conductor
- hole
- center
- semiconductor element
- diameter
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
Landscapes
- Coupling Device And Connection With Printed Circuit (AREA)
Description
【発明の属する技術分野】
本発明は、無線基地局、移動体通信の中継局、航空機用通信機等のマイクロ波通信分野、ミリ波通信分野などで用いられ、高い周波数で作動する各種半導体素子を収納する半導体素子収納用パッケージおよび半導体装置に関する。
【0002】
【従来の技術】
従来、高周波で作動するIC,LSI等の半導体素子を収納するための半導体素子収納用パッケージ(以下、半導体パッケージともいう)は、一般に金属製で箱型の基体を有しており、その側部に形成された貫通孔に同軸端子が挿着されるとともにこの同軸端子に同軸コネクタが取着され、さらにこの同軸コネクタに接続される同軸ケーブルを介して外部の電気回路装置に接続される。したがって、このような半導体パッケージの入出力部には、同軸端子と電気的に接続される、高周波信号の伝送損失を小さくするとともに中心導体の周りのインピーダンスが一定となるように筒状の外周導体を有する同軸コネクタが用いられる。この同軸コネクタは、例えば円筒状の外周導体の内側にガラス等から成る絶縁体が充填され、外周導体および絶縁体の中心軸に設置された棒状の中心導体を有する構成である。
【0003】
そして、従来の半導体パッケージとして、図3,図4に示すように、熱放散性の良好な金属製の基体11の上面にセラミックスからなる枠体12が接合され、枠体12の対向する側部に形成された、断面形状が略円形で内周面に導体層が形成された貫通孔12aに、円筒状の同軸コネクタ13が嵌着されてロウ材を介して接合されるとともに、高周波信号の中継部16および直流電流供給部17を備えた構成のものが提案されている(例えば、下記の特許文献1参照)。
【0004】
なお、図3,図4において、13aは同軸コネクタ13の外周導体、13bは絶縁体、13cは中心導体である。
【0005】
枠体12は、セラミックグリーンシートを複数積層した積層体を焼成して形成されており、基体11の上面に載置部11aを囲むように接合される。また、枠体12の対向する一対の側部にそれぞれ設けられた同軸コネクタ13と半導体素子15との間には、配線16aを有する中継部16がそれぞれ設けられており、また枠体12の他の対向する一対の側部には、半導体素子15を駆動させる直流電流を供給するための電極17aを形成した直流電流供給部17がそれぞれ設けられている。
【0006】
中継部16を設けているのは、中心導体13cが丸棒状であるためワイヤボンディングすることが困難であることと、ワイヤボンディングの際に中心導体13cが下方に曲がり、正常なワイヤボンディングができなくなる場合があるためである。よって、中心導体13cを中継部16上の配線16aの一端部に半田等で接続し、配線16aの他端部に半導体素子15に電気的に接続するためのボンディングワイヤが接続される。
【0007】
また、直流電流供給部17は、半導体素子15を駆動する直流電流を供給するための電極17aを備え、半導体素子14とボンディングワイヤを介して電気的に接続される。
【0008】
上記の通り枠体12はセラミックグリーンシートの積層体を焼成して形成されており、従って中継部16および直流電流供給部17は枠体12の形成と同時に形成することができる。従って、セラミック製の枠体12は、金属製のものに比して、中継部16となる基板を基体11の上面に取着する必要がなく、また直流電流供給部17となる入出力端子を別途作成する必要がないため、製造工程を大幅に低減することができる。そのため、セラミック製の枠体12は、安定した品質が得られるとともに、セラミックスの比重が鉄(Fe)−ニッケル(Ni)−コバルト(Co)合金などの金属に比して数分の一程度と小さいため軽量化され、従って半導体パッケージが大幅に軽量化される。
【0009】
そして、同軸コネクタ13の外周導体13aをロウ材を介して貫通孔12aに接合し、中心導体13cの一端部と中継部16上の配線16aの一端部とを半田等を介して接合し、基体11の載置部11aに半導体素子15を載置し、半導体素子15と配線16aの他端部、半導体素子15と直流電流供給部17の電極17aを、それぞれボンディングワイヤ等によって電気的に接続し、さらに基体11の上面にFe−Ni−Co合金やFe−Ni合金などの金属からなる蓋体18を接合することにより、気密封止された半導体装置となる。
【0010】
このようにして、枠体12の側部に同軸コネクタ13を有し、10GHz程度以上の高周波信号に対応可能な無線基地局用等の半導体パッケージおよび半導体装置が構成される。
【0011】
【特許文献1】
特開平7−135272号公報(第4−6頁、第1図)
【0012】
【発明が解決しようとする課題】
しかしながら、上記従来のセラミック製の枠体12を用いた半導体パッケージでは、貫通孔12aに円筒形の同軸コネクタ13をロウ付けするに際して、半導体パッケージの気密性が損なわれないように貫通孔12aの内周面と外周導体13aとの隙間にロウ材を切れ目なくかつ均一に充填させるために、断面が円形の貫通孔12aを形成する必要があった。この場合、枠体12となるセラミックグリーンシートの積層体に断面が円形の貫通孔12aをドリルなどの機械的手段により形成し、得られた貫通孔12aの内周面にメタライズ層等と導体層となる導体ペーストを塗布して焼成した際に、貫通孔12aが歪んで断面が円形とならない場合があり、この場合貫通孔12aに同軸コネクタ13を嵌着することができなくなるという不具合が発生していた。
【0013】
また、貫通孔12aに同軸コネクタ13を嵌着できたとしても、貫通孔12aの内周面と同軸コネクタ13の外周導体13aの外周面との隙間の大きさが不均一になっているため、貫通孔12aの内周面と外周導体13aの外周面とをロウ付けする際にロウ材の厚さがばらつくことになり、このためロウ材のボリュームが不十分な箇所が発生して、半導体パッケージの気密性が損なわれるという問題点が発生していた。
【0014】
また、セラミックグリーンシートの積層体を焼成して枠体12と成した後にドリル等を用いて貫通孔12aを形成する場合、例えばアルミナセラミックスなどからなる枠体12の硬度が極めて大きい(アルミナセラミックスのビッカース硬度は1900Hv)ため、貫通孔12aの形成に長時間を要してコストが増大し、また、ドリル作業中に貫通孔12aの周囲にクラックが発生して半導体パッケージの気密性が損なわれるといった不具合を招来していた。
【0015】
従って、本発明は上記従来の問題点に鑑み完成されたものであり、その目的は、同軸コネクタを半導体パッケージの基体に設けるに際して基体に機械的加工によって貫通孔を形成する必要がなく、その結果、半導体パッケージ内部の気密性を損なうこと無く、かつ強固に同軸コネクタを基体に設けることが可能となり、従って内部に収容する半導体素子を長期に亘り正常かつ安定に作動させることができる半導体パッケージを提供することにある。
【0016】
【課題を解決するための手段】
本発明の半導体素子収納用パッケージは、上面の中央部に半導体素子が載置される載置部および該載置部の周囲に形成された電極パッドが設けられたセラミックスから成る基体と、該基体の下面に形成された穴の内面から開口の周囲にかけて形成された導体層から成る、前記電極パッドに貫通導体を介して電気的に接続された中心電極と、該中心電極の周囲に前記穴の中心に対して略同心状に形成された円環状電極と、円筒状の外周導体およびその中心軸に設置された略円柱状の中心導体ならびにそれらの間に介在させた絶縁体から成る、前記中心電極の前記穴の部位に前記中心導体の先端部が挿入されロウ付けされた同軸コネクタと、前記外周導体の外周面を覆って配置されて前記円環状電極に上端がロウ付けされた円筒状の金属部材とを具備しており、前記同軸コネクタの前記中心導体は、前記先端部とその残部との境界部に鍔部が形成されて該鍔部が前記中心電極の前記穴の開口の周囲の部位にロウ付けされているとともに、前記先端部の直径がその残部の直径の1倍を超え2倍以下とされていることを特徴とする。
【0017】
本発明の半導体素子収納用パッケージは、同軸コネクタの中心導体は、先端部とその残部との境界部に鍔部が形成されてその鍔部が中心電極の穴の開口の周囲の部位にロウ付けされているとともに、先端部の直径がその残部の直径の1倍を超え2倍以下とされていることにより、基体の下面に形成される穴は、セラミックグリーンシートに予め貫通孔を形成しておきセラミックグリーンシートを積層して焼成することによって形成できるため、機械的加工によって形成することが不要となり、高い形状精度でもって形成でき、また中心導体の先端部および鍔部が中心電極に強固に接合されるため、同軸コネクタを精度良く設けることができるとともに同軸コネクタの部位で半導体素子収納用パッケージの気密性がきわめて良好となる。
【0018】
また、鍔部と金属部材の上端との間隔を調整することにより、同軸コネクタに接続される同軸ケーブルから基体の上面の電極パッドまでの高周波信号の伝送経路において、インピーダンス(例えば50Ω)の整合を容易に行うことができる。従って、インピーダンスの不整合に起因して発生する高周波信号の反射損失がほとんど解消され、極めて良好な高周波信号の伝送特性が得られる。
【0019】
本発明の半導体装置は、上記本発明の半導体素子収納用パッケージと、前記載置部に載置固定されるとともに前記同軸コネクタに電気的に接続された半導体素子と、前記基体の上面の外周部に接合された蓋体とを具備したことを特徴とする。
【0020】
本発明の半導体装置は、上記の構成により、気密性および高周波信号の伝送特性に優れたものとなる。
【0021】
【発明の実施の形態】
本発明の半導体素子収納用パッケージについて以下に詳細に説明する。図1,図2は、本発明の半導体パッケージについて実施の形態の一例を示す断面図、要部拡大断面図であ。これらの図において、1は基体、1aは載置部、3は基体1の下面に形成された穴、3aは中心電極、3bは中心電極3aを成す穴3の開口の周囲の導体層、3cは中心電極3aを成す穴3の内面の導体層、4は中心導体、4aは中心導体4の先端部、4bは中心導体4の鍔部、4cは中心導体4の先端部4aの残部、5は円環状電極、6は円筒状の金属部材、7は同軸ケーブル、7aは円筒状の外周導体、8は絶縁体、Aは半導体素子である。
【0022】
なお、同軸ケーブル7は、外周導体7aおよび絶縁体8を有するものであり、絶縁体8の中心軸の部位に形成した貫通孔に中心導体4を挿入させるとともにその貫通孔に予め設置してある他の中心導体に中心導体4を嵌合等によって電気的に接続し、外周導体7aおよび絶縁体8を円筒状の金属部材6の内側に設けることによって、中心導体4、絶縁体8および外周導体7aから成る同軸コネクタが構成されるようになっている。また、中心導体4、絶縁体8、外周導体7aおよび金属部材6から成る同軸コネクタを用いて、中心導体4を中心電極3aに、金属部材6を円環状電極5にそれぞれ接合してもよい。
【0023】
本発明の半導体パッケージは、上面の中央部に半導体素子Aが載置される載置部1aおよび載置部1aの周囲に形成された電極パッド1bが設けられたセラミックスから成る基体1と、基体1の下面に形成された穴3の内面から開口の周囲にかけて形成された導体層3b,3cから成る、電極パッド1bに貫通導体1cを介して電気的に接続された中心電極3aと、中心電極3aの周囲に穴3の中心に対して略同心状に形成された円環状電極5と、円筒状の外周導体7aおよびその中心軸に設置された略円柱状の中心導体4cならびにそれらの間に介在させた絶縁体8から成る、中心電極3aの穴3の部位に中心導体4の先端部4aが挿入されロウ付けされた同軸コネクタと、外周導体7aの外周面を覆って配置されて円環状電極5に上端がロウ付けされた円筒状の金属部材6とを具備し、同軸コネクタの中心導体4は、先端部4aとその残部4cとの境界部に鍔部4bが形成されてその鍔部4bが中心電極3aの穴3の開口の周囲の部位にロウ付けされているとともに、先端部4aの直径がその残部4cの直径の1倍を超え2倍以下とされている。
【0024】
本発明の同軸コネクタの中心導体4および鍔部4bは、中心電極3aに厚さ0.05〜0.5mm程度のロウ材を介して接合されており、中心導体4は基体1の下面に垂設されているとともに円環状電極5の中心に位置している。その結果、中心導体4は円筒状の金属部材6の中心軸に位置し、図1に示すように同軸ケーブル7が取着された場合、この同軸ケーブルは絶縁体8を介して中心導体4と金属部材6との間に発生するキャパシタンスにより高周波信号に対して容量リアクタンスをもつ。そして、この容量リアクタンスは、本発明の同軸コネクタによって安定したものとなる。
【0025】
すなわち、基体1の下面に形成される穴3は、セラミックグリーンシートに予め貫通孔を形成しておきセラミックグリーンシートを積層して焼成することによって形成できるため、機械的加工によって形成することが不要となり、高い形状精度でもって形成でき、また中心導体4の太い先端部4aおよび鍔部4bが中心電極3aに強固に接合されるため、同軸コネクタを精度良く設けることができる。従って、中心導体4は基体1の下面に位置精度よくかつ強固に垂設される。また、中心導体4と金属部材6との間、鍔部4bと金属部材6の上端との間、中心電極3aと円筒状の金属部材6との間において、インピーダンスを整合させることができる。特に、鍔部4bと金属部材6の上端との間では空間を介してキャパシタンスが発生することになり、鍔部4bと金属部材6の上端との間の間隔を調整することによりインピーダンスを精度良く整合させることができる。具体的には、上記間隔の部位で小さなキャパシタンス(電気的な容量)が発生するため、上記隙間を小さくすることにより金属部材6の上端の接合面積を大きくして接合強度を大きくできるとともに、上記隙間を調整することでインピーダンスを高精度に制御することができる。
【0026】
また、中心導体4の先端部4aの直径を残部4cの直径の1倍を超え2倍以下としていることから、中心導体4の接合強度を大きくすることができるとともに、先端部4aと基体1内に形成されている内層接地導体等(図示せず)や内部配線等(図示せず)との間で発生するキャパシタンスを小さなものすることができる。
【0027】
即ち、中心導体4の先端部4aの直径が残部4cの直径の1倍以下の場合、中心導体4の接合強度が小さくなり、中心導体4の先端部4aの直径が残部4cの直径の2倍を超えると、先端部4aと基体1内部の内層接地導体等や内部配線等との間の間隔が小さくなり、先端部4aと内層接地導体等や内部配線等との間で発生するキャパシタンスが大きくなり易く、その結果、インピーダンスの不整合が発生し易くなる。より好ましくは、先端部4aの直径は残部4cの直径の1.2〜2倍がよい。
【0028】
本発明の基体1は、アルミナ(Al2O3)質焼結体(アルミナセラミックス)等からなり、厚さは好ましくは1〜3mm程度で上面に半導体素子5が載置される載置部1aを有する。基体1がAl2O3質焼結体からなる場合、20W/m・K程度の熱伝導率を有し、半導体素子Aが作動時に発する熱を比較的効率良く基体1の外部に放散し得る。基体1の厚さが1mm未満の場合、中心導体4を接合するための穴3と貫通導体1cと電極パッド1bを基体1に形成すると、基体1の強度が劣化し易くなる。また、基体1の厚さが3mmを超えると、半導体パッケージが重くなり、軽量化の要求を満足させることができなくなってしまう。
【0029】
基体1はセラミックグリーンシートの積層体を焼結して作製されるが、例えばAl2O3セラミックスからなる場合、以下のようにして作製される。まずAl2O3の粉末と、焼結助材としての二酸化珪素(SiO2)、酸化カルシウム(CaO)、酸化マグネシウム(MgO)などの粉末と、適当なバインダーおよび溶剤とを混合してスラリーとなし、このスラリーを用いて従来周知のドクターブレード法などのテープ成形法によって所定厚さのセラミックグリーンシートを形成する。
【0030】
次に、平面視形状が略四角形の基体1となる略四角形のセラミックグリーンシートを複数枚準備し、これらのうち穴3が形成される複数枚のセラミックグリーンシートに、穴3となる円形の貫通孔と直流電流の供給部となる貫通孔とを併せて計3ヶ所に形成する。次に、穴3となる貫通孔の内面および開口の周囲、さらに直流電流の供給部となる貫通孔の内面に、タングステン(W)を主成分とする金属ペーストを垂れ込ませるようにして印刷塗布するとともに、半導体素子Aの載置用の導体層となる印刷層および電極パッド1bとなる印刷層を形成し、しかる後、これらを積層圧着する。得られたセラミックグリーンシートの積層体を1500〜1600℃程度の高温で焼成することにより、穴3、電極パッド1b、直流電流供給部および半導体素子Aの載置用の導体層を有する焼結体が作製される。
【0031】
次に、穴3の開口の周囲の導体層3bおよび内面の導体層3c、電極パッド1b、直流電流供給部、半導体素子Aの載置用の導体層に、Niメッキ層を0.5〜9μmの厚さでそれぞれ被着し、次に穴3に予めNiメッキ層が0.5〜9μmの厚さで被着された中心導体4の鍔部4および先端部4aがAg−Cu合金等のロウ材で接合される。さらに、中心導体4およびロウ材の表面にNiメッキ層を0.5〜9μmの厚さで被着し、次いでAuメッキ層を0.5〜5μmの厚さで被着して、基体1が作製される。
【0032】
本発明において、中心導体4の先端部4aと穴3の内面の導体層3cとの隙間(ロウ材の厚さ)は0.05〜0.5mmであることが好ましい。これにより、先端部4aの接合強度を充分なものとすることができ、従来実施していた同軸コネクタ部の気密性を試験するためのヘリウムリーク試験等を実施する必要がなくなり、よって生産性を向上させることができる。上記隙間が0.05mm未満では、インピーダンスの整合を行うことが困難となり、反射損失を発生させてしまう。また、0.5mmを超えると、穴3の内面による中心導体4の保持力が小さくなり中心導体4の接合強度を劣化させてしまう。
【0033】
中心導体4の鍔部4bを接合するロウ材は、具体的には、Agの含有量が71〜73wt(重量)%でCuの含有量が27〜29wt%であるAg−Cu合金ロウ(BAg−8:JIS Z 3261)等が用いられ、770〜870℃の温度でロウ付けが行われる。ロウ材の厚さは2〜20μmが好ましい。2μm未満では、ロウ材内に隙間や空間が生じて部分的に接合されない箇所が生じ、接合強度が低下し易くなり、さらには気密性が損なわれ易くなる。20μmを超えると、ロウ材中に生じたボイドが外部に排出されないで残り易くなり、また、ロウ材内部に熱応力が発生するとボイドを起点としてクラックが発生し易くなる。
【0034】
上記のAg−Cu合金ロウは、ロウ材の中では硬度が低い方であるが、それでもヤング率が91GPaと比較的大きいため、厚さが上記の範囲内にあれば接合された中心導体4に外力が加わってもその中心軸がぶれるようなことはない。
【0035】
開口の周囲に導体層3bを有するとともに内面に導体層3cを有する穴3は、それに挿入接合された中心導体4をロウ材により強固に接合し安定させるとともに、穴3が貫通していないことから半導体パッケージ内部の気密性を損なうことはない。中心導体4の先端部4aの外周面と穴3の内面の導体層3cとの間の隙間は、0.05〜0.5mmの厚さのロウ材を介して強固に接続されている。これにより、中心導体4の水平方向のずれや傾きなどの不具合は発生せず、その結果、例えば別体の同軸ケーブル7の先端に設けられている絶縁体8および外周導体7aを中心導体4に対して正確に設置させることができ、高周波信号の伝送特性を良好に保持することができる。
【0036】
図1に示すように、同軸ケーブル7の金属部材6への接続は嵌め込みによって行われる。このとき、同軸ケーブル7の先端部に設けられたソケット(図示せず)が金属部材6の内側に挿入され、同軸ケーブルの他の中心導体が中心導体4に嵌合され、一体となって中心導体を構成するようになっている。このように、同軸コネクタの中心導体は、同軸ケーブルの他の中心導体の先端に凹部や割れ等から成る嵌合部を設け、その嵌合部を中心導体4の外側の端部に嵌合させて一体となしたものとしてもよい。この場合、同軸ケーブルの他の中心導体の嵌合部は、好ましくは大径化された円筒状とされているのがよく、良好な嵌合が行われる。
【0037】
本発明の金属部材6は、Fe−Ni−Co合金,Fe−Ni合金などの鉄系合金から成るのがよく、これらはアルミナセラミックス等のセラミックスから成る基体1に熱膨張係数が近いため、金属部材4を基体1にロウ付けした際に基体1にクラック等が発生しにくいという利点がある。
【0038】
また、同軸コネクタの外周導体7aは、Fe−Ni−Co合金,Fe−Ni合金などのFe系合金等の金属から成るのがよいが、金属部材6と同程度の熱膨張係数の金属、または金属部材6の熱膨張係数よりも小さい金属から成ることが好ましい。金属部材6と同程度の熱膨張係数の金属の場合、外周導体3aと金属部材6とのロウ付け時にそれらの間に歪みが発生しにくいものとなる。また、外周導体7aが金属部材6の熱膨張係数よりも小さい金属から成る場合、同軸コネクタを金属部材6に挿入し補強のために外周導体3aを金属部材6にロウ付けした際に、それらの熱膨張係数差によって同軸コネクタに圧縮応力が作用することになり、ガラス等の絶縁体8が破損するのを防ぐことができる。具体的には、外周導体7aが金属部材6の熱膨張係数よりも小さい場合、1×10-6〜3×10-6/℃程度小さいと上記の効果が得られる。
【0039】
そして、本発明の半導体パッケージは、中心導体4の鍔部4bを穴3の開口の周囲の導体層3bにロウ付けするとともに先端部4aを穴3の内面の導体層3cにロウ付けし、金属部材6の上端を円環状電極5にロウ付けした後、載置部1aに半導体素子5を半田や樹脂接着剤等を介して載置固定し、半導体素子5をボンディングワイヤ等を介して基体1上面の電極パッド1bに電気的に接続することにより半導体素子Aと中心導体4とを電気的に接続し、最後に基体1の上面の外周部にキャップ状の蓋体(図示せず)を接合することにより、半導体装置となる。本発明の半導体装置は、本発明の半導体パッケージを用いることにより、高周波信号で作動する半導体素子5を気密性良くかつ高周波信号の伝送特性を良好として収納したものとなる。
【0040】
【実施例】
本発明の半導体素子収納用パッケージの実施例を以下に説明する。
【0041】
まず、図1,図2に示した本発明の半導体パッケージを以下のようにして作製した。縦約30mm×横約40mm×厚さ約2mmのアルミナセラミックスからなる略四角形の基体1を作製した。このとき、基体1の下面に、焼成後の直径が0.8,0.9,1,1.1,1.3,1.5,1.7,1.8,1.9,2,2.1(mm)、深さが0.03,0.2,0.3,0.4,0.5,0.6,0.7(mm)の種々の穴3が形成されるように、基体1となるセラミックグリーンシートの一部に貫通孔を形成し、セラミックグリーンシートの積層体を作製した。
【0042】
そして、穴3の内面および開口の周囲に、厚さ約20μmのWからなる金属ペーストを塗布して導体層3b,3cとなる金属ペースト層を形成した。導体層3bとなる金属ペースト層は、幅が0.5mmのリング状に形成した。深さ0.03〜0.7mmの穴を形成するには、これらの厚さの各種セラミックグリーンシートをそれぞれ作製し、これらのセラミックグリーンシートから1種を選択することにより行なった。そして、セラミックグリーンシートの積層体を約1600℃で焼成することにより、上記77種類のサイズの穴3を有する基体1をそれぞれ作製した。次に、基体1の穴3の導体層3b,3cにNiメッキ層およびAuメッキ層を順次被着して、基体1の各種サンプルを77種類の各5個ずつで合計385個作製した。
【0043】
次に、先端部4aの直径が残部4cの直径(0.5mm)の0.9倍(0.45mm),1倍(0.5mm),1.1倍(0.55mm),1.2倍(0.6mm),1.4倍(0.7mm),1.6倍(0.8mm),1.8倍(0.9mm),1.9倍(0.95mm),2倍(1mm),2.1倍(1.05mm),2.2倍(1.1mm)とされた各種中心導体4を用意し、上記各種サンプルの各穴3の導体層3b,3cから成る中心電極3aに、Ag−Cu合金ロウ(BAg−8)を介して挿入接合して、接合強度を評価した。
【0044】
なお、直径0.8mmの穴3に直径0.45mmの先端部4a、直径0.9mmの穴3に直径0.5mmの先端部4a、直径1mmの穴3に直径0.55mmの先端部4a、直径1.1mmの穴3に直径0.6mmの先端部4a、直径1.3mmの穴3に直径0.7mmの先端部4a、直径1.5mmの穴3に直径0.8mmの先端部4a、直径1.7mmの穴3に直径0.9mmの先端部4a、直径1.8mmの穴3に直径0.95mmの先端部4a、直径1.9mmの穴3に直径1mmの先端部4a、直径2mmの穴3に直径1.05mmの先端部4a、直径2.1mmの穴3に直径1.1mmの先端部4aをそれぞれ挿入し接合した。
【0045】
また、接合強度の測定は、中心導体4の残部4cの外側の端部に金属製の輪を半田付けし、この輪にフックを引っかけて下方に引っ張り、中心導体4が外れたときの接合強度を測定することによって行なった。その結果を表1に示す。なお、表1において、Dは穴3の深さ、Rは先端部4aの直径、Rの欄の括弧内の数字は先端部4aの直径の残部4cの直径に対する比(倍)を示す。
【0046】
【表1】
【0047】
表1より、接合強度の点で、同軸コネクタの中心導体4の先端部4aの直径Rは、残部4cの直径の1倍を超えるようにする必要があることが判明した。また、先端部4aの直径Rが残部4cの直径の2倍を超えると接合強度は大きくなるが、先端部4aの直径Rが残部4cの直径の2倍以下のものと比較して10〜20%程度浮遊容量が大きくなり、インピーダンスが変動してその不整合を招いてしまうことが判明した。従って、中心導体4の先端部4aの直径Rは、残部4cの直径の1倍を超え2倍以下とする必要があることが判明した。
【0048】
なお、本発明は上記実施の形態および実施例に限定されず、本発明の要旨を逸脱しない範囲内で種々の変更を施すことは可能である。
【0049】
【発明の効果】
本発明の半導体素子収納用パッケージは、上面の中央部に半導体素子が載置される載置部および載置部の周囲に形成された電極パッドが設けられたセラミックスから成る基体と、基体の下面に形成された穴の内面から開口の周囲にかけて形成された導体層から成る、電極パッドに貫通導体を介して電気的に接続された中心電極と、中心電極の周囲に穴の中心に対して略同心状に形成された円環状電極と、円筒状の外周導体およびその中心軸に設置された略円柱状の中心導体ならびにそれらの間に介在させた絶縁体から成る、中心電極の穴の部位に中心導体の先端部が挿入されロウ付けされた同軸コネクタと、外周導体の外周面を覆って配置されて円環状電極に上端がロウ付けされた円筒状の金属部材とを具備し、同軸コネクタの中心導体は、先端部とその残部との境界部に鍔部が形成されてその鍔部が中心電極の穴の開口の周囲の部位にロウ付けされているとともに、先端部の直径がその残部の直径の1倍を超え2倍以下とされていることにより、基体の下面に形成される穴は、セラミックグリーンシートに予め貫通孔を形成しておきセラミックグリーンシートを積層して焼成することによって形成できるため、機械的加工によって形成することが不要となり、高い形状精度でもって形成でき、また中心導体の先端部および鍔部が中心電極に強固に接合されるため、同軸コネクタを精度良く設けることができるとともに同軸コネクタの部位で半導体素子収納用パッケージの気密性がきわめて良好となる。
【0050】
また、鍔部と金属部材の上端との間隔を調整することにより、同軸コネクタに接続される同軸ケーブルから基体の上面の電極パッドまでの高周波信号の伝送経路において、インピーダンスの整合を容易かつ高精度に行うことができる。従って、インピーダンスの不整合に起因して発生する高周波信号の反射損失がほとんど解消され、極めて良好な高周波信号の伝送特性が得られる。
【0051】
本発明の半導体装置は、上記本発明の半導体素子収納用パッケージと、載置部に載置固定されるとともに同軸コネクタに電気的に接続された半導体素子と、基体の上面の外周部に接合された蓋体とを具備したことにより、気密性および高周波信号の伝送特性に優れたものとなる。
【図面の簡単な説明】
【図1】本発明の半導体素子収納用パッケージについて実施の形態の例を示す断面図である。
【図2】図1の半導体素子収納用パッケージの要部拡大断面図である。
【図3】従来の半導体素子収納用パッケージの断面図である。
【図4】図4の半導体素子収納用パッケージの同軸コネクタ部の拡大断面図である。
【符号の説明】
1:基体
1a:載置部
1b:電極パッド
1c:貫通導体
3:穴
3a:中心電極
3b,3c:導体層
4:中心導体
4a:先端部
4b:鍔部
4c:残部
5:円環状電極
6:金属部材
7a:外周導体
8:絶縁体
A:半導体素子
Claims (2)
- 上面の中央部に半導体素子が載置される載置部および該載置部の周囲に形成された電極パッドが設けられたセラミックスから成る基体と、該基体の下面に形成された穴の内面から開口の周囲にかけて形成された導体層から成る、前記電極パッドに貫通導体を介して電気的に接続された中心電極と、該中心電極の周囲に前記穴の中心に対して略同心状に形成された円環状電極と、円筒状の外周導体およびその中心軸に設置された略円柱状の中心導体ならびにそれらの間に介在させた絶縁体から成る、前記中心電極の前記穴の部位に前記中心導体の先端部が挿入されロウ付けされた同軸コネクタと、前記外周導体の外周面を覆って配置されて前記円環状電極に上端がロウ付けされた円筒状の金属部材とを具備しており、前記同軸コネクタの前記中心導体は、前記先端部とその残部との境界部に鍔部が形成されて該鍔部が前記中心電極の前記穴の開口の周囲の部位にロウ付けされているとともに、前記先端部の直径がその残部の直径の1倍を超え2倍以下とされていることを特徴とする半導体素子収納用パッケージ。
- 請求項1記載の半導体素子収納用パッケージと、前記載置部に載置固定されるとともに前記同軸コネクタに電気的に接続された半導体素子と、前記基体の上面の外周部に接合された蓋体とを具備したことを特徴とする半導体装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002270438A JP3881606B2 (ja) | 2002-09-17 | 2002-09-17 | 半導体素子収納用パッケージおよび半導体装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002270438A JP3881606B2 (ja) | 2002-09-17 | 2002-09-17 | 半導体素子収納用パッケージおよび半導体装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2004111555A JP2004111555A (ja) | 2004-04-08 |
JP3881606B2 true JP3881606B2 (ja) | 2007-02-14 |
Family
ID=32268070
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2002270438A Expired - Fee Related JP3881606B2 (ja) | 2002-09-17 | 2002-09-17 | 半導体素子収納用パッケージおよび半導体装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3881606B2 (ja) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN107262863B (zh) * | 2017-06-26 | 2019-07-02 | 安徽华东光电技术研究所 | 用于波导同轴转换的绝缘子组件焊接工装及其焊接方法 |
CN112086371B (zh) * | 2020-08-19 | 2023-03-14 | 中国电子科技集团公司第二十九研究所 | 宽带射频板级互连集成方法、结构及装置 |
-
2002
- 2002-09-17 JP JP2002270438A patent/JP3881606B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2004111555A (ja) | 2004-04-08 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4057897B2 (ja) | 光半導体装置 | |
JP5309039B2 (ja) | 高周波用配線基板、電子部品収納用パッケージ、電子装置および通信機器 | |
JP3881606B2 (ja) | 半導体素子収納用パッケージおよび半導体装置 | |
JP3981645B2 (ja) | 入出力端子および半導体素子収納用パッケージならびに半導体装置 | |
JP4789636B2 (ja) | 半導体素子収納用パッケージおよび半導体装置 | |
JP5235612B2 (ja) | パッケージ及び電子装置 | |
JP2002190540A (ja) | 半導体素子収納用パッケージ | |
JP4373831B2 (ja) | 電子部品収納用パッケージおよび電子装置 | |
JP3771853B2 (ja) | 入出力端子および半導体素子収納用パッケージ | |
JP2000340716A (ja) | 配線基板 | |
JP4000093B2 (ja) | 入出力端子、入出力端子の製造方法、入出力端子を用いた半導体素子収納用パッケージおよび半導体装置 | |
JP3598059B2 (ja) | 半導体素子収納用パッケージ | |
JP2004349565A (ja) | 光半導体素子収納用パッケージおよび光半導体装置 | |
JP3914764B2 (ja) | 光半導体装置 | |
JP3638528B2 (ja) | 半導体素子収納用パッケージ | |
JP2004153165A (ja) | 半導体素子収納用パッケージ及びその実装構造 | |
JP4167576B2 (ja) | 半導体素子収納用パッケージおよび半導体装置 | |
JP3810334B2 (ja) | 半導体素子収納用パッケージおよび半導体装置 | |
JP2004228532A (ja) | 入出力端子および半導体素子収納用パッケージならびに半導体装置 | |
JP4540249B2 (ja) | セラミック端子および半導体素子収納用パッケージ | |
JP4594166B2 (ja) | 電子部品収納用パッケージおよび電子装置 | |
JP2004296576A (ja) | 半導体素子収納用パッケージおよび半導体装置 | |
JP6042773B2 (ja) | 入出力端子および入出力端子の製造方法、ならびにこれを用いた半導体素子収納用パッケージおよび半導体装置 | |
JP3840131B2 (ja) | 半導体素子収納用パッケージ | |
JP5528484B2 (ja) | 入出力端子および光半導体素子収納用パッケージならびに光半導体装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050309 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20061026 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20061107 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20061110 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091117 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101117 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101117 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111117 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111117 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121117 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121117 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131117 Year of fee payment: 7 |
|
LAPS | Cancellation because of no payment of annual fees |