JP2004296576A - 半導体素子収納用パッケージおよび半導体装置 - Google Patents

半導体素子収納用パッケージおよび半導体装置 Download PDF

Info

Publication number
JP2004296576A
JP2004296576A JP2003084278A JP2003084278A JP2004296576A JP 2004296576 A JP2004296576 A JP 2004296576A JP 2003084278 A JP2003084278 A JP 2003084278A JP 2003084278 A JP2003084278 A JP 2003084278A JP 2004296576 A JP2004296576 A JP 2004296576A
Authority
JP
Japan
Prior art keywords
input
frame
output terminal
semiconductor element
package
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2003084278A
Other languages
English (en)
Inventor
Takeshi Kanchiku
剛 寒竹
Masakazu Yasui
正和 安井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kyocera Corp
Original Assignee
Kyocera Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kyocera Corp filed Critical Kyocera Corp
Priority to JP2003084278A priority Critical patent/JP2004296576A/ja
Publication of JP2004296576A publication Critical patent/JP2004296576A/ja
Pending legal-status Critical Current

Links

Images

Landscapes

  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Abstract

【課題】枠体の取付部に嵌着された入出力端子において、その立壁部の上面にロウ材を介して環状部材を接合した場合に、ロウ材にクラックが発生してパッケージ内部の気密性が損なわれるのを防止すること。
【解決手段】半導体素子収納用パッケージは、半導体素子5の載置部1aを有する基体1と、載置部1aを囲繞するようにして設けられ、入出力端子3の取付部2aが形成された枠体2と、線路導体3a−Aが形成された平板部3aおよび平板部3aの上面に接合された立壁部3bから成り、取付部2aに嵌着された入出力端子3と、枠体2および入出力端子3の上面にロウ付けされた環状部材6とを具備しており、立壁部3bは、その上面と枠体2の外側に向いた側面との間に段差が形成されている。
【選択図】 図2

Description

【0001】
【発明の属する技術分野】
本発明は、FET(Field Effect Transistor)やMMIC(Monolithic Microwave IC)等の半導体素子を収納するための半導体素子収納用パッケージおよび半導体装置に関する。
【0002】
【従来の技術】
従来、マイクロ波帯域やミリ波帯域の高周波信号により作動するFETやMMIC等の半導体素子を収納するための半導体素子収納用パッケージ(以下、単にパッケージともいう)には、大電力を入力したり、半導体素子と外部電気回路基板との高周波信号の入出力を行うための入出力端子が設けられている。このパッケージについて、図3に斜視図を示し、図4にパッケージに用いられる入出力端子の拡大斜視図を示す。
【0003】
入出力端子103は、長方形状の平板部103aの上面に直方体状の立壁部103bが積層されて成り、一般的にセラミックグリーンシート積層法によって多数個取りの手法を用いて作製され、パッケージの内部に収容される半導体素子105と外部電気回路基板(図示せず)との高周波信号の入出力を行う機能を有するとともに、パッケージの内外を遮断する機能を有する。
【0004】
この平板部103aは、アルミナ(Al)質焼結体,窒化アルミニウム(AlN)質焼結体,ムライト(3Al・2SiO)質焼結体等のセラミックスから成り、その上面に、一辺から対向する他辺にかけて、タングステン(W),モリブデン(Mo)、マンガン(Mn)等のメタライズ層から成る線路導体103a−Aが形成されている。また、平板部103aの下面には、その全面に線路導体103a−Aと同様のメタライズ層から成る下部接地導体103a−Cが形成されており、さらに線路導体103a−Aと平行な側面には、その中央部に線路導体103a−Aと同様のメタライズ層から成る側部接地導体103a−Bが形成されている。
【0005】
メタライズ層から成る線路導体103a−A,側部接地導体103a−B,下部接地導体103a−Cは、W,Mo,Mn等で形成されている。例えば、Wから成る場合、Wを主成分とする粉末に有機溶剤、溶媒を添加混合して得た金属ペーストを、平板部103a用のセラミックグリーンシートに予め従来周知のスクリーン印刷法により所定パターンに印刷塗布しておき、これを焼成することにより形成される。
【0006】
一方、立壁部103bは、平板部103aと同様のセラミックスから成り、平板部103aの上面に線路導体103a−Aの一部を挟んで接合されている。そしてこの立壁部103bの上面の全面に線路導体103a−Aと同様のメタライズ層から成る上部接地導体103b−Aが形成されている。また、線路導体103a−Aと平行な立壁部103bの側面は、平板部103aの側面と面一になっており、その全面に線路導体103a−Aと同様のメタライズ層から成る側部接地導体103b−Bが形成されている。
【0007】
メタライズ層から成る上部接地導体103b−A,側部接地導体103b−Bは、平板部103aに形成される線路導体103a−A,側部接地導体103a−B,下部接地導体103a−Cと同様の方法によりセラミックグリーンシートの積層体に金属ペーストを所定パターンで印刷塗布しておき、焼成することにより形成される。
【0008】
パッケージは、基体101と、その上面に接合された枠体102と、この枠体102の側部に一側部を貫通するとともに上下面にわたって切り欠いて成る入出力端子103の取付部102aに嵌着された入出力端子103と、枠体102上面に接合された環状部材(シールリング)106とを具備している。基体101は、半導体素子105を載置する載置部101aを有し、半導体素子105の作動時に発する熱を外部に効率よく放散する機能を有する銅(Cu)、Cu−W等の金属材料から成る。
【0009】
また枠体102は、基体101上面に載置部101aを囲繞するように銀(Ag)ロウ等のロウ材で接合され、側部に入出力端子103を嵌着する取付部102aが形成されたものであり、鉄(Fe)−ニッケル(Ni)−コバルト(Co)合金やFe−Ni合金等の金属から成る。
【0010】
入出力端子103の側部接地導体103a−B,103b−Bおよび下部接地導体103a−Cは、線路導体103a−Aに対する接地電位を強化するための接地導体と成るとともに、入出力端子103を取付部102aに嵌着させるためのロウ付け用導体とも成る。
【0011】
また、入出力端子103の枠体102の外側の線路導体103a−Aには、Fe−Ni−Co合金等の金属から成るリード端子104がAgロウ等のロウ材を介して接合され、このリード端子104を介して外部電気回路基板と入出力端子103との間で高周波信号の入出力を行なうことができる。
【0012】
環状部材106は、枠体102の上面にAgロウ等のロウ材で接合されており、その上面に蓋体(図示せず)をシーム溶接等により接合するための接合媒体として用いられる。
【0013】
このようなパッケージに、半導体素子105を載置部101aに金(Au)−錫(Sn)合金等の低融点ロウ材で載置するとともに、線路導体103a−Aと半導体素子105の電極とをボンディングワイヤ(図示せず)で電気的に接続し、環状部材106の上面に蓋体をシーム溶接等により取着することにより、製品としての半導体装置とすることができる。この半導体装置は、例えば半導体素子105がFETであれば、外部電気回路基板から供給される電力により半導体素子105を作動させて外部から入力される大容量の情報を高速で処理し外部に出力するものであり、通信分野に多用されている(下記の特許文献1参照)。
【0014】
【特許文献1】
特開平9−139439号公報
【0015】
【発明が解決しようとする課題】
しかしながら、上記従来のパッケージにおいては、近年、小型化および高密度化が進み、それに伴って線路導体103a−Aの数も増え、その結果入出力端子103の幅を大きくしたものが用いられるようになってきている。しかしこの場合、図3に示すように、環状部材106は、枠体102に接合している部位では枠体102と熱膨張係数が近似するかまたは同じであるのに対し、入出力端子103に接合している部位では、入出力端子103の立壁部103bの幅が大きくなるにしたがって、立壁部103bの上面と環状部材106との接合面積が大きくなるため環状部材106の熱膨張係数と入出力端子103の熱膨張係数との差に起因した応力が大きくなる。そして、この応力によって環状部材103と入出力端子103との接合部におけるロウ材にマイクロクラックが発生して気密性が損なわれるという問題点を有していた。
【0016】
従って、本発明は上記従来の問題点に鑑み完成されたものであり、その目的は、枠体の一側部を貫通するとともに上下面にわたって切り欠いて成る取付部に嵌着された入出力端子において、その立壁部の上面にロウ材を介して環状部材を接合した場合に、ロウ材にクラックが発生してパッケージ内部の気密性が損なわれるのを防止して、内部に収納する半導体素子を長期にわたり正常かつ安定的に作動させることである。
【0017】
【課題を解決するための手段】
本発明の半導体素子収納用パッケージは、上側主面に半導体素子が載置される載置部を有する金属製の基体と、該基体の前記上側主面に前記載置部を囲繞するようにして取着され、一側部を貫通するとともに上下面にわたって切り欠いて成る入出力端子の取付部が形成された金属製の枠体と、上面に一辺から対向する他辺にかけて線路導体が形成された四角形状の誘電体から成る平板部および該平板部の上面に前記線路導体の一部を間に挟んで接合された誘電体から成る立壁部から成り、前記取付部に嵌着された入出力端子と、前記枠体および前記入出力端子の上面にロウ付けされた金属製の環状部材とを具備しており、前記立壁部は、その上面と前記枠体の外側に向いた側面との間に段差が形成されていることを特徴とする。
【0018】
本発明の半導体素子収納用パッケージは、入出力端子の立壁部は、その上面と枠体の外側に向いた側面との間に段差が形成されていることから、段差と環状部材との間のロウ材の体積が大きくなり、段差の側に大きな面積のロウ材のメニスカスを形成することが可能となり、ロウ材に加わる枠体と入出力端子との熱膨張係数差によって生じる応力を、この大きなメニスカスによって有効に分散することによってロウ材にマイクロクラックが発生するのを有効に抑制することができる。その結果、半導体素子収納用パッケージの気密性が損なわれるのを有効に抑制することができる。
【0019】
また、段差によってロウ材が入出力端子の上面に引っ掛かって強固に接合することができ、環状部材と入出力端子との接合部における気密信頼性をより向上させることができる。
【0020】
本発明の半導体素子収納用パッケージにおいて、好ましくは、前記段差は、前記立壁部の上面の全面に形成された上部接地導体と、該上部接地導体上の前記枠体の内側の辺部に形成された金属層とから成り、前記上部接地導体は前記立壁部の前記枠体の内側および外側に向いた両側面にそれぞれ延出していることを特徴とする。
【0021】
本発明の半導体素子収納用パッケージは、段差が、立壁部の上面の全面に形成された上部接地導体と、この上部接地導体上の枠体の内側の辺部に形成された金属層とから成り、上部接地導体は立壁部の枠体の内側および外側に向いた両側面にそれぞれ延出していることから、ロウ材が立壁部の枠体の内側および外側にむいた両側面に延出した上部接地導体の表面に濡れ広がることによってロウ材のより大きなメニスカスを形成することが可能となり、ロウ材に加わる枠体と入出力端子との熱膨張係数差によって生じる応力をより有効に分散することができる。また、立壁部の枠体の内側および外側に向いた両側面を部分的に導体で覆うことができるので線路導体を伝送する高周波信号に対して電磁遮蔽効果により放射損失を有効に抑制することができる。さらに、上部接地導体と立壁部との密着面積を大きくでき、これらの密着強度を向上させることができる。
【0022】
本発明の半導体装置は、本発明の半導体素子収納用パッケージと、前記載置部に載置されるとともに前記入出力端子に電気的に接続された半導体素子と、前記環状部材の上面に取着された蓋体とを具備していることを特徴とする。
【0023】
本発明の半導体装置は、上記の構成により、内部に収容する半導体素子を長期にわたって正常、かつ安定して作動させることのできる気密信頼性の高いものとなる。
【0024】
【発明の実施の形態】
本発明の半導体素子収納用パッケージを以下に詳細に説明する。図1は本発明のパッケージについて実施の形態の例を示す斜視図、図2(a)は図1の入出力端子の斜視図、図2(b)は入出力端子の断面図である。
【0025】
図1,図2において、1は基体、1aは載置部、2は枠体、2aは入出力端子3の取付部、3は入出力端子、3aは入出力端子3の平板部、3a−Aは線路導体、3a−Bは側部接地導体、3bは立壁部、3b−Aは上部接地導体、3b−Bは側部接地導体、3a−Cは下部接地導体、4はリード端子、6は環状部材、7はロウ材、7aはメニスカス、8は金属層である。これら枠体2を上面に有する基体1と入出力端子3と環状部材6とで、内部にFET等の半導体素子5を収納するためのパッケージが基本的に構成される。また、パッケージ内に半導体素子5を収容して環状部材6の上面に蓋体(図示せず)を周知のシーム溶接法により取着することにより半導体装置となる。
【0026】
本発明のパッケージは、上側主面に半導体素子5が載置される載置部1aを有する基体1と、基体1の上側主面に載置部1aを囲繞するようにして設けられ、一側部を貫通するとともに上下面にわたって切り欠いて成る入出力端子3の取付部2aが形成された枠体2と、上面に一辺から対向する他辺にかけて線路導体3a−Aが形成された四角形状の誘電体から成る平板部3aおよびこの平板部3aの上面に線路導体3a−Aの一部を間に挟んで接合された誘電体から成る立壁部3bから成り、取付部2aに嵌着された入出力端子3とを具備しており、立壁部3bは、その上面と枠体2の外側に向いた側面との間に段差が形成されている。
【0027】
本発明の基体1は、上側主面に半導体素子5を載置する載置部1aを有し、半導体素子5を支持する支持部材として機能するとともに、半導体素子5の熱を外部に効率良く放散する機能も有する。この基体1は、その形状が長方形等の四角形状であり、上面に枠体2が接合されることによってまたは基体1と一体に形成されることによって設けられている。
【0028】
このような基体1および枠体2は、Fe−Ni−Co合金やCu−W等の金属から成り、例えば、Fe−Ni−Co合金のインゴット(塊)に圧延加工や打ち抜き加工、および切削加工等の従来周知の金属加工法などにより製作される。また、この基体1は周知のMIM(Metal Injection Mold)法によって所定形状に製作されてもよい。
【0029】
なお、基体1および枠体2は、その表面に耐蝕性に優れかつロウ材との濡れ性に優れる金属、具体的には厚さ0.5〜9μmのNi層と、厚さ0.5〜5μmのAu層を順次メッキ法により被着させておくのがよく、基体1が酸化腐蝕するのを有効に防止できるとともに、基体1の載置部1aに半導体素子5を強固に接着固定させることができる。
【0030】
また、枠体2は、その一側部を貫通するとともに上下面にわたって切り欠いて成る入出力端子3の取付部2aが形成されている。そして、この取付部2aに、半導体素子5と外部電気回路基板との高周波信号の入出力を行う機能を有するとともにパッケージの内外を遮断する機能を有する入出力端子3が、この下面や側面に設けられているメタライズ層から成る下部接地導体3a−Cや側部接地導体3a−B,3b−Bを介してAgロウ等のロウ材により嵌着される。
【0031】
入出力端子3は、長方形等の四角形状の平板部3aの上面に、横倒しにされた四角柱のような直方体状の立壁部3bが積層されて成り、Al質焼結体,AlN質焼結体,3Al・2SiO質焼結体等のセラミックスから成る。具体的には、平板部3aの線路導体3a−Aの線路方向の長さが5乃至20mm程度であり、立壁部3bの同じ方向の長さが0.5乃至1.5mm程度のものである。
【0032】
平板部3aは、その上面の一辺から対向する他辺にかけてW、Mo、Mn等のメタライズ層から成る複数の線路導体3a−Aが形成されている。また、平板部3aの下面には、全面に線路導体3a−Aと同様のメタライズ層から成る下部接地導体3a−Cが形成されている。
【0033】
平板部3aの線路導体3a−A、側部接地導体3a−Bおよび下部接地導体3a−Cは、例えばWの粉末に有機溶剤、溶媒を添加混合して得た金属ペーストを、平板部3a形成用のセラミックグリーンシートに、予め従来周知のスクリーン印刷法により所定パターンに印刷塗布しておき、焼成することによって形成される。
【0034】
また、平板部3aの上面には立壁部3bが線路導体3a−Aの一部を挟んで積層されている。この立壁部3bは、その上面と枠体2の外側に向いた側面との間に段差が形成されている。
【0035】
これにより、段差と環状部材6との間のロウ材7の体積が大きくなり、段差の側に大きな面積のロウ材7のメニスカス7aを形成することが可能となり、ロウ材7に加わる枠体2と入出力端子3との熱膨張係数差によって生じる応力を、この大きなメニスカス7aによって有効に分散することによってロウ材7にマイクロクラックが発生するのを有効に抑制することができる。その結果、パッケージの気密性が損なわれるのを有効に抑制することができる。
【0036】
また、段差によってロウ材7が入出力端子3の上面に引っ掛かって強固に接合することができ、環状部材6と入出力端子3との接合部における気密信頼性をより向上させることができる。
【0037】
段差は、立壁部3bの上面の全面に形成された上部接地導体3b−Aと、この上部接地導体3b−A上の枠体2の内側の辺部に形成された金属層8とから成るものであるのがよい。これにより、立壁部3bの平坦な上面にメタライズ層を重ねて形成することによって容易に段差を形成することができるとともに、立壁部3bの上面が平坦であるので応力が集中し難くなって立壁部3bにクラックが生じ難くなる。
【0038】
このような段差は、立壁部3bの上面に上部接地導体3b−Aとなる金属ペーストを印刷し、さらにこの上面の一部に金属ペーストを印刷した後、これらを同時に焼成することにより形成される。または、立壁部3bの上面に上部接地導体3b−Aとなる金属ペーストを印刷して焼成した後、上部接地導体3b−Aよりも融点の低い金属を含む金属ペーストを印刷して再度焼成することにより形成してもよい。
【0039】
また段差は、立壁部3bの上面と枠体2の外側に向いた側面との間に段差を形成し、この段差の表面全面(段差の底面および段差の側面)および立壁部3bの上面にメタライズ層を形成したものであってもよい。これにより、段差を誘電体から成る立壁部3bを加工することにより形成できるので、段差の深さを精度よく形成することが可能となり、入出力端子3と環状部材6との接合強度の製造工程ごとのばらつきを小さくすることができる。
【0040】
段差の幅、即ち、線路導体3a−Aの線路方向の段差の長さは同じ方向の立壁部3bの幅の1/2乃至3/4倍であるのがよい。これにより、環状部材6と段差との間のロウ材7の体積が大きくなり、段差の側にロウ材7の大きなメニスカス7aを形成し易くすることができ、入出力端子3と枠体2との熱膨張係数差によって生じる応力を有効に分散することができる。
【0041】
段差の幅が立壁部3bの幅の1/2倍未満では、環状部材6と段差との間のロウ材7の体積が大きくなり、段差の側に大きなメニスカス7aを形成するのが困難となる。また、3/4倍を超えると、金属層8を設けて段差を形成する場合は、金属層8をスクリーン印刷法により形成するに際して、厚さが大きくなり過ぎたり、ときには印刷時にかすれなどの不具合が発生し易くなる。また、立壁部3bに段差を設けた場合は、立壁部3bの上部が欠け易くなる。
【0042】
また段差は、好ましくは、図5に示すように立壁部3bの上面の全面に形成された上部接地導体3b−Aと、この上部接地導体3b−A上の枠体2の内側の辺部に形成された金属層8とから成り、上部接地導体3b−Aは立壁部3bの枠体2の内側および外側に向いた両側面にそれぞれ延出しているのがよい。
【0043】
これにより、ロウ材7が立壁部3bの枠体2の内側および外側に向いた両側面に延出した上部接地導体3b−Aの表面に濡れ広がることによってロウ材7のより大きなメニスカスを形成することが可能となり、ロウ材7に加わる枠体2と入出力端子3との熱膨張係数差によって生じる応力をより有効に分散することができる。また、立壁部3bの枠体2の内側および外側に向いた両側面を導体で部分的に覆うことができるので線路導体3a−Aを伝送する高周波信号に対して電磁遮蔽効果により放射損失を有効に抑制することができる。さらに、上部接地導体3b−Aと立壁部3bとの密着面積を大きくでき、これらの密着強度を向上させることができる。
【0044】
このような立壁部3bの枠体2の内側および外側に向いた両側面に延出した上部接地導体3b−Aは、立壁部3bの上面や側面に上部接地導体3b−Aおよび側部接地導体3b−Bとなる金属ペーストを印刷し、さらに立壁部3bの枠体2の内側および外側に向いた両側面に金属ペーストを印刷した後、これらを同時に焼成することにより形成される。または、立壁部3bの上面および側面に上部接地導体3b−Aおよび側部接地導体3b−Bとなるとなる金属ペーストを印刷して焼成した後、上部接地導体3b−Aおよび側部接地導体3b−Bよりも融点の低い金属を含む金属ペーストを立壁部3bの枠体2の内側および外側に向いた両側面に印刷して再度焼成することにより形成してもよい。
【0045】
このようなパッケージに、半導体素子5を載置部1aにAu−Snロウ材等の低融点接合材で載置するとともに、線路導体3a−Aと半導体素子5の電極とをボンディングワイヤで電気的に接続し、環状部材6の上面にFe−Ni−Co等の蓋体(図示せず)をシーム溶接等により取着することにより、製品としての半導体装置となる。この半導体装置は、例えば外部電気回路基板から供給される高周波信号等の駆動信号によって半導体素子5を作動させ、大容量の情報を高速に伝送する、通信基地局などの通信装置等に用いられる。
【0046】
【実施例】
本発明の実施例を以下に説明する。図2の入出力端子3を以下のように構成した。すなわち、グリーンシート積層法を用いて、縦(線路導体3a−Aの方向)2mm、横10mm、厚さ1mmのAl質焼結体から成る平板部3aを形成し、この上面に厚さ15μmのWのメタライズ層から成る3本の線路導体3a−Aを形成した。しかる後、この平板部3aの上面に線路導体3a−Aの一部を間に挟んで縦1mm、横10mm、高さ1mmのAl質焼結体から成る立壁部3bを形成した。
【0047】
そして、この立壁部3bの上面の全面に厚さ15μmの上部接地導体3b−Aと、この上面の枠体2の内側の辺部に厚さが15μmの金属層8を種々の幅で形成し、段差の幅が表1に示される値となるようにした。
【0048】
さらに下部接地導体3a−Cおよび側部接地導体3a−B,3b−BをWのメタライズ層により形成し、これを焼成することにより種々の幅の段差を有するテスト用入出力端子3を各段差の幅に対して10個ずつ、計70個形成した。
【0049】
そして、これらのテスト用入出力端子3を別途準備した70個のFe−Ni−Co合金から成る基体1上の枠体2の取付部2aに嵌め込み、Fe−Ni−Co合金から成る環状部材6を枠体2の上面にAgロウ材のプリフォームとともに載置し、次いでブレージング炉で加熱することにより基体1、枠体2、入出力端子3、環状部材6から成るパッケージとしてのテストサンプルを得た。また、比較用として入出力端子3の立壁部3bの上面に段差を形成していない比較サンプルを10個作成した。
【0050】
そして、これらのサンプルにFe−Ni−Co合金から成る蓋体をシーム溶接した後、温度幅が−65〜150℃の温度サイクルに10サイクル曝して環状部材6と立壁部3bとの間のロウ材7におけるマイクロクラックの発生の有無をヘリウム(He)ガスのリークを測定することにより評価するとともに、接合強度を評価した。
【0051】
なお、Heリーク測定による評価は、サンプルをテスト容器内に入れて減圧した後、同一テスト容器内で10気圧に保持されたHeガス中に10分間放置し、次いでサンプルをテスト容器から取り出し、テスト容器内のHeガスを空気に置換し、続いてサンプルを再びテスト容器内に戻して減圧することによってロウ材7のマイクロクラック部から出てくるHeガスを検知することにより実施した。また、接合強度は入出力端子3の直上の蓋体の縁を挟んで上部に引き上げることによって評価し、環状部材6の剥がれが無いものを良好とした。その結果を表1に示す。
【0052】
【表1】
Figure 2004296576
【0053】
表1より、上部接地導体3b−A上に金属層8を設けて段差を形成することにより、ロウ材7のマイクロクラックが生じるのを抑制してパッケージの気密性が向上することが明らかになった。また、環状部材6の接合強度の結果から、比較サンプルにおける環状部材6の剥がれは、ロウ材7と上部接地導体3b−Aとの界面における剥がれであり、比較サンプルではロウ材7と上部接地導体3b−Aとの密着性が弱いのに対し、テストサンプルでは良好となることが明らかになった。なお、段差の幅が0.45mmのテストサンプルにおける環状部材6の剥がれは、金属層8が破損したことによる破損であり、比較サンプルの剥がれの状態とは異なったものであった。
【0054】
なお、本発明は以上の実施の形態の例および実施例に限定されるものではなく、本発明の要旨を逸脱しない範囲内であれば種々の変更を施すことは何等差し支えない。
【0055】
例えば、半導体素子5が半導体レーザ(LD),フォトダイオード(PD)等の光半導体素子である場合においても本発明の効果は同様であり、その場合は枠体2に光ファイバ取着用の貫通孔を設ければ良い。
【0056】
【発明の効果】
本発明の半導体素子収納用パッケージは、上側主面に半導体素子が載置される載置部を有する金属製の基体と、この基体の上側主面に載置部を囲繞するようにして取着され、一側部を貫通するとともに上下面にわたって切り欠いて成る入出力端子の取付部が形成された金属製の枠体と、上面に一辺から対向する他辺にかけて線路導体が形成された四角形状の誘電体から成る平板部およびこの平板部の上面に線路導体の一部を間に挟んで接合された誘電体から成る立壁部から成り、取付部に嵌着された入出力端子と、枠体および入出力端子の上面にロウ付けされた金属製の環状部材とを具備しており、立壁部は、その上面と枠体の外側に向いた側面との間に段差が形成されていることから、段差と環状部材との間のロウ材の体積が大きくなり、段差の側に大きな面積のロウ材のメニスカスを形成することが可能となり、ロウ材に加わる枠体と入出力端子との熱膨張係数差によって生じる応力を、この大きなメニスカスによって有効に分散することによってロウ材にマイクロクラックが発生するのを有効に抑制することができる。その結果、半導体素子収納用パッケージの気密性が損なわれるのを有効に抑制することができる。
【0057】
また、段差によってロウ材が入出力端子の上面に引っ掛かって強固に接合することができ、環状部材と入出力端子との接合部における気密信頼性をより向上させることができる。
【0058】
本発明の半導体素子収納用パッケージは、段差が、立壁部の上面の全面に形成された上部接地導体と、この上部接地導体上の枠体の内側の辺部に形成された金属層とから成り、上部接地導体は立壁部の枠体の内側および外側に向いた両側面にそれぞれ延出していることから、ロウ材が立壁部の枠体の内側および外側に向いた両側面に延出した上部接地導体の表面に濡れ広がることによってロウ材のより大きなメニスカスを形成することが可能となり、ロウ材に加わる枠体と入出力端子との熱膨張係数差によって生じる応力をより有効に分散することができる。また、立壁部の枠体の内側および外側に向いた両側面を導体で部分的に覆うことができるので線路導体を伝送する高周波信号に対して電磁遮蔽効果により放射損失を有効に抑制することができる。さらに、上部接地導体と立壁部との密着面積を大きくでき、これらの密着強度を向上させることができる。
【0059】
本発明の半導体装置は、本発明の半導体素子収納用パッケージと、載置部に載置されるとともに入出力端子に電気的に接続された半導体素子と、環状部材の上面に取着された蓋体とを具備していることを特徴とする。
【0060】
本発明の半導体装置は、上記の構成により、内部に収容する半導体素子を長期にわたって正常、かつ安定して作動させることのできる気密信頼性の高いものとなる。
【図面の簡単な説明】
【図1】本発明の半導体素子収納用パッケージについて実施の形態の例を示す斜視図である。
【図2】(a)は図1の半導体素子収納用パッケージにおける入出力端子の斜視図、(b)は(a)の断面図である。
【図3】従来の半導体素子収納用パッケージの斜視図である。
【図4】図3の半導体素子収納用パッケージにおける入出力端子の斜視図である。
【図5】本発明の半導体素子収納用パッケージにおける入出力端子について実施の形態の他の例を示す斜視図である。
【符号の説明】
1:基体
1a:載置部
2:枠体
2a:取付部
3:入出力端子
3a:平板部
3a−A:線路導体
3b:立壁部
3b−A:上部接地導体
5:半導体素子
6:環状部材
7:ロウ材
7a:メニスカス
8:金属層

Claims (3)

  1. 上側主面に半導体素子が載置される載置部を有する金属製の基体と、該基体の前記上側主面に前記載置部を囲繞するようにして設けられ、一側部を貫通するとともに上下面にわたって切り欠いて成る入出力端子の取付部が形成された金属製の枠体と、上面に一辺から対向する他辺にかけて線路導体が形成された四角形状の誘電体から成る平板部および該平板部の上面に前記線路導体の一部を間に挟んで接合された誘電体から成る立壁部から成り、前記取付部に嵌着された入出力端子と、前記枠体および前記入出力端子の上面にロウ付けされた金属製の環状部材とを具備しており、前記立壁部は、その上面と前記枠体の外側に向いた側面との間に段差が形成されていることを特徴とする半導体素子収納用パッケージ。
  2. 前記段差は、前記立壁部の上面の全面に形成された上部接地導体と、該上部接地導体上の前記枠体の内側の辺部に形成された金属層とから成り、前記上部接地導体は前記立壁部の前記枠体の内側および外側に向いた両側面にそれぞれ延出していることを特徴とする請求項1記載の半導体素子収納用パッケージ。
  3. 請求項1または請求項2記載の半導体素子収納用パッケージと、前記載置部に載置されるとともに前記入出力端子に電気的に接続された半導体素子と、前記環状部材の上面に取着された蓋体とを具備していることを特徴とする半導体装置。
JP2003084278A 2003-03-26 2003-03-26 半導体素子収納用パッケージおよび半導体装置 Pending JP2004296576A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2003084278A JP2004296576A (ja) 2003-03-26 2003-03-26 半導体素子収納用パッケージおよび半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2003084278A JP2004296576A (ja) 2003-03-26 2003-03-26 半導体素子収納用パッケージおよび半導体装置

Publications (1)

Publication Number Publication Date
JP2004296576A true JP2004296576A (ja) 2004-10-21

Family

ID=33399482

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2003084278A Pending JP2004296576A (ja) 2003-03-26 2003-03-26 半導体素子収納用パッケージおよび半導体装置

Country Status (1)

Country Link
JP (1) JP2004296576A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011096827A (ja) * 2009-10-29 2011-05-12 Kyocera Corp 素子収納用パッケージ、並びに実装構造体
JP2019040900A (ja) * 2017-08-22 2019-03-14 京セラ株式会社 電子装置用パッケージおよび電子装置

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011096827A (ja) * 2009-10-29 2011-05-12 Kyocera Corp 素子収納用パッケージ、並びに実装構造体
JP2019040900A (ja) * 2017-08-22 2019-03-14 京セラ株式会社 電子装置用パッケージおよび電子装置

Similar Documents

Publication Publication Date Title
JP2004221095A (ja) 光半導体装置
JP3981645B2 (ja) 入出力端子および半導体素子収納用パッケージならびに半導体装置
JP2004296576A (ja) 半導体素子収納用パッケージおよび半導体装置
JP3771853B2 (ja) 入出力端子および半導体素子収納用パッケージ
JP3762261B2 (ja) 光半導体素子収納用パッケージおよび光半導体装置
JP3642739B2 (ja) 半導体素子収納用パッケージ
JP3619450B2 (ja) 半導体素子収納用パッケージ
JP3615697B2 (ja) 半導体素子収納用パッケージ
JP4139165B2 (ja) 半導体素子収納用パッケージ用入出力端子および半導体素子収納用パッケージならびに半導体装置
JP4497762B2 (ja) 光半導体素子収納用パッケージおよび光半導体装置
JP2003318303A (ja) 入出力端子および半導体素子収納用パッケージならびに半導体装置
JP2004228532A (ja) 入出力端子および半導体素子収納用パッケージならびに半導体装置
JP2003046180A (ja) 入出力端子および光半導体素子収納用パッケージならびに光半導体装置
JP3810334B2 (ja) 半導体素子収納用パッケージおよび半導体装置
JP2003249584A (ja) 半導体素子収納用パッケージおよび半導体装置
JP4000093B2 (ja) 入出力端子、入出力端子の製造方法、入出力端子を用いた半導体素子収納用パッケージおよび半導体装置
JP4041327B2 (ja) 半導体素子収納用パッケージおよび半導体装置
JP3716185B2 (ja) 半導体素子収納用パッケージ
JP3752472B2 (ja) 半導体素子収納用パッケージ
JP2003224324A (ja) 光半導体素子収納用パッケージおよび光半導体装置
JP3754902B2 (ja) 光半導体素子収納用パッケージおよび光半導体装置
JP3840159B2 (ja) 半導体素子収納用パッケージおよび半導体装置
JP4041394B2 (ja) 半導体素子収納用パッケージおよび半導体装置
JP2004356340A (ja) 半導体素子収納用パッケージおよび半導体装置
JP2004193428A (ja) 半導体素子収納用パッケージおよび半導体装置