JP3642739B2 - 半導体素子収納用パッケージ - Google Patents
半導体素子収納用パッケージ Download PDFInfo
- Publication number
- JP3642739B2 JP3642739B2 JP2001044033A JP2001044033A JP3642739B2 JP 3642739 B2 JP3642739 B2 JP 3642739B2 JP 2001044033 A JP2001044033 A JP 2001044033A JP 2001044033 A JP2001044033 A JP 2001044033A JP 3642739 B2 JP3642739 B2 JP 3642739B2
- Authority
- JP
- Japan
- Prior art keywords
- hole
- input
- output terminal
- lead wire
- semiconductor element
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Description
【発明の属する技術分野】
本発明は、半導体素子を収納するための半導体素子収納用パッケージに関し、特に半導体素子収納用パッケージに設けられる入出力端子における熱電冷却素子のリード線の接続部を改善したものに関する。
【0002】
【従来の技術】
従来、マイクロ波帯やミリ波帯等の高周波信号を用いる半導体素子を収納するための半導体素子収納用パッケージ(以下、半導体パッケージという)を図4〜図7に示す。これらの図において、101は基体、102は枠体、103は入出力端子、105は蓋体、106は半導体素子を示す。これら基体101、枠体102、入出力端子103、蓋体105とで、半導体素子106を半導体パッケージ内に収容する。
【0003】
基体101は、半導体素子106を載置する載置部101aを有し、載置部101aには半導体素子106が熱電冷却素子108を間に介して金(Au)−シリコン(Si)ロウ材等の接着剤により接着固定されるものであり、鉄(Fe)−ニッケル(Ni)−コバルト(Co)合金や銅(Cu)−タングステン(W)合金等の金属材料から成る。
【0004】
枠体102は、基体101の上面に載置部101aを囲繞するように銀ロウ等のロウ材で接合され、側部に入出力端子103を嵌着する取付部102aが形成されたものであり、Fe−Ni−Co合金やFe−Ni合金等の金属材料から成る。
【0005】
入出力端子103は、アルミナ(Al2O3),窒化アルミニウム(AlN),ムライト(3Al2O3・2SiO2)等のセラミックスから成り、枠体102の内外に突出する平板部の突出部103a,103bと枠体102に嵌着される立壁部103cとを有しており、半導体パッケージの内外を導出するようにモリブデン(Mo)−マンガン(Mn),タングステン(W)等から成る金属ペーストを焼結したメタライズ配線層111が平板部の上面に被着されて半導体素子106と外部電気回路基板とを電気的に接続する。
【0006】
また、入出力端子103は、枠体102を貫通してまたは切り欠いて形成された取付部102aに銀ロウ等のロウ材で嵌着される。
【0007】
その入出力端子103の熱電冷却素子108のリード線113の接続部は、図4,図5,図6のように、入出力端子103のメタライズ配線層111形成部内に設けられ、平板部の上面から下面にかけて同一の大きさに切り欠かれた貫通孔103j、切欠部103kが形成されていることから、リード線113を正確かつ容易に所定の位置に位置決めすることができ、その結果、リード線113をメタライズ配線層111に正確かつ容易に電気的に接続させることができるものが提案されている(特開平8−37247号公報参照)。
【0008】
リード端子114は、入出力端子103のメタライズ配線層111に銀ロウ等のロウ材を介して接合され、外部電気回路と入出力端子103との高周波信号の入出力を行うものであり、Fe−Ni−Co合金等の金属材料から成る。
【0009】
シールリング104は、枠体102の上面に銀ロウ等のロウ材で接合され入出力端子103を上方より挟持するとともに、上面に蓋体105をシーム溶接等により接合するための接合媒体として機能する。
【0010】
また、メタライズ配線層111の枠体102外側には、外部電気回路との高周波信号の入出力を行うために、導電性を有するFe−Ni−Co合金等の金属材料から成るリード端子114が銀ロウ等のロウ材で接合されるとともに、半導体素子106と電気的に接続するためのボンディングワイヤー112が接合される。
【0011】
そして、図7に示すように、基体101の載置部101aに半導体素子106を熱電冷却素子108を間に介して接着固定し、半導体素子106の各電極をボンディングワイヤー112を介してメタライズ配線層111に接続するとともに、熱電冷却素子108の電極に接続されたリード線113をメタライズ配線層111に半田を介して電気的に接続する。次に、枠体102の上面に蓋体105を接合し、基体101と枠体102と入出力端子103とシールリング104と蓋体105とから成る容器107の内部に、半導体素子106及び熱電冷却素子108を気密に収容する。最後に、枠体102の光ファイバ固定部材110に光ファイバ109の一端を挿通させるとともに、これを半田等の接着剤やレーザ溶接によって接合させ、光ファイバ109を枠体102に固定することによって最終製品としての半導体装置となる。そして、この半導体装置において、光ファイバ109を介して内部に収容する半導体素子106と外部との光信号の授受が可能となる。
【0012】
【発明が解決しようとする課題】
しかしながら、上記の特開平8−37247号公報に提案された半導体パッケージでは、熱電冷却素子108のリード線113を半田付けするとき、半田が溜まる範囲は入出力端子103の平板部の上面に施したメタライズ配線層111のみであり、その結果リード線113が線方向の引っ張りに対する強度が不十分となり、リード線113が外れ易くなって半導体素子106の冷却が不能になったり冷却効率が大きく低下する場合があった。また、線方向の引っ張りに対する強度を上げようとして、半田の体積を増やしたとしても、隣接するメタライズ配線層111に半田が流れてしまい、メタライズ配線層111間に半田ブリッジが発生し短絡する場合があった。
【0013】
また、図6のように、入出力端子103の平板部に切欠部103kを形成すると、半田の冷熱収縮の際に接合部分の半田にクラックや割れ等が発生した場合、熱電冷却素子108のリード線113が切欠部103kから外れて、平板部の端面から枠体102の内側へ移動し、他の配線等と接触し電気的に短絡するという問題点があった。
【0014】
従って、本発明は上記問題点に鑑み完成されたものであり、その目的は、熱電冷却素子のリード線の線方向への引っ張りに対する強度を向上させ、さらにそのリード線と入出力端子のメタライズ配線層との接合を強固なものとし、導通を確実なものとすることにより、半導体素子を長期間にわたり正常かつ安定に作動させることである。
【0015】
【課題を解決するための手段】
本発明の半導体パッケージは、上面に半導体素子が熱電冷却素子を介して載置される載置部を有する基体と、該基体の上面に前記載置部を囲繞するように取着された金属製の枠体と、該枠体を貫通してまたは切り欠いて形成された入出力端子の取付部と、上面の一辺側から対向する他辺側にかけて形成された複数のメタライズ配線層を有する誘電体から成る平板部および該平板部の上面に前記複数のメタライズ配線層を間に挟んで接合された誘電体から成る立壁部から構成されるとともに前記枠体内側の前記メタライズ配線層に前記熱電冷却素子のリード線の接続部を有して前記取付部に嵌着された前記入出力端子とを具備して成り、前記枠体の上面に蓋体が接合される半導体素子収納用パッケージにおいて、前記入出力端子の前記接続部は、前記枠体内側の前記メタライズ配線層の形成部内の前記平板部に上下面を貫通して設けられ、かつ上面側開口から内側にかけて内寸法が小となる段差部が形成されるとともに前記段差部上の側断面形状が上方から下方に向かって広がる台形になっている貫通孔と、該貫通孔の内面に形成されたメタライズ層とから成り、前記貫通孔に前記リード線が挿入されろう付けされていることを特徴とする。
【0016】
本発明は、上記の構成により、入出力端子の接続部は、枠体内側のメタライズ配線層の形成部内の平板部に上下面を貫通して設けられ、かつ上面側開口から内側にかけて内寸法が小となる段差部が形成された貫通孔と、貫通孔の内面に形成されたメタライズ層とから成り、貫通孔にリード線が挿入されろう付け接続されていることから、貫通孔の内部に半田溜まりを設けることができ、半田の体積を増やして接続強度を向上させ得る。また、組み立て作業中やろう付け後の熱収縮により、リード線を下方に引っ張るような外力が加わることが多いが、この外力に対する強度がきわめて向上し、リード線の外れを解消することができる。また、ろう材の断面積が大きくなるため、接合部の電気抵抗値を下げることができ、熱電冷却素子を駆動するための電力を十分に供給し得、熱電冷却素子及び半導体素子の動作が安定化する。
また本発明によれば、前記貫通孔の段差部上の側断面形状を上方から下方に向かって広がる台形になしたことから、リード線に上方向の引っ張り力または押し上げ力が加わった場合にも、台形状の部分の傾斜した側面が引っ掛かりの機能を発揮し、引っ張り力または押し上げ力に対する強度を上げることができる。
【0017】
本発明において、好ましくは、前記貫通孔の上面側開口の幅に対する下面側開口の幅の比が0.4〜0.9であることを特徴とする。
【0018】
本発明は、上記の構成により、半田溜まりを設け、半田の体積を増やして接続強度を大きくできるととともに、リード線を下方に引っ張るような外力に対する強度がさらに高くなる。また、ろう材とメタライズ層との接合面積がさらに増えるため、強固に熱電冷却素子のリード線とメタライズ配線層を半田付けでき、その結果熱電冷却素子の接続信頼性が向上し、外部からの衝撃等で接合部が外れることがなくなる。
【0019】
【発明の実施の形態】
本発明の半導体パッケージについて以下に詳細に説明する。図1は本発明の半導体パッケージの実施の形態を示す斜視図であり、図8は図1の入出力端子を示し、図8において、(a)は入出力端子の斜視図、(b)は貫通孔の拡大断面図、(c)は貫通孔の他の例を示す拡大断面図であり、図2は比較例を示す図である。また、図3は図1に示す半導体パッケージに半導体素子を収容したものの断面図である。
【0020】
図1において、1は基体、2は枠体、3は入出力端子、4はシールリング、5は蓋体であり、これらで半導体素子6を内部に収容するための容器7(図3)が主に構成される。
【0021】
図1において、1は基体であり、その上面にはIC,LSI,半導体レーザ(LD),フォトダイオード(PD)等の半導体素子6が熱電冷却素子8を間に介して載置するための載置部1aを有している。
【0022】
この基体1は、Fe−Ni−Co合金やCu−W等の金属材料や、アルミナ,窒化アルミニウム,ムライト等のセラミックスから成り、金属材料から成る場合、例えば、Fe−Ni−Co合金のインゴット(塊)に圧延加工や打ち抜き加工等の従来周知の金属加工法を施すことによって所定の形状に製作される。一方、セラミックスから成る場合、その原料粉末に適当な有機バインダや溶剤等を添加混合しペースト状と成すとともに、このペーストをドクターブレード法やカレンダーロール法によってセラミックグリーンシートと成し、しかる後セラミックグリーンシートに適当な打ち抜き加工を施し、これを複数枚積層し焼成することによって作製される。
【0023】
なお、基体1が金属材料からなる場合、その表面に耐蝕性に優れかつロウ材との濡れ性に優れる金属、具体的には厚さ0.5〜9μmのNi層と、厚さ0.5〜5μmのAu層を順次メッキ法により被着させておくのがよく、基体1が酸化腐蝕するのを有効に防止できるとともに、基体1の上面の載置部1aに半導体素子6を熱電冷却素子8を間に介して強固に接着固定させることができる。
【0024】
一方、基体1がセラミックスから成る場合、半導体素子6を熱電冷却素子8を間に介して載置する載置部1aに耐蝕性に優れかつロウ材との濡れ性に優れる金属、具体的には厚さ0.5〜9μmのNi層と、厚さ0.5〜5μmのAu層を順次メッキ法により被着させておくのがよく、基体1の上面の載置部1aに半導体素子6を熱電冷却素子8を間に介して強固に接着固定させることができる。
【0025】
枠体2は、基体1上に載置部1aを囲繞するように取着され、Fe−Ni−Co合金やFe−Ni合金等の金属材料から成る。例えば、Fe−Ni−Co合金のインゴットをプレス加工により所定の枠状となすことによって製作される。
【0026】
また、枠体2には、内部に収容する半導体素子6との間で光信号を授受するための光ファイバ9が挿通固定される光ファイバ固定部材10が枠体2を貫通して銀ロウ等のロウ材を介して接合される。この光ファイバ固定部材10は、Fe−Ni−Co合金やFe−Ni合金等の金属から成り、例えば、Fe−Ni合金のインゴットをプレス加工することにより所定の筒状に製作される。
【0027】
また、光ファイバ固定部材10は、光ファイバ9を挿通可能な軸方向の貫通孔10aを有する筒体であり、貫通孔10aに光ファイバ9の一端を挿通させるとともにこれを半田等の接着剤やレーザ溶接により固定し、これにより光ファイバ9を介して内部に収容する半導体素子6と外部との光信号の授受が可能となる。
【0028】
入出力端子3は、基体1,枠体2に熱膨張係数が近似するアルミナセラミックス等のセラミックスから成り、枠体2の内外に突出する突出部3a,3bを有する平板部と枠体2に嵌着される立壁部3cとから構成され、半導体パッケージの内外を導出するようにMo−Mn等から成る金属ペーストを焼結したメタライズ配線層11が平板部上面に被着されて、半導体素子6と外部電気回路基板とを電気的に接続する。
【0029】
本発明の熱電冷却素子8のリード線13を接続するための入出力端子3の平板部に設けた貫通孔3dについて、実施の形態を図8に示し、比較例を図2に示す。これらは、平板部を2層構造とし、貫通孔3dの内部の内寸法が上層側が下層側よりも大きくなるように構成したものである。
【0030】
図2(b)において、3fは、熱電冷却素子8のリード線13を接続するための入出力端子3の平板部の上層部であり、3gは下層部を示す。貫通孔3dは、内側の幅が上層部3fより下層部3gの方で小さい階段状である。即ち、枠体2内側のメタライズ配線層11の形成部内の平板部に上下面を貫通して設けられ、かつ上面側開口から内側にかけて内寸法が小となる段差部が形成された貫通孔3dである。また、貫通孔3dの内面にはメタライズ層を施している。この構成により、貫通孔3dの内面に半田溜まりを容易に設けることができ、半田の体積を増やして接合強度を上げることができる。
【0031】
なお、貫通孔3dの内側の幅は最大幅を示すものであり、貫通孔3dの断面が円形の場合内側の直径に相当する。
【0032】
本発明では、貫通孔3dの上面側開口の幅W1に対する下面側開口の幅W2の比が0.4〜0.9であることが好ましい。0.4未満になると、貫通孔3dの下面側開口の幅W2が小さくなることにより、リード線13を貫通孔3d内に挿入させるのが困難になったり、また下層部3gの半田溜まり量が少なくなることからリード線13を上方に突き上げるような外力に対する強度が低下し易くなる。さらに、上層部3fと下層部3gとの半田の体積比が大きく異なることにより、半田の冷熱収縮の際に段差部の角部を起点としてクラックや割れ等が発生し、リード線13の接合強度が低下し外れ易くなる。また0.9を超えると、貫通孔3dの内部の段差部に半田溜まりを設ける部分が少なくなり、半田の体積を増やすことができず、接続強度を向上させることが困難となる。
【0033】
貫通孔3dの内部の上層部3fの深さは、貫通孔3dの全体の深さの1/3以上がよく、この場合半田溜りを大きくして接合強度を大きくすることができる。より好ましくは、上層部3fの深さは貫通孔3dの全体の深さの1/2以下がよい。
【0034】
さらに、図2(c)において、3f′はリード線13を接続するための入出力端子3の平板部の上層部、3g′は下層部を示し、上層部3f′より下層部3g′の方が小さい階段状であり、上層部3f′がさらに2段以上の階段状になっており、貫通孔3d′の内面にはメタライズ層を施した構成である。これにより、貫通孔3d′の内面に半田溜まりをより多く設けることができ、半田の体積を増やして強度を上げることができる。また、リード線13をメタライズ配線層11にロウ付け接合する際に発生する応力は、上層部3f′の2段以上の階段状の貫通孔部分で分散されて小さいものとなり、割れやクラックを大幅に減少できる。
【0035】
また、図8(b)に示す構成において、3hはリード線13を接続するための入出力端子3の平板部の上層部、3iは下層部であり、上層部3hとその上層部3hより内寸法が小さい直線状の下層部3iとから成り、上層部3hの幅は上面側開口の幅W3よりも下端側の幅W4が大きい。即ち、上層部3hの側断面形状が上方から下方に向かって広がる台形になっている。この場合、上層部3hの側面で囲まれる立体形状は半円錐台、角錐台等の錐台状となる。また、貫通孔3eの内面にはメタライズ層を施している。これにより、リード線13に上方向の引っ張り力または押し上げ力が加わった場合にも、上層部3hの傾斜した側面が引っ掛かりの機能を発揮し、引っ張り力または押し上げ力に対する強度を上げることができる。
【0036】
さらに、図8(c)の構成とすることもできる。同図において、3h′はリード線13を接続するための入出力端子3の平板部の上層部、3i′は下層部であり、上層部3h′の側断面形状が上層から下層に向かって広がる台形等の錐台状になっていて、さらに上層部3h′の側断面形状が2段以上の台形になっていることが好ましく、それらの台形の側辺の傾斜角θは同じ角度であることが好ましい。そして、貫通孔3e′の内面にはメタライズ層を施している。これにより、リード線13に上方向の引っ張り力または押し上げ力が加わった場合に、上層部3h′の側面が引っ掛かりの機能を発揮し、引っ張り力または押し上げ力に対する強度をさらに上げることができる。また、リード線13をメタライズ配線層11にロウ付けする際に発生する応力は、上層部3h′の2段以上の台形の貫通孔部分で分散されて小さいものとなり、割れやクラックを大幅に減少できる。
【0037】
さらに、台形の側辺の傾斜角θ、即ち段差部の上部の側面と平板部の上面とのなす角度θは、45〜80°の範囲とすることが好ましく、45°未満の場合、上層部3h′の側面が入出力端子3を製造する際のセラミック積層工程にて撓んで変形して作製が困難となり、また80°を超える場合、リード線13を上方向に引っ張る力または押し上げ力に対して、上層部3h′の側面での引っ掛かりの機能を十分に発揮しないという不具合が生じ易くなる。
【0038】
メタライズ層の被覆面積は、図8の貫通孔3d,3eの内面に対して20%以上が好ましい。メタライズ層の被覆範囲としては、貫通孔3d,3eの内面全体に対して、一部分に偏って被覆されているのではなく、全体的に均一に被覆されている方がリード線13の引っ張り力または押し上げ力に対する強度は向上する。また、20%未満になると、半田溜まりの形成が困難になり、リード線13の引っ張り強度が低下する不具合を生じ易い。
【0039】
なお、貫通孔3d,3eは、入出力端子3の平板部となるセラミックグリーンシートに予め所定形状に打ち抜き加工を施すことによって、熱電冷却素子6の電極と接続されたリード線13が半田付けされる入出力端子3の部位に形成される。
【0040】
また、入出力端子3は、枠体2を貫通してまたは切り欠いて形成された取付部2aに銀ロウ等のロウ材で嵌着される。
【0041】
リード端子14は、入出力端子3のメタライズ配線層11の枠体2外側に銀ロウ等のロウ材を介して接合され、外部電気回路と入出力端子3との高周波信号の入出力を行うものであり、Fe−Ni−Co合金等の金属材料から成る。その金属のインゴットを従来周知の圧延加工法や打ち抜き加工法、エッチング加工法等の金属加工法を採用することによって、所定の棒状となすように製作される。
【0042】
シールリング4は、枠体2の上面に銀ロウ等のロウ材で接合され入出力端子3を上方より挟持するとともに、上面に蓋体5をシーム溶接等により接合するための接合媒体として機能し、Fe−Ni−Co合金等の金属から成る。
【0043】
また、メタライズ配線層11には、外部電気回路との高周波信号の入出力を行うために、導電性を有するFe−Ni−Co合金等の金属材料から成るリード端子14が銀ロウ等のロウ材で接合されるとともに、枠体2内側において半導体素子6と電気的に接続するためのボンディングワイヤー12が接合される。
【0044】
そして、図3に示すように、基体1の載置部1aに半導体素子6を熱電冷却素子8を間に介して接着固定させ、半導体素子6の各電極をボンディングワイヤー12を介してメタライズ配線層11に接続させるとともに、熱電冷却素子8の電極に接続されたリード線13をメタライズ配線層11に半田を介して電気的に接続し、次に枠体2の上面に蓋体5を接合させ、基体1と枠体2と入出力端子3とシールリング4と蓋体5とから成る容器7内部に半導体素子6及び熱電冷却素子8を気密に収容し、最後に枠体2の光ファイバ固定部材10に光ファイバ9の一端を挿通させるとともにこれを半田等の接着剤やレーザ溶接によって接合させ、光ファイバ9を枠体2に固定することによって、最終製品としての半導体装置となる。そして、光ファイバ9を介して内部に収容する半導体素子6と外部との光信号の授受、送受が可能となる。
【0045】
かくして、本発明は、入出力端子のリード線の接続部が、枠体内側のメタライズ配線層の形成部内の平板部に上下面を貫通して設けられ、かつ上面側開口から内側にかけて内寸法が小となる段差部が形成された貫通孔と、この貫通孔の内面に形成されたメタライズ層とから成り、貫通孔にリード線が挿入されろう付け接続されていることから、貫通孔の内部に半田溜まりを設けることができ、半田の体積を増やして接続強度を向上させ得る。また、組み立て作業中やろう付け後の熱収縮により、リード線を下方に引っ張るような外力が加わることが多いが、この外力に対する強度がきわめて向上し、リード線の外れを解消することができる。また、ろう材の断面積が大きくなるため、接合部の電気抵抗値を下げることができ、熱電冷却素子を駆動するための電力を十分に供給し得、熱電冷却素子及び半導体素子の動作が安定化する。
【0046】
また、本発明によれば、半田溜まりを設け、半田の体積を増やして接続強度を大きくできるととともに、リード線を下方に引っ張るような外力に対する強度がさらに高くなる。また、ろう材とメタライズ層との接合面積がさらに増えるため、強固に熱電冷却素子のリード線とメタライズ配線層を半田付けでき、その結果熱電冷却素子の接続信頼性が向上し、外部からの衝撃等で接合部が外れることがなくなる。
【0047】
なお、本発明は上述の実施の形態に限定されるものではなく、本発明の要旨を逸脱しない範囲内であれば種々の変更は可能である。
【0048】
上記実施の形態においては、リード線を貫通孔に挿入しろう付けする構成について説明したが、リード線の代わりにピン等の棒状の接続端子を用いても本発明と同様の作用効果が得られる。従って、本発明においては、棒状または線状の接続端子を用いた構成であれば本発明の作用効果を奏することとなる。
【0049】
【発明の効果】
本発明は、入出力端子の接続部が、枠体内側のメタライズ配線層の形成部内の平板部に上下面を貫通して設けられ、かつ上面側開口から内側にかけて内寸法が小となる段差部が形成された貫通孔と、貫通孔の内面に形成されたメタライズ層とから成り、貫通孔にリード線が挿入されろう付けされていることにより、貫通孔の内部に半田溜まりを設けることができ、半田の体積を増やして接続強度を向上させ得る。また、組み立て作業中やろう付け後の熱収縮により、リード線を下方に引っ張るような外力が加わることが多いが、この外力に対する強度がきわめて向上し、リード線の外れを解消することができる。また、ろう材の断面積が大きくなるため、接合部の電気抵抗値を下げることができ、熱電冷却素子を駆動するための電力を十分に供給し得、熱電冷却素子及び半導体素子の動作が安定化する。
【0050】
また本発明は、好ましくは貫通孔の上面側開口の幅に対する下面側開口の幅の比が0.4〜0.9であることにより、半田溜まりを設け、半田の体積を増やして接続強度を大きくできるととともに、リード線を下方に引っ張るような外力に対する強度がさらに高くなる。また、ろう材とメタライズ層との接合面積がさらに増えるため、強固に熱電冷却素子のリード線とメタライズ配線層を半田付けでき、その結果熱電冷却素子の接続信頼性が向上し、外部からの衝撃等で接合部が外れることがなくなる。
【図面の簡単な説明】
【図1】 本発明の半導体パッケージについて実施の形態の例を示す斜視図である。
【図2】 図1の半導体パッケージにおける入出力端子の比較例を示し、(a)は入出力端子の斜視図、(b)は入出力端子の貫通孔の拡大断面図、(c)は貫通孔の他の例を示す拡大断面図である。
【図3】 図1の半導体パッケージに半導体素子を収容した構成を示す断面図である。
【図4】 従来の半導体パッケージの斜視図である。
【図5】 図4の半導体パッケージにおける入出力端子を示し、(a)は入出力端子の斜視図、(b)は入出力端子の貫通孔の拡大断面図である。
【図6】 従来の半導体パッケージの他の例を示す斜視図である。
【図7】 図4の半導体パッケージに半導体素子を収容した構成を示す断面図である。
【図8】 図1の半導体パッケージにおける入出力端子の実施の形態の一例を示し、(a)は入出力端子の斜視図、(b)は入出力端子の貫通孔の拡大断面図、(c)は貫通孔の他の例を示す拡大断面図である。
【符号の説明】
1:基体
1a:載置部
2:枠体
2a:取付部
3:入出力端子
3d:貫通孔
3f:上層部
3g:下層部
5:蓋体
6:半導体素子
8:熱電冷却素子
11:メタライズ配線層
13:リード線
Claims (2)
- 上面に半導体素子が熱電冷却素子を介して載置される載置部を有する基体と、該基体の上面に前記載置部を囲繞するように取着された金属製の枠体と、該枠体を貫通してまたは切り欠いて形成された入出力端子の取付部と、上面の一辺側から対向する他辺側にかけて形成された複数のメタライズ配線層を有する誘電体から成る平板部および該平板部の上面に前記複数のメタライズ配線層を間に挟んで接合された誘電体から成る立壁部から構成されるとともに前記枠体内側の前記メタライズ配線層に前記熱電冷却素子のリード線の接続部を有して前記取付部に嵌着された前記入出力端子とを具備して成り、前記枠体の上面に蓋体が接合される半導体素子収納用パッケージにおいて、
前記入出力端子の前記接続部は、前記枠体内側の前記メタライズ配線層の形成部内の前記平板部に上下面を貫通して設けられ、かつ上面側開口から内側にかけて内寸法が小となる段差部が形成されるとともに前記段差部上の側断面形状が上方から下方に向かって広がる台形になっている貫通孔と、該貫通孔の内面に形成されたメタライズ層とから成り、前記貫通孔に前記リード線が挿入されろう付けされていることを特徴とする半導体素子収納用パッケージ。 - 前記貫通孔の上面側開口の幅に対する下面側開口の幅の比が0.4〜0.9であることを特徴とする請求項1記載の半導体素子収納用パッケージ。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2001044033A JP3642739B2 (ja) | 2001-02-20 | 2001-02-20 | 半導体素子収納用パッケージ |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2001044033A JP3642739B2 (ja) | 2001-02-20 | 2001-02-20 | 半導体素子収納用パッケージ |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2002246494A JP2002246494A (ja) | 2002-08-30 |
JP3642739B2 true JP3642739B2 (ja) | 2005-04-27 |
Family
ID=18906095
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2001044033A Expired - Fee Related JP3642739B2 (ja) | 2001-02-20 | 2001-02-20 | 半導体素子収納用パッケージ |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3642739B2 (ja) |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CA2719328C (en) * | 2008-04-04 | 2013-06-11 | Alfa Laval Corporate Ab | A plate heat exchanger |
CN103329260B (zh) * | 2011-07-26 | 2016-05-11 | 京瓷株式会社 | 半导体元件收纳用封装体、具备其的半导体装置及电子装置 |
JP5855611B2 (ja) * | 2013-07-11 | 2016-02-09 | アルファ ラヴァル コーポレイト アクチボラゲット | プレート熱交換器 |
-
2001
- 2001-02-20 JP JP2001044033A patent/JP3642739B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2002246494A (ja) | 2002-08-30 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4511376B2 (ja) | 接続端子ならびにこれを用いた電子部品収納用パッケージおよび電子装置 | |
JP4874177B2 (ja) | 接続端子及びこれを用いたパッケージ並びに電子装置 | |
JP3642739B2 (ja) | 半導体素子収納用パッケージ | |
JP3652241B2 (ja) | 半導体素子収納用パッケージ | |
JP3981645B2 (ja) | 入出力端子および半導体素子収納用パッケージならびに半導体装置 | |
JP4373831B2 (ja) | 電子部品収納用パッケージおよび電子装置 | |
JP3556567B2 (ja) | 電子部品収納用パッケージ | |
JP3762261B2 (ja) | 光半導体素子収納用パッケージおよび光半導体装置 | |
JP4139165B2 (ja) | 半導体素子収納用パッケージ用入出力端子および半導体素子収納用パッケージならびに半導体装置 | |
JP2003046180A (ja) | 入出力端子および光半導体素子収納用パッケージならびに光半導体装置 | |
JP4497762B2 (ja) | 光半導体素子収納用パッケージおよび光半導体装置 | |
JP3810334B2 (ja) | 半導体素子収納用パッケージおよび半導体装置 | |
JP3615697B2 (ja) | 半導体素子収納用パッケージ | |
JP3442029B2 (ja) | 電子部品収納用パッケージおよびその製造方法 | |
JP4000093B2 (ja) | 入出力端子、入出力端子の製造方法、入出力端子を用いた半導体素子収納用パッケージおよび半導体装置 | |
JP2002289960A (ja) | 半導体素子収納用パッケージおよび半導体装置 | |
JP3527902B2 (ja) | 半導体素子収納用パッケージおよび半導体装置 | |
JP2002319641A (ja) | 光半導体素子収納用パッケージおよび光半導体装置 | |
JP3716185B2 (ja) | 半導体素子収納用パッケージ | |
JP3754902B2 (ja) | 光半導体素子収納用パッケージおよび光半導体装置 | |
JP3696817B2 (ja) | 光半導体素子収納用パッケージおよび光半導体装置 | |
JP3652257B2 (ja) | 半導体素子収納用パッケージ | |
JP3850344B2 (ja) | 入出力端子および半導体素子収納用パッケージならびに半導体装置 | |
JP2002314190A (ja) | 光半導体素子収納用パッケージおよび光半導体装置 | |
JP2006128267A (ja) | 入出力端子ならびにこれを用いた電子部品収納用パッケージおよび電子装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20041006 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20041012 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20041213 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20050118 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20050125 |
|
R150 | Certificate of patent (=grant) or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090204 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100204 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110204 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110204 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120204 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120204 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130204 Year of fee payment: 8 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140204 Year of fee payment: 9 |
|
LAPS | Cancellation because of no payment of annual fees |