JP2003234551A - 配線基板 - Google Patents
配線基板Info
- Publication number
- JP2003234551A JP2003234551A JP2002030264A JP2002030264A JP2003234551A JP 2003234551 A JP2003234551 A JP 2003234551A JP 2002030264 A JP2002030264 A JP 2002030264A JP 2002030264 A JP2002030264 A JP 2002030264A JP 2003234551 A JP2003234551 A JP 2003234551A
- Authority
- JP
- Japan
- Prior art keywords
- copper
- plating layer
- wiring
- wiring layer
- layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/1517—Multilayer substrate
- H01L2924/15172—Fan-out arrangement of the internal vias
- H01L2924/15174—Fan-out arrangement of the internal vias in different layers of the multilayer substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/161—Cap
- H01L2924/1615—Shape
- H01L2924/16152—Cap comprising a cavity for hosting the device, e.g. U-shaped cap
Landscapes
- Parts Printed On Printed Circuit Boards (AREA)
Abstract
等が発生する。 【解決手段】 熱伝導率が10W/m・K以上のセラミッ
クス焼結体から成る絶縁基体1と、この絶縁基体1との
同時焼成により絶縁基体1に一体的に形成されたタング
ステンおよび/またはモリブデンならびに銅から成る配
線層2とで構成される配線基板4であって、配線層2の
露出表面にはニッケル−コバルトめっき層7と銅または
金めっき層8とが順次被着されており、かつ配線層2と
ニッケル−コバルトめっき層7とが拡散接合されてい
る。
Description
質焼結体等のセラミックスを絶縁基体とする配線基板に
関し、詳細には銅を主成分とする低抵抗導体から成り、
かつ絶縁基体と同時焼成によって形成された表面配線層
を具備した配線基板に関するものである。
導体装置から発生する熱も増加している。半導体装置の
誤作動をなくすためには、このような熱を装置外に放出
可能な配線基板が必要とされている。一方、電気的な特
性としては、演算速度の高速化により、信号の遅延が問
題となり、導体損失の小さい、つまり低抵抗の導体を用
いることが要求されてきた。
としては、その信頼性の点から、酸化アルミニウム質焼
結体を絶縁基体とし、その表面あるいは内部にタングス
テンやモリブデン等の高融点金属から成る配線層を被着
形成したセラミック配線基板が多用されている。ところ
が、従来から多用されている高融点金属から成る配線層
では、抵抗を高々8mΩ/□程度までしか低くできなか
った。
ある銅や銀と同時焼成可能な、いわゆるガラスセラミッ
クスを用いた多層配線基板が提案されている。ところ
が、ガラスセラミックスの熱伝導率は高々数W/m・K
しかなく、前記熱的問題を解決することが難しくなって
きている。
同時に解決する方法として、本出願人は先に酸化アルミ
ニウムを主成分とし、マンガン化合物をMnO2換算で
2.0〜6.0重量%の割合で含有する相対密度が95%以上の
セラミックスから成る絶縁基体と、この絶縁基体の少な
くとも表面にこの絶縁基体との同時焼成によって形成さ
れ、銅(Cu)を10〜70体積%、タングステン(W)お
よび/またはモリブデン(Mo)を30〜90体積%の割合
で含有し、かつ銅から成るマトリックス中にタングステ
ンおよび/またはモリブデンを平均粒径1〜10μmの粒
子として分散含有して成る配線層とから成る配線基板を
提案した(特開平10−244237号参照)。
ルミニウム質焼結体等から成り、かつ相対密度が高く緻
密であるため熱伝導性が10W/m・K以上と高く、ま
た、配線層が低抵抗の銅を含有するためシート抵抗を約
4mΩ/□以下と低くすることができる。
ミニウムを主成分とし、酸化マンガン(MnO2)を2.0
〜6.0重量%の割合で含有するセラミック成分を含有す
るグリーンシートの表面に、銅粉末を10〜70体積%、平
均粒径が1〜10μmのタングステンおよび/またはモリ
ブデンを30〜90体積%の割合で含有して成る導体ペース
トを回路パターン状に印刷塗布した後、このグリーンシ
ートを積層し、非酸化性雰囲気中で最高焼成温度が1200
〜1500℃となる条件で焼成することによって製作され
る。
線基板は配線層のシート抵抗が約4mΩ/□と従来品に
比べ低いものの、ミリ波帯やマイクロ波帯の高周波信号
を使用する半導体素子が搭載され、配線層に高周波信号
が伝播された場合には電気抵抗はまだまだ大きく、伝播
する高周波信号にロスを発生させてしまうためより一層
低抵抗とする必要がある。
から成るめっき層を被着させておくことが考えられる。
成るめっき層を被着させた場合、配線層にはタングステ
ンやモリブデンといった銅や金から成るめっき層に対し
て密着性の悪い金属が含有されており、配線層と銅や金
から成るめっき層との密着強度が弱いことから外力印加
によってめっき層が配線層の表面から剥がれるという欠
点が誘発されてしまう。
に対して拡散し易いことから、配線層に半導体素子を錫
−鉛半田等の低融点ロウ材を介して接合したり、配線層
を外部電気回路基板の配線導体に低融点ロウ材を介して
接合したりする際、銅や金のめっき層が低融点ロウ材に
容易に拡散吸収されて低融点ロウ材と接する配線層表面
に低融点ロウ材と接合性の悪いタングステンやモリブデ
ンが現われてしまい、その結果、低融点ロウ材の配線層
に対する接合強度が劣化し、接合の信頼性が大きく低下
するという欠点が誘発されてしまう。
で、その目的は、配線基板の熱伝導性を高くし、かつ電
気抵抗を高周波信号の伝播においても問題とならないよ
うな小さな値とした、ミリ波帯やマイクロ波帯の高周波
信号を使用する半導体素子の搭載が可能な量産性に優れ
た配線基板を提供することにある。
伝導率が10W/m・K以上のセラミックス焼結体から成
る絶縁基体と、この絶縁基体との同時焼成により絶縁基
体に一体的に形成されたタングステンおよび/またはモ
リブデンならびに銅から成る配線層とで構成された配線
基板であって、前記配線層の露出表面にはニッケル−コ
バルトめっき層と銅または金めっき層とが順次被着され
ており、かつ前記配線層と前記ニッケル−コバルトめっ
き層とが拡散接合されていることを特徴とするものであ
る。
て、前記配線層と前記ニッケル−コバルトめっき層との
拡散領域の厚みが0.5μm乃至2.0μmであることを特徴
とするものである。
伝導率が10W/m・K以上のセラミックス焼結体で形成
したことから、得られる配線基板は熱伝導率が良好で、
この配線基板を用いた半導体装置に搭載された半導体素
子からの熱を装置外に効率よく放散させることができ、
半導体装置を常に適温として半導体装置を長期間にわた
り正常、かつ安定に作動させることができる。
表面に電気抵抗が極めて小さい銅または金から成るめっ
き層を被着させたことから、配線層を低抵抗配線となす
ことができ、その結果、ミリ波帯やマイクロ波帯の高周
波信号もほとんどロスを発生させることなく伝播させる
ことが可能となる。
ステンおよび/またはモリブデンと銅とから成る配線層
の表面にニッケル−コバルトめっき層と、銅または金め
っき層とを順次被着させるとともに、配線層とニッケル
−コバルトめっき層とを拡散接合させたことから、配線
層とニッケル−コバルトめっき層との接合、ならびにニ
ッケル−コバルトめっき層と銅または金めっき層との接
合が極めて強固となり、外力印加によって、ニッケル−
コバルトめっき層が配線層表面から、銅または金めっき
層がニッケル−コバルトめっき層表面から、それぞれ容
易に剥がれることはない。
に低融点ロウ材との接合性が良好なニッケル−コバルト
めっき層を被着し、配線層を被覆するようにしたことか
ら、配線層に半導体素子を錫−鉛半田等の低融点ロウ材
を介して接合したり、配線層を外部電気回路基板の配線
導体に低融点ロウ材を介して接合したりする際、銅や金
から成るめっき層が低融点ロウ材に拡散吸収されたとし
ても、低融点ロウ材との接合性の悪いタングステンやモ
リブデンが現われることはほとんどなく、低融点ロウ材
をニッケル−コバルトめっき層と良好に接合させること
ができる。その結果、低融点ロウ材の配線層に対する接
合強度が極めて強く、配線基板の外部電気回路基板に対
する接合の信頼性を極めて良好なものとなすことができ
る。
の形態の一例について、添付の図面を基に説明する。
素子収納用パッケージの実施の形態の一例を示す断面図
であり、1は絶縁基体、2は配線層である。この絶縁基
体1と配線層2とで半導体素子3を搭載する配線基板4
が構成される。
は半導体素子3を搭載し支持する基体として機能し、酸
化アルミニウム質焼結体・窒化アルミニウム質焼結体・
炭化珪素質焼結体等の熱伝導率が10W/m・K以上のセ
ラミック焼結体により形成されている。
高強度化を達成する上では、相対密度が95%以上の高緻
密体から構成されるものであることが望ましい。
1は、配線層2との同時焼結時における保形性を達成す
る上では、1200℃〜1500℃の低温で焼成することが必要
となるが、本発明の配線基板4においては、このような
低温での焼成においても相対密度95%以上に緻密化する
ことが必要となる。
1は、例えば、酸化アルミニウムを主成分とするもの、
具体的には酸化アルミニウムを90重量%以上の割合で含
有するものが好適に使用され、第2の成分として、Mn
化合物をMnO2換算で2.0〜6.0重量%の割合で含有す
ることが望ましい。すなわち、マンガン化合物が2.0重
量%よりも少ないと、1200℃〜1500℃での緻密化が達成
されにくく、また6.0重量%よりも多いと絶縁基体1の
絶縁性が低下する。マンガン化合物の最適な範囲は、M
nO2換算で3〜5重量%である。
として、SiO2およびMgO・CaO・SrO等のア
ルカリ土類元素酸化物を銅含有導体との同時焼結性を高
める上で合計で0.4〜8重量%の割合で含有せしめるこ
とが望ましい。
リブデン等の金属を着色成分として2重量%以下の割合
で含んでもよい。
以外の成分は、酸化アルミニウム主結晶相の粒界に非晶
質相あるいは結晶相として存在するが、熱伝導性を高め
る上で粒界中に助剤成分を含有する結晶相が形成されて
いることが望ましい。
成分として形成した場合は、酸化アルミニウム主結晶相
は粒状または柱状の結晶として存在するが、これら主結
晶相の平均結晶粒径は1.5〜5.0μmであることが望まし
い。
その平均結晶粒径は、短軸径に基づくものである。この
主結晶相の平均結晶粒径が1.5μmよりも小さいと、高
熱伝導化が難しく、平均粒径が5.0μmよりも大きいと
基板材料として用いる場合に要求される十分な強度が得
られにくくなるためである。
体素子3の電極をボンディングワイヤ5等を介して接続
させる接続パッドとして機能するとともに、この半導体
素子3の電極を外部電気回路基板に錫−鉛半田等の低融
点ロウ材を介して接続させるための導電路となる。
テンおよび/またはモリブデンを30〜90体積%の割合で
含有することが必要である。これは、配線層2の低抵抗
化と、絶縁基体1との同時焼結性とを達成するととも
に、表面の配線層2の同時焼成後の保形性を維持するた
めであり、銅量が10体積%よりも少なく、タングステン
やモリブデン量が90体積%よりも多いと、配線層2のシ
ート抵抗が高くなる。また、銅量が70体積%よりも多
く、タングステンやモリブデン量が30体積%よりも少な
いと、表面の配線層2の同時焼成後の保形性が低下し、
表面の配線層2においてにじみ等が発生したり、溶融し
た銅によって表面の配線層2が凝集して断線が生じたり
するとともに、絶縁基体1と配線層2の熱膨張係数差に
より配線層2の剥離が発生したりするためである。最適
な組成範囲は、銅が40〜60体積%、タングステンおよび
/またはモリブデンが60〜40体積%である。
グステンおよび/またはモリブデンは、平均粒径1〜10
μmの球状あるいは数個の粒子による凝集粒子として銅
から成るマトリックス中に分散含有していることが望ま
しい。これは、この平均粒径が1μmよりも小さい場
合、表面の配線層2の保形性が悪くなるとともに組織が
多孔質化し配線層2の抵抗も高くなり、10μmを超える
と銅のマトリックスがタングステンやモリブデンの粒子
によって分断されてしまい配線層2の抵抗が高くなった
り、銅成分が分離してにじみ等が発生するためである。
タングステンおよび/またはモリブデンは平均粒径1.3
〜5μm、特に1.3〜4μmの大きさで分散されている
ことが最も望ましい。
着性を改善するために、酸化アルミニウム、または絶縁
基体1と同じ成分のセラミックスを0.05〜2体積%の割
合で含有させることも可能である。
酸化アルミニウムとの銅の融点を超える温度での同時焼
成によって、配線層2中の銅成分が絶縁基体1中に拡散
する場合があるが、本発明によれば、この少なくとも銅
を含む配線層2の周囲の絶縁基体1のセラミックスへの
銅の拡散距離が20μm以下、特に10μm以下であること
が望ましい。これは、銅のセラミックス中への拡散距離
が20μmを超えると、配線層2間の絶縁性が低下し、配
線基板4としての信頼性が低下するためである。
により、配線層2のうち、同一平面内に形成された配線
層2間の最小線間距離を100μm以下、特に90μm以下
の高密度配線化を図ることができる。また、同様に図1
に示すように、1つの絶縁層内に複数のビアホール導体
6が形成される場合、そのビアホール導体6間の最小離
間距離も上記と同様な理由から100μm以下、特に90μ
m以下に制御することが可能である。
温度および雰囲気を制御して焼成することによって、絶
縁基体1の表面の中心線平均粗さRaを1μm以下、特
に0.7μm以下の平滑性に優れた表面を形成できるもの
であり、その結果、絶縁基体1の表面に配線層2を形成
する場合に、絶縁基体1の表面に研磨加工等を施す必要
がないことも大きな特徴である。
ニウムを主成分とするセラミックス焼結体から成る場合
であれば、以下のようにして形成される。すなわち、ま
ず、絶縁基体1を形成するために、セラミックス焼結体
の主成分となる酸化アルミニウム原料粉末として、平均
粒径が0.5〜2.5μm、特に0.5μm〜2.0μmの粉末を用
いる。これは、平均粒径が0.5μmよりも小さいと、粉
末の取扱が難しく、また粉末のコストが高くなり、2.5
μmよりも大きいと、1500℃以下の温度で焼成すること
が難しくなるためである。
て、第2成分として、MnO2を2.0〜6.0重量%、特に
3.0〜5.0重量%の割合で添加する。また適宜、第3の成
分として、SiO2・MgO・CaO・SrO2粉末等を
0.4〜8重量%、第4の成分として、W・Mo・Cr等
の遷移金属の金属粉末や酸化物粉末を着色成分として金
属換算で2重量%以下の割合で添加する。
は、酸化物粉末以外に、焼成によって酸化物を形成し得
る炭酸塩・硝酸塩・酢酸塩等として添加してもよい。
体1を形成するためのシート状成形体を作製する。シー
ト状成形体は、周知の成形方法によって作製することが
できる。例えば、この混合粉末に有機バインダや溶媒を
添加してスラリーを調整した後、ドクターブレード法に
よって形成したり、混合粉末に有機バインダを加え、プ
レス成形・圧延成形等により所定の厚みのシート状成形
体を作製できる。
対して、導体成分として、平均粒径が1〜10μmの銅含
有粉末を10〜70体積%、特に40〜60体積%と、平均粒径
が1〜10μmのタングステンおよび/またはモリブデン
を30〜90体積%、特に40〜60体積%との割合で含有して
なる導体ペーストを調整し、この導体ペーストを各シー
ト状成形体にスクリーン印刷・グラビア印刷等の手法に
よって印刷塗布する。
の密着性を高めるために、酸化アルミニウム粉末や、絶
縁層を形成する酸化物セラミックス成分と同一の組成物
粉末を0.05〜2体積%の割合で添加することも可能であ
る。
たシート状成形体を位置合わせして積層圧着した後、こ
の積層体を、非酸化性雰囲気中にて、焼成最高温度が12
00〜1500℃の温度となる条件で焼成する。
通常の原料を用いた場合において、酸化アルミニウム絶
縁基体が相対密度95%以上まで緻密化できず、熱伝導性
や強度が低下してしまい、1500℃よりも高いと、タング
ステンあるいはモリブデン自体の焼結が進み、銅との均
一組織を維持できなくなって、ひいては低抵抗を維持す
ることが困難となりシート抵抗が高くなってしまう。ま
た、酸化物セラミックスの主結晶相の粒径が大きくなり
異常粒成長が発生したり、銅がセラミックス中へ拡散す
るときのパスである粒界の長さが短くなるとともに拡散
速度も速くなる結果、拡散距離を30μm以下に抑制する
ことが困難となるためである。好適には1250〜1400℃の
範囲がよい。
は、窒素、あるいは窒素と水素との混合雰囲気であるこ
とが望ましいが、特に、配線層2中の銅の拡散を抑制す
る上では、水素および窒素を含み露点+10℃以下、特に
−10℃以下の非酸化性雰囲気であることが望ましい。な
お、この雰囲気には所望により、アルゴンガス等の不活
性ガスを混入してもよい。焼成時の露点が+10℃より高
いと、焼成中に酸化物セラミックスと雰囲気中の水分と
が反応し酸化膜を形成し、この酸化膜と銅含有導体の銅
が反応してしまい、導体の低抵抗化の妨げとなるのみで
はなく、銅の拡散を助長してしまうためである。
す如く、配線層2の露出表面にニッケル−コバルト(N
i−Co)めっき層7と、銅または金めっき層8とが順
次被着され、ニッケル−コバルトめっき層7は配線層2
と拡散接合されている。拡散接合により、配線層2とニ
ッケル−コバルトめっき層7との間にニッケル−コバル
トめっき層/銅の拡散領域7aが形成され、この拡散領
域7aを介して配線層2とニッケル−コバルトめっき層
7とが強固に接合している。
2や銅または金めっき8に対する接合を強固なものとす
るため、ニッケル含有量を50重量%〜90重量%とするこ
とが好ましい。
または金めっき層8との密着性も良好であることから、
配線層2に銅または金めっき層8を強固に被着させるた
めの下地金属層として作用する。
めっき層7との接合、ならびにニッケル−コバルトめっ
き層7と銅または金めっき層8との接合が極めて強固と
なり、外力印加によって各めっき層が(ニッケル−コバ
ルトめっき層7が配線層2表面から、および銅または金
めっき層8がニッケル−コバルトめっき層7表面から)
容易に剥がれることはない。
リブデンならびに銅から成る配線層2とニッケル−コバ
ルトめっき層7との拡散領域7aは、その厚みが0.5μ
m未満では配線層2にニッケル−コバルトめっき層7を
強固に被着・接合させることが困難となり、2.0μmを
超えると拡散領域7aに内在する応力によりニッケル−
コバルトめっき層7の配線層2に対する接合の信頼性が
劣化するおそれがあり、また配線層2の電気抵抗を大き
く上昇させる傾向がある。従って、配線層2とニッケル
−コバルトめっき層7との拡散領域7aの厚みは0.5μ
m〜2.0μmの範囲としておくことが好ましい。
き層7との間の拡散接合は、銅とニッケル−コバルトと
が相互拡散し易いことから、例えば、配線層2の表面に
ニッケル−コバルトめっき層7を被着させた後、配線基
板4を、非酸化雰囲気中にて、約650℃〜750℃の比較的
低い温度で熱処理することにより行なうことができる。
度のキープ時間を適宜調整することにより、拡散領域7
aの厚みを制御することができる。
たは金めっき層8が被着形成されている。
の配線層2に電気信号を伝播させる主導体として作用
し、低抵抗の銅または金から成ることから、配線層2の
電気抵抗を、ミリ波帯やマイクロ波帯の高周波信号を伝
播させる場合であっても問題とならないような小さな値
となす機能を有する。
成る場合であれば、硫酸銅10g/リットル,EDTA−
2Na30g/リットル,ホルムアルデヒド(37%液)3
cm 3/リットル,および若干のビピリジルおよびポリ
エチレングリコール等から成る無電解めっき液を準備す
るとともに、配線層2(実際には配線層2に被着させた
ニッケル−コバルトめっき層7)に対して脱脂・酸処理
等の周知のめっき前処理を施した後、ニッケル−コバル
トめっき層7の露出面をこの無電解銅めっき液中に所定
時間浸漬させることによってニッケル−コバルトめっき
層7上に所定厚みに被着される。
金化合物であるシアン化金カリウムおよび錯化剤である
エチレンジアミン四酢酸を主成分とし、シアン化カリウ
ム・リン酸二水素カリウム等を添加して成る置換型の無
電解金めっき液と、金化合物であるシアン化金カリウム
および還元剤である水素化ホウ素ナトリウムとを主成分
とする還元型の無電解金めっき液とを準備し、配線層2
(実際には配線層2に被着させたニッケル−コバルトめ
っき層7)に対して脱脂・酸処理等の周知のめっき前処
理を施した後、ニッケル−コバルトめっき層7の露出面
を、この置換型の無電解金めっき液、次に還元型の無電
解金めっき液の順に所定時間浸漬させることによってニ
ッケル−コバルトめっき層7上に所定厚みに被着され
る。
ケル−コバルトめっき層7に対する密着性が良好である
ことから、ニッケル−コバルトめっき層7上に良好に接
合するとともに、このニッケル−コバルトめっき層7お
よびニッケル−コバルト/銅の拡散領域7aを介して、
配線層2に強固に接合することができる。
る場合には、銅めっき層8の表面にさらに被覆用の金め
っき層(不図示)を被着させておくと、銅めっき層8お
よびニッケル−コバルトめっき層7ならびに配線層2の
酸化腐食を有効に防ぐことができるとともに、配線層2
に対する低融点ロウ材の濡れ性をより一層有効に高める
ことができる。従って、前記銅または金めっき層8は、
銅から成る場合には、さらにその表面に被覆用の金めっ
き層(不図示)を、例えば、0.05μm〜3μmの厚みで
被着させておくことが好ましい。
っき層(不図示)は、例えば、上述の金めっき層8と同
様の手順、つまり、銅めっき層8の露出面を置換型の無
電解金めっき液、次に還元型の無電解金めっき液の順に
所定時間浸漬させることによって、銅めっき層8上に所
定厚みに形成することができる。
縁基体1の半導体素子搭載部上に半導体素子3を搭載す
るとともにこの半導体素子3の各電極を配線層2にボン
ディングワイヤ5を介して電気的に接続し、しかる後、
絶縁基体1の上面に金属やセラミックスから成る椀状の
蓋体9をガラスや樹脂・ロウ材等の封止材を介して接合
させ、絶縁基体1と蓋体9とから成る容器内部に半導体
素子3を気密に収容することによって製品としての半導
体装置が完成し、半導体素子3は配線層2等を介して外
部電気回路に接続されることとなる。
定されるものではなく、本発明の要旨を逸脱しない範囲
であれば種々の変更は可能である。例えば、上述の実施
の形態の例では本発明の配線基板を半導体素子収納用パ
ッケージに適用したが、混成集積回路基板等の他の用途
に適用してもよい。
熱伝導率が10W/m・K以上のセラミックス焼結体で形
成したことから、得られる配線基板は熱伝導率が良好
で、この配線基板を用いた半導体装置に搭載された半導
体素子からの熱を装置外に効率よく放散させることがで
き、半導体装置を常に適温として半導体装置を長期間に
わたり正常、かつ安定に作動させることができる。
表面に電気抵抗が極めて小さい銅または金から成るめっ
き層を被着させたことから、配線層を低抵抗配線となす
ことができ、その結果、ミリ波帯やマイクロ波帯の高周
波信号もほとんどロスを発生させることなく伝播させる
ことが可能となる。
ステンおよび/またはモリブデンと銅とから成る配線層
の表面にニッケル−コバルトめっき層と、銅または金め
っき層を順次被着させるとともに、配線層とニッケル−
コバルトめっき層とを拡散接合させたことから、配線層
とニッケル−コバルトめっき層との接合、ならびにニッ
ケル−コバルトめっき層と銅または金めっき層との接合
が極めて強固となり、外力印加によって、各めっき層が
配線層表面から容易に剥がれることはない。
にニッケル−コバルトめっき層を被着・被覆するように
し、このニッケル−コバルトめっき層と低融点ロウ材と
の接合性が良好であることから、配線層に半導体素子を
錫−鉛半田等の低融点ロウ材を介して接合したり、配線
層を外部電気回路基板の配線導体に低融点ロウ材を介し
て接合したりする際、銅や金のめっき層が低融点ロウ材
に拡散吸収されたとしても、低融点ロウ材との接合性の
悪いタングステンやモリブデンが現われることはほとん
どなく、その結果、低融点ロウ材の配線層に対する接合
強度が極めて強く、接合の信頼性を極めて良好なものと
なすことができる。
体素子収納用パッケージに適用した場合の実施の形態の
一例を示す断面図である。
部断面図である。
拡散領域 8・・・・・銅または金めっき層 9・・・・・蓋体
Claims (2)
- 【請求項1】 熱伝導率が10W/m・K以上のセラミ
ックス焼結体から成る絶縁基体と、該絶縁基体との同時
焼成により絶縁基体に一体的に形成されたタングステン
および/またはモリブデンならびに銅から成る配線層と
で構成された配線基板であって、前記配線層の露出表面
にはニッケル−コバルトめっき層と銅または金めっき層
とが順次被着されており、かつ前記配線層と前記ニッケ
ル−コバルトめっき層とが拡散接合されていることを特
徴とする配線基板。 - 【請求項2】 前記配線層と前記ニッケル−コバルトめ
っき層との拡散領域の厚みが0.5μm乃至2.0μm
であることを特徴とする請求項1記載の配線基板。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002030264A JP3808376B2 (ja) | 2002-02-07 | 2002-02-07 | 配線基板 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002030264A JP3808376B2 (ja) | 2002-02-07 | 2002-02-07 | 配線基板 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2003234551A true JP2003234551A (ja) | 2003-08-22 |
JP3808376B2 JP3808376B2 (ja) | 2006-08-09 |
Family
ID=27774075
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2002030264A Expired - Fee Related JP3808376B2 (ja) | 2002-02-07 | 2002-02-07 | 配線基板 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3808376B2 (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN100468845C (zh) * | 2005-08-12 | 2009-03-11 | 鸿富锦精密工业(深圳)有限公司 | 集电板及其制作方法 |
CN102945835A (zh) * | 2012-11-26 | 2013-02-27 | 中国电子科技集团公司第十三研究所 | 电子封装外壳 |
-
2002
- 2002-02-07 JP JP2002030264A patent/JP3808376B2/ja not_active Expired - Fee Related
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN100468845C (zh) * | 2005-08-12 | 2009-03-11 | 鸿富锦精密工业(深圳)有限公司 | 集电板及其制作方法 |
CN102945835A (zh) * | 2012-11-26 | 2013-02-27 | 中国电子科技集团公司第十三研究所 | 电子封装外壳 |
Also Published As
Publication number | Publication date |
---|---|
JP3808376B2 (ja) | 2006-08-09 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4959079B2 (ja) | 半導体素子収納用パッケージ | |
JP3566569B2 (ja) | 配線基板およびその製造方法 | |
JP3538549B2 (ja) | 配線基板およびその製造方法 | |
JP3493310B2 (ja) | 多層配線基板 | |
JP3610247B2 (ja) | 配線基板 | |
JP3808376B2 (ja) | 配線基板 | |
JP2003234552A (ja) | 配線基板 | |
JP3762352B2 (ja) | 配線基板 | |
JP2003007923A (ja) | 配線基板 | |
JP2006140538A (ja) | 配線基板 | |
JP4454183B2 (ja) | 配線基板の製造方法 | |
JP4530524B2 (ja) | 配線基板 | |
JP2001185850A (ja) | 配線基板 | |
JP2001185838A (ja) | セラミック配線基板 | |
JP2000264719A (ja) | 磁器組成物および磁器並びにそれを用いた配線基板 | |
JP3645744B2 (ja) | セラミック配線基板 | |
JP3898400B2 (ja) | 配線基板およびその製造方法 | |
JP2002217336A (ja) | 配線基板 | |
JP4530525B2 (ja) | 配線基板 | |
JP2004221407A (ja) | 配線基板 | |
JP4646469B2 (ja) | セラミック配線基板 | |
JP2003165765A (ja) | ガラスセラミック組成物およびガラスセラミックスの製造方法、並びに配線基板の製造方法 | |
JPH0555718A (ja) | 回路基板 | |
JP2002164477A (ja) | 配線基板およびその製造方法 | |
JP3583018B2 (ja) | セラミック配線基板 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040810 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060307 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060414 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20060509 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20060517 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 3808376 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090526 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100526 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110526 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120526 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130526 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140526 Year of fee payment: 8 |
|
LAPS | Cancellation because of no payment of annual fees |