JP2000260896A - 半導体素子収納用パッケージ - Google Patents
半導体素子収納用パッケージInfo
- Publication number
- JP2000260896A JP2000260896A JP6366999A JP6366999A JP2000260896A JP 2000260896 A JP2000260896 A JP 2000260896A JP 6366999 A JP6366999 A JP 6366999A JP 6366999 A JP6366999 A JP 6366999A JP 2000260896 A JP2000260896 A JP 2000260896A
- Authority
- JP
- Japan
- Prior art keywords
- wiring layer
- semiconductor element
- thickness
- insulating base
- exposed
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/1517—Multilayer substrate
- H01L2924/15172—Fan-out arrangement of the internal vias
- H01L2924/15174—Fan-out arrangement of the internal vias in different layers of the multilayer substrate
Landscapes
- Led Device Packages (AREA)
- Production Of Multi-Layered Print Wiring Board (AREA)
Abstract
(57)【要約】
【課題】隣接する配線層間に電気的短絡が発生してしま
う。 【解決手段】内壁面に段差部１ｂを設けた半導体素子３
を収容するための凹部１ａを有する絶縁基体１と、一端
が前記段差部１ｂに露出し、他端が絶縁基体１の内部を
介して外表面に導出されている半導体素子３の電極が接
続される配線層５と、前記絶縁基体１に接合され前記凹
部１ａを塞ぐ蓋体２とから成る半導体素子収納用パッケ
ージであって、前記配線層５のうち前記段差部１ｂに露
出する領域の厚みが１０μｍ乃至１５μｍ、絶縁基体１
内部に位置する領域の厚みが２０μｍ乃至３０μｍであ
る。
う。 【解決手段】内壁面に段差部１ｂを設けた半導体素子３
を収容するための凹部１ａを有する絶縁基体１と、一端
が前記段差部１ｂに露出し、他端が絶縁基体１の内部を
介して外表面に導出されている半導体素子３の電極が接
続される配線層５と、前記絶縁基体１に接合され前記凹
部１ａを塞ぐ蓋体２とから成る半導体素子収納用パッケ
ージであって、前記配線層５のうち前記段差部１ｂに露
出する領域の厚みが１０μｍ乃至１５μｍ、絶縁基体１
内部に位置する領域の厚みが２０μｍ乃至３０μｍであ
る。
Description
【０００１】
【発明の属する技術分野】本発明は半導体素子を収容す
るための半導体素子収納用パッケージに関するものであ
る。
るための半導体素子収納用パッケージに関するものであ
る。
【０００２】
【従来の技術】従来、半導体素子を収容するための半導
体素子収納用パッケージは一般に、酸化アルミニウム質
焼結体等の電気絶縁材料から成り、その上面略中央部
に、内壁面に段差部を設けた半導体素子を収容するため
の凹部を有する絶縁基体と、一端が前記段差部に露出
し、他端が絶縁基体の内部を介して外表面に導出されて
いる半導体素子の各電極が接続される配線層と、前記配
線層に銀ロウ等のロウ材を介して取着された外部リード
ピン端子と、蓋体とから構成されており、絶縁基体の凹
部底面に半導体素子をガラス、樹脂等の接合材を介して
接合固定するとともに半導体素子の各電極を凹部内壁面
の段差部に露出する所定の配線層にボンディングワイヤ
を介して電気的に接続し、最後に絶縁基体上面に蓋体を
ガラス、樹脂等の封止部材により接合させ、絶縁基体と
蓋体とから成る容器内部に半導体素子を気密に収容する
ことによって最終製品としての半導体装置となる。
体素子収納用パッケージは一般に、酸化アルミニウム質
焼結体等の電気絶縁材料から成り、その上面略中央部
に、内壁面に段差部を設けた半導体素子を収容するため
の凹部を有する絶縁基体と、一端が前記段差部に露出
し、他端が絶縁基体の内部を介して外表面に導出されて
いる半導体素子の各電極が接続される配線層と、前記配
線層に銀ロウ等のロウ材を介して取着された外部リード
ピン端子と、蓋体とから構成されており、絶縁基体の凹
部底面に半導体素子をガラス、樹脂等の接合材を介して
接合固定するとともに半導体素子の各電極を凹部内壁面
の段差部に露出する所定の配線層にボンディングワイヤ
を介して電気的に接続し、最後に絶縁基体上面に蓋体を
ガラス、樹脂等の封止部材により接合させ、絶縁基体と
蓋体とから成る容器内部に半導体素子を気密に収容する
ことによって最終製品としての半導体装置となる。
【０００３】なお、前記配線層は、電気抵抗を低くして
電気信号の伝達損失を小さくするために通常、厚みが２
０〜３０μｍ程度に厚く形成されており、またその露出
表面には、酸化腐蝕の防止やボンディングワイヤの接続
性を良好とするためにニッケル、金等のめっき層が１μ
ｍ〜２０μｍの厚みに被着形成されている。
電気信号の伝達損失を小さくするために通常、厚みが２
０〜３０μｍ程度に厚く形成されており、またその露出
表面には、酸化腐蝕の防止やボンディングワイヤの接続
性を良好とするためにニッケル、金等のめっき層が１μ
ｍ〜２０μｍの厚みに被着形成されている。
【０００４】かかる半導体素子収納用パッケージの配線
層を有する絶縁基体は、一般に、セラミックスの積層技
術及びスクリーン印刷等の厚膜形成技術、および電気め
っき法、無電解めっき法等のめっき法を採用することに
よって製作されており、具体的には以下の方法によって
製作される。
層を有する絶縁基体は、一般に、セラミックスの積層技
術及びスクリーン印刷等の厚膜形成技術、および電気め
っき法、無電解めっき法等のめっき法を採用することに
よって製作されており、具体的には以下の方法によって
製作される。
【０００５】即ち、 （１）まず、酸化アルミニウム（Ａｌ2 Ｏ3 ）、酸化珪
素（ＳｉＯ2 ）、酸化マグネシウム（ＭｇＯ）、酸化カ
ルシウム（ＣａＯ）等から成るセラミックス原料粉末に
有機溶剤、溶媒を添加混合して泥漿物を作り、次にこれ
を従来周知のドクターブレード法やカレンダーロール法
等によりシート状に形成して複数枚のセラミックグリー
ンシート（セラミック生シート）を得る。そして各セラ
ミックグリーンシートの所定位置に打ち抜き加工により
内壁面に段差部を有する凹部を形成するための開口を形
成する。
素（ＳｉＯ2 ）、酸化マグネシウム（ＭｇＯ）、酸化カ
ルシウム（ＣａＯ）等から成るセラミックス原料粉末に
有機溶剤、溶媒を添加混合して泥漿物を作り、次にこれ
を従来周知のドクターブレード法やカレンダーロール法
等によりシート状に形成して複数枚のセラミックグリー
ンシート（セラミック生シート）を得る。そして各セラ
ミックグリーンシートの所定位置に打ち抜き加工により
内壁面に段差部を有する凹部を形成するための開口を形
成する。
【０００６】（２）次に、前記セラミックグリーンシー
トの表面に、タングステンやモリブデン粉末に有機溶
剤、溶媒を添加混合して得た金属ペーストをスクリーン
印刷法により所定パターンに、かつ２０μｍ〜３０μｍ
の厚みに印刷塗布する。
トの表面に、タングステンやモリブデン粉末に有機溶
剤、溶媒を添加混合して得た金属ペーストをスクリーン
印刷法により所定パターンに、かつ２０μｍ〜３０μｍ
の厚みに印刷塗布する。
【０００７】（３）次に、前記金属ペーストを印刷塗布
した各セラミックグリーンシートを上下に積層するとと
もに還元雰囲気中、約１６００℃の温度で焼成し、セラ
ミックグリーンシートと所定パターンに印刷塗布されて
いる金属ペーストとを焼結一体化することによって、上
面略中央部に内壁面に段差部を有する凹部と、一端が前
記段差部に露出し、他端が外表面に導出されている厚さ
２０μｍ〜３０μｍの配線層とを有する絶縁基体を形成
する。
した各セラミックグリーンシートを上下に積層するとと
もに還元雰囲気中、約１６００℃の温度で焼成し、セラ
ミックグリーンシートと所定パターンに印刷塗布されて
いる金属ペーストとを焼結一体化することによって、上
面略中央部に内壁面に段差部を有する凹部と、一端が前
記段差部に露出し、他端が外表面に導出されている厚さ
２０μｍ〜３０μｍの配線層とを有する絶縁基体を形成
する。
【０００８】（４）そして最後に、前記配線層のうち露
出している表面に、例えば、電気めっき法によりニッケ
ル、金を順次、被着させて厚さ１μｍ〜２０μｍのめっ
き層を形成し、これによって半導体素子収納用パッケー
ジの絶縁基体が完成する。
出している表面に、例えば、電気めっき法によりニッケ
ル、金を順次、被着させて厚さ１μｍ〜２０μｍのめっ
き層を形成し、これによって半導体素子収納用パッケー
ジの絶縁基体が完成する。
【０００９】
【発明が解決しようとする課題】しかしながら、近年、
半導体素子は高密度化・高集積化が急激に進み、電極数
が大幅に増大してきており、これに伴って、半導体素子
の各電極がボンディングワイヤを介して接続される半導
体素子収納用パッケージの配線層数も大幅に増大し、隣
接する配線層間の間隔を１００μｍ程度の狭いものにす
ることが要求されるようになってきた。そのためセラミ
ックグリーンシートに金属ペーストを隣接間隔１００μ
ｍ、厚み２０μｍ〜３０μｍにスクリーン印刷し、隣接
間隔が１００μｍの配線層を形成した場合、印刷された
金属ペーストは厚みが厚いために大きなニジミが発生
し、隣接間隔が約４０μｍ〜６０μｍ、場所によっては
ニジミのバラツキにより数μｍ程という極めて狭いもの
となり、焼成後、各配線層の露出面にニッケル、金等の
めっき層を１μｍ〜２０μｍの厚みに被着形成すると隣
接する配線層の露出面に被着されためっき層が互いに接
触し、隣接する配線層間が電気的に短絡して半導体素子
収納用パッケージとしての機能が喪失するという欠点を
有していた。
半導体素子は高密度化・高集積化が急激に進み、電極数
が大幅に増大してきており、これに伴って、半導体素子
の各電極がボンディングワイヤを介して接続される半導
体素子収納用パッケージの配線層数も大幅に増大し、隣
接する配線層間の間隔を１００μｍ程度の狭いものにす
ることが要求されるようになってきた。そのためセラミ
ックグリーンシートに金属ペーストを隣接間隔１００μ
ｍ、厚み２０μｍ〜３０μｍにスクリーン印刷し、隣接
間隔が１００μｍの配線層を形成した場合、印刷された
金属ペーストは厚みが厚いために大きなニジミが発生
し、隣接間隔が約４０μｍ〜６０μｍ、場所によっては
ニジミのバラツキにより数μｍ程という極めて狭いもの
となり、焼成後、各配線層の露出面にニッケル、金等の
めっき層を１μｍ〜２０μｍの厚みに被着形成すると隣
接する配線層の露出面に被着されためっき層が互いに接
触し、隣接する配線層間が電気的に短絡して半導体素子
収納用パッケージとしての機能が喪失するという欠点を
有していた。
【００１０】本発明は上記欠点に鑑み案出されたもの
で、その目的は隣接する配線層間の電気的絶縁を維持
し、半導体素子の各電極を所定の外部電気回路に正確、
かつ確実に電気的接続することができる半導体素子収納
用パッケージを提供することにある。
で、その目的は隣接する配線層間の電気的絶縁を維持
し、半導体素子の各電極を所定の外部電気回路に正確、
かつ確実に電気的接続することができる半導体素子収納
用パッケージを提供することにある。
【００１１】
【課題を解決するための手段】本発明は、内壁面に段差
部を設けた半導体素子を収容するための凹部を有する絶
縁基体と、一端が前記段差部に露出し、他端が絶縁基体
の内部を介して外表面に導出されている半導体素子の電
極が接続される配線層と、前記絶縁基体に接合され前記
凹部を塞ぐ蓋体とから成る半導体素子収納用パッケージ
であって、前記配線層のうち前記段差部に露出する領域
の厚みが１０μｍ乃至１５μｍ、絶縁基体内部に位置す
る領域の厚みが２０μｍ乃至３０μｍであることを特徴
とするものである。
部を設けた半導体素子を収容するための凹部を有する絶
縁基体と、一端が前記段差部に露出し、他端が絶縁基体
の内部を介して外表面に導出されている半導体素子の電
極が接続される配線層と、前記絶縁基体に接合され前記
凹部を塞ぐ蓋体とから成る半導体素子収納用パッケージ
であって、前記配線層のうち前記段差部に露出する領域
の厚みが１０μｍ乃至１５μｍ、絶縁基体内部に位置す
る領域の厚みが２０μｍ乃至３０μｍであることを特徴
とするものである。
【００１２】本発明の半導体素子収納用パッケージによ
れば、半導体素子を収容する凹部の内壁面の段差部に露
出する領域の配線層厚みを１０μｍ乃至１５μｍの薄い
ものとしたことからこれを金属ペーストをスクリーン印
刷により被着させて形成する際、印刷された金属ペース
トは厚みが薄いため大きなニジミを発生することはな
く、その結果、隣接間隔は約８０μｍ〜１００μｍと広
いものとなり、焼成後、露出面にニッケル、金等のめっ
き層を１μｍ〜２０μｍの厚みに被着形成しても隣接す
る配線層の露出面に被着されためっき層が互いに接触る
ことはなく、隣接する配線層間の電気的絶縁が維持さ
れ、これによって配線層を介して半導体素子の各電極を
所定の外部電気回路に正確、かつ確実に接続することが
可能となる。また本発明の半導体素子収納用パッケージ
によれば、配線層のうち絶縁基体内部に位置する領域の
厚みを２０μｍ乃至３０μｍと厚くしたことから配線層
の電気抵抗を低く抑えることができ、その結果、配線層
に電気信号を伝達させた場合、配線層における電気信号
の伝達損失が極めて小さなものとなり、半導体素子と外
部電気回路との間で電気信号の正確な授受が可能とな
る。
れば、半導体素子を収容する凹部の内壁面の段差部に露
出する領域の配線層厚みを１０μｍ乃至１５μｍの薄い
ものとしたことからこれを金属ペーストをスクリーン印
刷により被着させて形成する際、印刷された金属ペース
トは厚みが薄いため大きなニジミを発生することはな
く、その結果、隣接間隔は約８０μｍ〜１００μｍと広
いものとなり、焼成後、露出面にニッケル、金等のめっ
き層を１μｍ〜２０μｍの厚みに被着形成しても隣接す
る配線層の露出面に被着されためっき層が互いに接触る
ことはなく、隣接する配線層間の電気的絶縁が維持さ
れ、これによって配線層を介して半導体素子の各電極を
所定の外部電気回路に正確、かつ確実に接続することが
可能となる。また本発明の半導体素子収納用パッケージ
によれば、配線層のうち絶縁基体内部に位置する領域の
厚みを２０μｍ乃至３０μｍと厚くしたことから配線層
の電気抵抗を低く抑えることができ、その結果、配線層
に電気信号を伝達させた場合、配線層における電気信号
の伝達損失が極めて小さなものとなり、半導体素子と外
部電気回路との間で電気信号の正確な授受が可能とな
る。
【００１３】更に前記絶縁基体内部に位置する厚みが２
０μｍ乃至３０μｍと厚い配線層は、金属ペーストをス
クリーン印刷により被着させて形成する際、印刷された
金属ペーストは厚みが厚いため大きなニジミを発生し、
隣接間隔が約４０μｍ〜６０μｍ、場所によってはニジ
ミのバラツキにより数μｍ程という極めて狭いものとな
るが、金属ペーストを印刷塗布したセラミックグリーン
シートを上下に積層するとともに還元雰囲気中、約１６
００℃の温度で焼成し、配線層を有する絶縁基体となし
た際、各々の配線層間には絶縁基体の一部が位置するこ
ととなって隣接する配線層間の電気的絶縁が維持され、
その結果、配線層を介して半導体素子の各電極を所定の
外部電気回路に正確、かつ確実に接続することが可能と
なる。
０μｍ乃至３０μｍと厚い配線層は、金属ペーストをス
クリーン印刷により被着させて形成する際、印刷された
金属ペーストは厚みが厚いため大きなニジミを発生し、
隣接間隔が約４０μｍ〜６０μｍ、場所によってはニジ
ミのバラツキにより数μｍ程という極めて狭いものとな
るが、金属ペーストを印刷塗布したセラミックグリーン
シートを上下に積層するとともに還元雰囲気中、約１６
００℃の温度で焼成し、配線層を有する絶縁基体となし
た際、各々の配線層間には絶縁基体の一部が位置するこ
ととなって隣接する配線層間の電気的絶縁が維持され、
その結果、配線層を介して半導体素子の各電極を所定の
外部電気回路に正確、かつ確実に接続することが可能と
なる。
【００１４】
【発明の実施の形態】次に、本発明を添付図面に基づき
詳細に説明する。図１及び図２は本発明の半導体素子収
納用パッケージの一実施例を示し、１は絶縁基体、２は
蓋体である。この絶縁基体１と蓋体２とで半導体素子３
を収容するための容器が構成される。
詳細に説明する。図１及び図２は本発明の半導体素子収
納用パッケージの一実施例を示し、１は絶縁基体、２は
蓋体である。この絶縁基体１と蓋体２とで半導体素子３
を収容するための容器が構成される。
【００１５】前記絶縁基体１はその上面に半導体素子３
を収容するための空所を形成する凹部１ａが設けてあ
り、該凹部１ａ底面には半導体素子３が載置され、ガラ
ス、樹脂、ロウ材等の接着材を介して接着固定される。
を収容するための空所を形成する凹部１ａが設けてあ
り、該凹部１ａ底面には半導体素子３が載置され、ガラ
ス、樹脂、ロウ材等の接着材を介して接着固定される。
【００１６】前記絶縁基体１は酸化アルミニウム質焼結
体、ムライト質焼結体、窒化アルミニウム質焼結体、ガ
ラスセラミックス焼結体等のセラミック材料から成り、
例えば、酸化アルミニウム質焼結体で形成されている場
合には、まず、酸化アルミニウム、酸化珪素、酸化マグ
ネシウム、酸化カルシウム等の原料粉末に適当な有機バ
インダー、溶剤等を添加混合して泥漿物を作るとともに
該泥漿物をドクターブレード法やカレンダーロール法等
によりシート状に成形して複数のセラミックグリーンシ
ート（セラミック生シート）を得、次に、前記セラミッ
クグリーンシートの一部に凹部１ａを形成するための開
口を適当な打ち抜き加工によって形成し、最後に前記セ
ラミックグリーンシートを所定の位置関係に上下に積層
するとともに約１６００℃の高温で焼成することによっ
て製作される。
体、ムライト質焼結体、窒化アルミニウム質焼結体、ガ
ラスセラミックス焼結体等のセラミック材料から成り、
例えば、酸化アルミニウム質焼結体で形成されている場
合には、まず、酸化アルミニウム、酸化珪素、酸化マグ
ネシウム、酸化カルシウム等の原料粉末に適当な有機バ
インダー、溶剤等を添加混合して泥漿物を作るとともに
該泥漿物をドクターブレード法やカレンダーロール法等
によりシート状に成形して複数のセラミックグリーンシ
ート（セラミック生シート）を得、次に、前記セラミッ
クグリーンシートの一部に凹部１ａを形成するための開
口を適当な打ち抜き加工によって形成し、最後に前記セ
ラミックグリーンシートを所定の位置関係に上下に積層
するとともに約１６００℃の高温で焼成することによっ
て製作される。
【００１７】また前記絶縁基体１は凹部１ａの内壁面に
段差部１ｂを有するとともに該段差部１ｂから下面にか
けて複数個の配線層５が形成されており、配線層５のう
ち段差部１ｂ上に位置する領域には半導体素子３の各電
極がボンディングワイヤ４を介して電気的に接続され、
また絶縁基体１の下面に導出された部位には外部電気回
路と接続される外部リードピン端子６が銀ロウ等のロウ
材を介してロウ付け取着される。
段差部１ｂを有するとともに該段差部１ｂから下面にか
けて複数個の配線層５が形成されており、配線層５のう
ち段差部１ｂ上に位置する領域には半導体素子３の各電
極がボンディングワイヤ４を介して電気的に接続され、
また絶縁基体１の下面に導出された部位には外部電気回
路と接続される外部リードピン端子６が銀ロウ等のロウ
材を介してロウ付け取着される。
【００１８】前記配線層５は半導体素子３の各電極を外
部電気回路に接続する際の導電路として作用し、タング
ステン、モリブデン、マンガン等の金属粉末により形成
されている。
部電気回路に接続する際の導電路として作用し、タング
ステン、モリブデン、マンガン等の金属粉末により形成
されている。
【００１９】前記配線層５は、例えば、タングステン、
モリブデン、マンガン等の金属粉末に適当な有機溶剤、
溶媒を添加混合して金属ペーストを得、該金属ペースト
を焼成によって絶縁基体１となるセラミックグリーンシ
ートに予めスクリーン印刷法により所定パターンに印刷
塗布しておくことによつて絶縁基体１の段差部１ｂ上か
ら絶縁基体１の下面にかけて所定パターンに形成され
る。
モリブデン、マンガン等の金属粉末に適当な有機溶剤、
溶媒を添加混合して金属ペーストを得、該金属ペースト
を焼成によって絶縁基体１となるセラミックグリーンシ
ートに予めスクリーン印刷法により所定パターンに印刷
塗布しておくことによつて絶縁基体１の段差部１ｂ上か
ら絶縁基体１の下面にかけて所定パターンに形成され
る。
【００２０】また前記配線層５は段差部１ｂ上に露出す
る領域の厚みが１０μｍ乃至１５μｍ、絶縁基体１の内
部に位置する領域の厚みが２０μｍ乃至３０μｍとなっ
ている。
る領域の厚みが１０μｍ乃至１５μｍ、絶縁基体１の内
部に位置する領域の厚みが２０μｍ乃至３０μｍとなっ
ている。
【００２１】前記配線層５は、段差部１ｂ上に露出する
領域の厚みが１０μｍ乃至１５μｍと薄いことからセラ
ミックグリーンシートに金属ペーストをスクリーン印刷
法により被着させることによって形成する際、印刷され
た金属ペーストは厚みが薄いため大きなニジミを発生す
ることはなく、その結果、隣接間隔は約８０μｍ〜１０
０μｍと広いものとなり、焼成後、露出面に後述するニ
ッケル、金等のめっき層７を１μｍ〜２０μｍの厚みに
被着形成させた場合、隣接する配線層５の露出面に被着
されためっき層７が互いに接触することはなく、隣接す
る配線層５間の電気的絶縁が維持され、これによって配
線層５を介して半導体素子３の各電極を所定の外部電気
回路に正確、かつ確実に接続することが可能となる。
領域の厚みが１０μｍ乃至１５μｍと薄いことからセラ
ミックグリーンシートに金属ペーストをスクリーン印刷
法により被着させることによって形成する際、印刷され
た金属ペーストは厚みが薄いため大きなニジミを発生す
ることはなく、その結果、隣接間隔は約８０μｍ〜１０
０μｍと広いものとなり、焼成後、露出面に後述するニ
ッケル、金等のめっき層７を１μｍ〜２０μｍの厚みに
被着形成させた場合、隣接する配線層５の露出面に被着
されためっき層７が互いに接触することはなく、隣接す
る配線層５間の電気的絶縁が維持され、これによって配
線層５を介して半導体素子３の各電極を所定の外部電気
回路に正確、かつ確実に接続することが可能となる。
【００２２】また前記配線層５は絶縁基体１の内部に位
置する領域の厚みが２０μｍ乃至３０μｍであり、絶縁
基体１の内部に位置する領域の配線層５の厚みが厚いこ
とから配線層５の電気抵抗を低く抑えることができ、そ
の結果、配線層５に電気信号を伝達させた場合、配線層
５における電気信号の伝達損失が極めて小さなものとな
り、半導体素子３と外部電気回路との間で電気信号の正
確な授受が可能となる。
置する領域の厚みが２０μｍ乃至３０μｍであり、絶縁
基体１の内部に位置する領域の配線層５の厚みが厚いこ
とから配線層５の電気抵抗を低く抑えることができ、そ
の結果、配線層５に電気信号を伝達させた場合、配線層
５における電気信号の伝達損失が極めて小さなものとな
り、半導体素子３と外部電気回路との間で電気信号の正
確な授受が可能となる。
【００２３】更に前記絶縁基体１の内部に位置する厚み
が２０μｍ乃至３０μｍと厚い配線層５は、金属ペース
トをセラミックグリーンシートにスクリーン印刷法によ
り被着させることによって形成する際、印刷された金属
ペーストは厚みが厚いため大きなニジミを発生し、隣接
間隔が約４０μｍ〜６０μｍ、場所によってはニジミの
バラツキにより数μｍ程という極めて狭いものとなる
が、かかる配線層５は隣接間に絶縁基体１の一部が入り
込むため各々の配線層５はその電気的絶縁が確実に維持
され、各配線層５を介して半導体素子３の各電極を所定
の外部電気回路に正確、かつ確実に接続することができ
る。
が２０μｍ乃至３０μｍと厚い配線層５は、金属ペース
トをセラミックグリーンシートにスクリーン印刷法によ
り被着させることによって形成する際、印刷された金属
ペーストは厚みが厚いため大きなニジミを発生し、隣接
間隔が約４０μｍ〜６０μｍ、場所によってはニジミの
バラツキにより数μｍ程という極めて狭いものとなる
が、かかる配線層５は隣接間に絶縁基体１の一部が入り
込むため各々の配線層５はその電気的絶縁が確実に維持
され、各配線層５を介して半導体素子３の各電極を所定
の外部電気回路に正確、かつ確実に接続することができ
る。
【００２４】なお、前記配線層５は、例えば、セラミッ
クグリーンシートの上面にまず金属ペーストを隣接間隔
が１００μｍ、厚みが１０乃至２０μｍとなるようにス
クリーン印刷法により印刷塗布し、次に絶縁基体１の内
部となる領域に印刷塗布された金属ペースト上に再度、
金属ペーストをスクリーン印刷法により１０μｍ〜１５
μｍの厚さに印刷塗布することによって絶縁基体１の段
差部１ｂ上に露出する領域は１０μｍ乃至１５μｍの厚
みに、絶縁基体１の内部に位置する領域は２０μｍ乃至
３０μｍの厚みに形成される。
クグリーンシートの上面にまず金属ペーストを隣接間隔
が１００μｍ、厚みが１０乃至２０μｍとなるようにス
クリーン印刷法により印刷塗布し、次に絶縁基体１の内
部となる領域に印刷塗布された金属ペースト上に再度、
金属ペーストをスクリーン印刷法により１０μｍ〜１５
μｍの厚さに印刷塗布することによって絶縁基体１の段
差部１ｂ上に露出する領域は１０μｍ乃至１５μｍの厚
みに、絶縁基体１の内部に位置する領域は２０μｍ乃至
３０μｍの厚みに形成される。
【００２５】また前記配線層５は絶縁基体１に設けた凹
部１ａ内壁面の段差部１ｂに露出する領域の厚みが１０
μｍ未満となると配線層５の電気抵抗が大きくなり、配
線層５を介して半導体素子３と外部電気回路との間で電
気信号の授受を行わせた際、配線層５で電気信号が大き
く伝達損失し、外部電気回路より半導体素子３に、或い
は、半導体素子３より外部電気回路に電気信号を正確に
伝達させることができなくなり、また１５μｍを超える
とセラミックグリーンシートに金属ペーストをスクリー
ン印刷法により印刷塗布することによって形成する際、
印刷された金属ペーストに大きなニジミが発生して隣接
間隔が狭いものとなり、焼成後、ニッケル、金等のめっ
き層７を１μｍ〜２０μｍの厚みに被着形成すると隣接
する配線層５間が電気的に短絡してしまう。従って、前
記配線層５は絶縁基体１に設けた凹部１ａ内壁面の段差
部１ｂに露出する領域の厚みが１０μｍ乃至２０μｍの
範囲に特定される。
部１ａ内壁面の段差部１ｂに露出する領域の厚みが１０
μｍ未満となると配線層５の電気抵抗が大きくなり、配
線層５を介して半導体素子３と外部電気回路との間で電
気信号の授受を行わせた際、配線層５で電気信号が大き
く伝達損失し、外部電気回路より半導体素子３に、或い
は、半導体素子３より外部電気回路に電気信号を正確に
伝達させることができなくなり、また１５μｍを超える
とセラミックグリーンシートに金属ペーストをスクリー
ン印刷法により印刷塗布することによって形成する際、
印刷された金属ペーストに大きなニジミが発生して隣接
間隔が狭いものとなり、焼成後、ニッケル、金等のめっ
き層７を１μｍ〜２０μｍの厚みに被着形成すると隣接
する配線層５間が電気的に短絡してしまう。従って、前
記配線層５は絶縁基体１に設けた凹部１ａ内壁面の段差
部１ｂに露出する領域の厚みが１０μｍ乃至２０μｍの
範囲に特定される。
【００２６】更に前記配線層５は絶縁基体１の内部に位
置する領域の厚みが２０μｍ未満となると配線層５の電
気抵抗が大きくなり、配線層５を介して半導体素子３と
外部電気回路との間で電気信号の授受を行わせた際、配
線層５で電気信号が大きく伝達損失し、外部電気回路よ
り半導体素子３に、或いは、半導体素子３より外部電気
回路に電気信号を正確に伝達させることができなくな
り、また３０μｍを超えるとセラミックグリーンシート
に金属ペーストをスクリーン印刷法により印刷塗布する
ことによって形成する際、印刷された金属ペーストに極
めて大きなニジミが発生して隣接する配線層５が電気的
に短絡してしまう。従って、前記配線層５は絶縁基体１
の内部に位置する領域の厚みが２０μｍ乃至３０μｍの
範囲に特定される。前記配線層５は更に絶縁基体１に設
けた凹部１ａ内壁面の段差部１ｂに露出する領域がニッ
ケル及び金からなるめっき層７で被覆されており、該め
っき層７によって配線層５の露出面の酸化腐蝕が有効に
防止されるとともに配線層５へのボンディングワイヤ４
の接続が良好となっている。
置する領域の厚みが２０μｍ未満となると配線層５の電
気抵抗が大きくなり、配線層５を介して半導体素子３と
外部電気回路との間で電気信号の授受を行わせた際、配
線層５で電気信号が大きく伝達損失し、外部電気回路よ
り半導体素子３に、或いは、半導体素子３より外部電気
回路に電気信号を正確に伝達させることができなくな
り、また３０μｍを超えるとセラミックグリーンシート
に金属ペーストをスクリーン印刷法により印刷塗布する
ことによって形成する際、印刷された金属ペーストに極
めて大きなニジミが発生して隣接する配線層５が電気的
に短絡してしまう。従って、前記配線層５は絶縁基体１
の内部に位置する領域の厚みが２０μｍ乃至３０μｍの
範囲に特定される。前記配線層５は更に絶縁基体１に設
けた凹部１ａ内壁面の段差部１ｂに露出する領域がニッ
ケル及び金からなるめっき層７で被覆されており、該め
っき層７によって配線層５の露出面の酸化腐蝕が有効に
防止されるとともに配線層５へのボンディングワイヤ４
の接続が良好となっている。
【００２７】前記めっき層７は電解めっき法や無電解め
っき法を採用することによって形成され、例えば、ニッ
ケルのめっき層は０．５μｍ乃至１５μｍの厚みに、金
のめっき層は０．５μｍ乃至５μｍの厚みに形成され
る。
っき法を採用することによって形成され、例えば、ニッ
ケルのめっき層は０．５μｍ乃至１５μｍの厚みに、金
のめっき層は０．５μｍ乃至５μｍの厚みに形成され
る。
【００２８】前記絶縁基体１に設けた凹部１ａ内壁面の
段差部１ｂに露出する配線層５にニッケル及び金からな
るめっき層７を形成した場合、絶縁基体１に設けた凹部
１ａ内壁面の段差部１ｂに露出する配線層５はその厚み
が１０μｍ乃至１５μｍと薄く、隣接間隔が約８０μｍ
〜１００μｍと広いことからめっき層７の厚みが１μｍ
乃至２０μｍであるとしても隣接する配線層５の露出面
に形成されためっき層７が互いに接触することはなく、
隣接する配線層５間の電気的絶縁を確実に維持すること
ができる。
段差部１ｂに露出する配線層５にニッケル及び金からな
るめっき層７を形成した場合、絶縁基体１に設けた凹部
１ａ内壁面の段差部１ｂに露出する配線層５はその厚み
が１０μｍ乃至１５μｍと薄く、隣接間隔が約８０μｍ
〜１００μｍと広いことからめっき層７の厚みが１μｍ
乃至２０μｍであるとしても隣接する配線層５の露出面
に形成されためっき層７が互いに接触することはなく、
隣接する配線層５間の電気的絶縁を確実に維持すること
ができる。
【００２９】また一方、前記絶縁基体１はその下面に導
出する配線層５の一端に外部リードピン端子６が銀ロウ
等のロウ材を介してロウ付けされており、該外部リード
ピン端子６は外部電気回路に半田等を介して接続され、
これによって半導体素子３はその各電極がボンディング
ワイヤ４、配線層５及び外部リードピン端子６を介して
外部電気回路に接続されることとなる。
出する配線層５の一端に外部リードピン端子６が銀ロウ
等のロウ材を介してロウ付けされており、該外部リード
ピン端子６は外部電気回路に半田等を介して接続され、
これによって半導体素子３はその各電極がボンディング
ワイヤ４、配線層５及び外部リードピン端子６を介して
外部電気回路に接続されることとなる。
【００３０】前記外部リードピン端子６は鉄−ニッケル
合金や鉄−ニッケル−コバルト合金、銅、銅を主成分と
する合金等の金属材料により形成され、例えば、鉄−ニ
ッケル−コバルト合金等のインゴット（塊）に圧延加工
法や切断加工等、従来周知の金属加工法を施すことによ
って所定の形状に成形される。
合金や鉄−ニッケル−コバルト合金、銅、銅を主成分と
する合金等の金属材料により形成され、例えば、鉄−ニ
ッケル−コバルト合金等のインゴット（塊）に圧延加工
法や切断加工等、従来周知の金属加工法を施すことによ
って所定の形状に成形される。
【００３１】なお、前記外部リードピン端子６はその露
出する表面にニッケル、金等の耐蝕性に優れ、かつロウ
材と濡れ性の良い金属から成るめっき層（図示せず）を
電気めっき法や無電解めっき法等のめっき法により１μ
ｍ乃至２０μｍの厚みに被着させておくと外部リードピ
ン端子６の酸化腐蝕が有効に防止されるとともに外部リ
ードピン端子６を外部電気回路に半田等を介して極めて
強固に接続することが可能となる。従って、前記外部リ
ードピン端子６はその露出する表面にニッケル、金等の
耐蝕性に優れ、かつロウ材と濡れ性の良い金属から成る
めっき層をめっき法により１μｍ乃至２０μｍの厚みに
被着させておくことが好ましい。
出する表面にニッケル、金等の耐蝕性に優れ、かつロウ
材と濡れ性の良い金属から成るめっき層（図示せず）を
電気めっき法や無電解めっき法等のめっき法により１μ
ｍ乃至２０μｍの厚みに被着させておくと外部リードピ
ン端子６の酸化腐蝕が有効に防止されるとともに外部リ
ードピン端子６を外部電気回路に半田等を介して極めて
強固に接続することが可能となる。従って、前記外部リ
ードピン端子６はその露出する表面にニッケル、金等の
耐蝕性に優れ、かつロウ材と濡れ性の良い金属から成る
めっき層をめっき法により１μｍ乃至２０μｍの厚みに
被着させておくことが好ましい。
【００３２】かくしてこの半導体素子収納用パッケージ
によれば、絶縁基体１の凹部１ａ底面に半導体素子３を
ガラスや樹脂、ロウ材等から成る接着材を介して接着固
定するとともに半導体素子３の各電極をボンディングワ
イヤ４を介して凹部１ａ内壁面の段差部１ｂに露出する
配線層５の一端に電気的に接続させ、最後に絶縁基体１
の上面に蓋体２をロウ材やガラス、樹脂等から成る封止
部材を介して接合させ、絶縁基体１と蓋体２とから成る
容器内部に半導体素子３を気密に収容することによって
最終製品としての半導体装置となる。
によれば、絶縁基体１の凹部１ａ底面に半導体素子３を
ガラスや樹脂、ロウ材等から成る接着材を介して接着固
定するとともに半導体素子３の各電極をボンディングワ
イヤ４を介して凹部１ａ内壁面の段差部１ｂに露出する
配線層５の一端に電気的に接続させ、最後に絶縁基体１
の上面に蓋体２をロウ材やガラス、樹脂等から成る封止
部材を介して接合させ、絶縁基体１と蓋体２とから成る
容器内部に半導体素子３を気密に収容することによって
最終製品としての半導体装置となる。
【００３３】なお、前記絶縁基体１の凹部１ａを塞ぐ蓋
体２は、酸化アルミニウム質焼結体やムライト質焼結
体、窒化アルミニウム質焼結体等の電気絶縁材料、或い
は鉄−ニッケル−コバルト合金や鉄−ニッケル合金等の
金属材料から成り、例えば、酸化アルミニウム質焼結体
から成る場合には、酸化アルミニウム、酸化珪素、酸化
マグネシウム、酸化カルシウム等の原料粉末を従来周知
のプレス成形法を採用することによって成形するととも
にこれを約１５００℃の温度で焼成することによって形
成される。
体２は、酸化アルミニウム質焼結体やムライト質焼結
体、窒化アルミニウム質焼結体等の電気絶縁材料、或い
は鉄−ニッケル−コバルト合金や鉄−ニッケル合金等の
金属材料から成り、例えば、酸化アルミニウム質焼結体
から成る場合には、酸化アルミニウム、酸化珪素、酸化
マグネシウム、酸化カルシウム等の原料粉末を従来周知
のプレス成形法を採用することによって成形するととも
にこれを約１５００℃の温度で焼成することによって形
成される。
【００３４】また、本発明は上述の実施例に限定される
ものではなく、本発明の要旨を逸脱しない範囲であれば
種々の変更は可能であり、例えば、上述の実施例では配
線層５の一端を絶縁基体１の下面に導出したがこれを絶
縁基体の側面等に導出してもよい。
ものではなく、本発明の要旨を逸脱しない範囲であれば
種々の変更は可能であり、例えば、上述の実施例では配
線層５の一端を絶縁基体１の下面に導出したがこれを絶
縁基体の側面等に導出してもよい。
【００３５】
【発明の効果】本発明の半導体素子収納用パッケージに
よれば、半導体素子を収容する凹部の内壁面の段差部に
露出する領域の配線層厚みを１０μｍ乃至１５μｍの薄
いものとしたことからこれを金属ペーストをスクリーン
印刷により被着させて形成する際、印刷された金属ペー
ストは厚みが薄いため大きなニジミを発生することはな
く、その結果、隣接間隔は約８０μｍ〜１００μｍと広
いものとなり、焼成後、露出面にニッケル、金等のめっ
き層を１μｍ〜２０μｍの厚みに被着形成しても隣接す
る配線層の露出面に被着されためっき層が互いに接触す
ることはなく、隣接する配線層間の電気的絶縁が維持さ
れ、これによって配線層を介して半導体素子の各電極を
所定の外部電気回路に正確、かつ確実に接続することが
可能となる。
よれば、半導体素子を収容する凹部の内壁面の段差部に
露出する領域の配線層厚みを１０μｍ乃至１５μｍの薄
いものとしたことからこれを金属ペーストをスクリーン
印刷により被着させて形成する際、印刷された金属ペー
ストは厚みが薄いため大きなニジミを発生することはな
く、その結果、隣接間隔は約８０μｍ〜１００μｍと広
いものとなり、焼成後、露出面にニッケル、金等のめっ
き層を１μｍ〜２０μｍの厚みに被着形成しても隣接す
る配線層の露出面に被着されためっき層が互いに接触す
ることはなく、隣接する配線層間の電気的絶縁が維持さ
れ、これによって配線層を介して半導体素子の各電極を
所定の外部電気回路に正確、かつ確実に接続することが
可能となる。
【００３６】また本発明の半導体素子収納用パッケージ
によれば、配線層のうち絶縁基体内部に位置する領域の
厚みを２０μｍ乃至３０μｍと厚くしたことから配線層
の電気抵抗を低く抑えることができ、その結果、配線層
に電気信号を伝達させた場合、配線層における電気信号
の伝達損失が極めて小さなものとなり、半導体素子と外
部電気回路との間で電気信号の正確な授受が可能とな
る。
によれば、配線層のうち絶縁基体内部に位置する領域の
厚みを２０μｍ乃至３０μｍと厚くしたことから配線層
の電気抵抗を低く抑えることができ、その結果、配線層
に電気信号を伝達させた場合、配線層における電気信号
の伝達損失が極めて小さなものとなり、半導体素子と外
部電気回路との間で電気信号の正確な授受が可能とな
る。
【００３７】更に前記絶縁基体内部に位置する厚みが２
０μｍ乃至３０μｍと厚い配線層は、金属ペーストをス
クリーン印刷により被着させて形成する際、印刷された
金属ペーストは厚みが厚いため大きなニジミを発生し、
隣接間隔が約４０μｍ〜６０μｍ、場所によってはニジ
ミのバラツキにより数μｍ程という極めて狭いものとな
るが、金属ペーストを印刷塗布したセラミックグリーン
シートを上下に積層するとともに還元雰囲気中、約１６
００℃の温度で焼成し、配線層を有する絶縁基体となし
た際、各々の配線層間には絶縁基体の一部が位置するこ
ととなって隣接する配線層間の電気的絶縁が維持され、
その結果、配線層を介して半導体素子の各電極を所定の
外部電気回路に正確、かつ確実に接続することが可能と
なる。
０μｍ乃至３０μｍと厚い配線層は、金属ペーストをス
クリーン印刷により被着させて形成する際、印刷された
金属ペーストは厚みが厚いため大きなニジミを発生し、
隣接間隔が約４０μｍ〜６０μｍ、場所によってはニジ
ミのバラツキにより数μｍ程という極めて狭いものとな
るが、金属ペーストを印刷塗布したセラミックグリーン
シートを上下に積層するとともに還元雰囲気中、約１６
００℃の温度で焼成し、配線層を有する絶縁基体となし
た際、各々の配線層間には絶縁基体の一部が位置するこ
ととなって隣接する配線層間の電気的絶縁が維持され、
その結果、配線層を介して半導体素子の各電極を所定の
外部電気回路に正確、かつ確実に接続することが可能と
なる。
【図１】本発明の半導体素子収納用パッケージの一実施
例を示す断面図である。
例を示す断面図である。
【図２】図１に示す半導体素子収納用パッケージの要部
拡大断面図である。
拡大断面図である。
１・・・・絶縁基体 １ａ・・・凹部 １ｂ・・・段差部 ２・・・・蓋体 ３・・・・半導体素子 ５・・・・配線層 ６・・・・外部リードピン端子 ７・・・・めっき層
Claims (1)
- 【請求項１】内壁面に段差部を設けた半導体素子を収容
するための凹部を有する絶縁基体と、一端が前記段差部
に露出し、他端が絶縁基体の内部を介して外表面に導出
されている半導体素子の電極が接続される配線層と、前
記絶縁基体に接合され前記凹部を塞ぐ蓋体とから成る半
導体素子収納用パッケージであって、前記配線層のうち
前記段差部に露出する領域の厚みが１０μｍ乃至１５μ
ｍ、絶縁基体内部に位置する領域の厚みが２０μｍ乃至
３０μｍであることを特徴とする半導体素子収納用パッ
ケージ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6366999A JP3716124B2 (ja) | 1999-03-10 | 1999-03-10 | 半導体素子収納用パッケージ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6366999A JP3716124B2 (ja) | 1999-03-10 | 1999-03-10 | 半導体素子収納用パッケージ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2000260896A true JP2000260896A (ja) | 2000-09-22 |
| JP3716124B2 JP3716124B2 (ja) | 2005-11-16 |
Family
ID=13236000
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP6366999A Expired - Fee Related JP3716124B2 (ja) | 1999-03-10 | 1999-03-10 | 半導体素子収納用パッケージ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3716124B2 (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006093646A (ja) * | 2004-08-26 | 2006-04-06 | Kyocera Corp | 配線基板 |
| JP2011099911A (ja) * | 2009-11-04 | 2011-05-19 | Sumitomo Electric Ind Ltd | 光モジュール |
| WO2018174539A1 (ko) * | 2017-03-21 | 2018-09-27 | 엘지이노텍 주식회사 | 반도체소자 패키지 및 자동 초점 장치 |
-
1999
- 1999-03-10 JP JP6366999A patent/JP3716124B2/ja not_active Expired - Fee Related
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006093646A (ja) * | 2004-08-26 | 2006-04-06 | Kyocera Corp | 配線基板 |
| JP4540500B2 (ja) * | 2004-08-26 | 2010-09-08 | 京セラ株式会社 | 配線基板 |
| JP2011099911A (ja) * | 2009-11-04 | 2011-05-19 | Sumitomo Electric Ind Ltd | 光モジュール |
| WO2018174539A1 (ko) * | 2017-03-21 | 2018-09-27 | 엘지이노텍 주식회사 | 반도체소자 패키지 및 자동 초점 장치 |
| US11257998B2 (en) | 2017-03-21 | 2022-02-22 | Lg Innotek Co., Ltd. | Semiconductor element package and autofocusing device |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3716124B2 (ja) | 2005-11-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2000260896A (ja) | 半導体素子収納用パッケージ | |
| JP2514094Y2 (ja) | 半導体素子収納用パッケ―ジ | |
| CN110326101A (zh) | 布线基板、电子装置及电子模块 | |
| JP2001035959A (ja) | 半導体素子収納用パッケージ | |
| JP3176267B2 (ja) | 半導体素子収納用パッケージ | |
| JP2746813B2 (ja) | 半導体素子収納用パッケージ | |
| JP2713841B2 (ja) | 半導体素子収納用パッケージ | |
| JP2735759B2 (ja) | 半導体素子収納用パッケージ | |
| JP6042773B2 (ja) | 入出力端子および入出力端子の製造方法、ならびにこれを用いた半導体素子収納用パッケージおよび半導体装置 | |
| JP3323010B2 (ja) | 半導体素子収納用パッケージ | |
| JP2746802B2 (ja) | 半導体装置 | |
| JP3181011B2 (ja) | 半導体素子収納用パッケージ | |
| JP2789369B2 (ja) | 半導体素子収納用パッケージの製造方法 | |
| JPH0888449A (ja) | セラミック配線基板 | |
| JP3464143B2 (ja) | 電子部品収納用パッケージ | |
| JP2784129B2 (ja) | 半導体素子収納用パッケージ | |
| JP2000340704A (ja) | 半導体素子収納用パッケージ | |
| JPH0922957A (ja) | 半導体素子収納用パッケージ | |
| JP2728583B2 (ja) | 半導体素子収納用パッケージの製造方法 | |
| JPH11238820A (ja) | 電子部品収納用パッケージ | |
| JPH07122852A (ja) | 配線基板の製造方法 | |
| JP2003282784A (ja) | 配線基板 | |
| JP2000236103A (ja) | 光半導体素子収納用パッケージ | |
| JPH05145009A (ja) | 半導体素子収納用パツケージ | |
| JPH0992768A (ja) | 半導体素子収納用パッケージ |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20040610 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040622 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040823 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20050823 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20050829 |
|
| R150 | Certificate of patent (=grant) or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| LAPS | Cancellation because of no payment of annual fees |