JP2728583B2 - 半導体素子収納用パッケージの製造方法 - Google Patents

半導体素子収納用パッケージの製造方法

Info

Publication number
JP2728583B2
JP2728583B2 JP3303332A JP30333291A JP2728583B2 JP 2728583 B2 JP2728583 B2 JP 2728583B2 JP 3303332 A JP3303332 A JP 3303332A JP 30333291 A JP30333291 A JP 30333291A JP 2728583 B2 JP2728583 B2 JP 2728583B2
Authority
JP
Japan
Prior art keywords
metallized
sintered body
ceramic
external lead
wiring layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP3303332A
Other languages
English (en)
Other versions
JPH05144967A (ja
Inventor
正行 馬郡
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kyocera Corp
Original Assignee
Kyocera Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kyocera Corp filed Critical Kyocera Corp
Priority to JP3303332A priority Critical patent/JP2728583B2/ja
Publication of JPH05144967A publication Critical patent/JPH05144967A/ja
Application granted granted Critical
Publication of JP2728583B2 publication Critical patent/JP2728583B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Lead Frames For Integrated Circuits (AREA)

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は半導体素子を収容するた
めの半導体素子収納用パッケージの製造方法に関するも
のである。
【0002】
【従来の技術】従来、半導体素子、特にLSIを収容す
るための半導体素子収納用パッケージは一般にアルミナ
セラミックス等の電気絶縁材料から成り、上面略中央部
に半導体素子を収容するための凹部及び該凹部周辺から
外周縁にかけて導出されるタングステン、モリブデン、
マンガン等の高融点金属粉末から成る多数のメタライズ
配線層を有する絶縁基体と、半導体素子を外部電気回路
に電気的に接続するために前記メタライズ配線層の一
端、即ちメタライズパッドに銀ロウ等のロウ材を介して
取着された外部リード端子と、蓋体とから構成されてお
り、絶縁基体の凹部底面に半導体素子を樹脂、ガラス、
ロウ材等の接着材により載置固定するとともに半導体素
子の各電極をボンディングワイヤを介してメタライズ配
線層に接続し、しかる後、絶縁基体の上面に蓋体をガラ
ス、樹脂、ロウ材等の封止材により接合させ、絶縁基体
と蓋体とから成る容器内部に半導体素子を気密に封止す
ることによって最終製品としての半導体装置となる。
【0003】かかる従来の半導体素子収納用パッケージ
は通常、以下に述べる工程によって製作される。
【0004】即ち、 (1) まず複数枚のシート状の生セラミック体を準備する (2) 次に前記生セラミック体に適当な打ち抜き加工及び
孔開け加工を施して貫通孔を有する所定形状となすとと
もに所定の生セラミック体表面及び生セラミック体に設
けた貫通孔内にメタライズ配線層となる金属ペーストを
スクリーン印刷法により所定パターンに印刷塗布する (3) 次に前記生セラミック体を複数枚積層してセラミッ
ク積層体となすとともに該セラミック積層体を約1600℃
の温度で焼成し、セラミックスと金属ペーストとを焼結
一体化させてメタライズ配線層を有するセラミック焼結
体を得る (4) 最後に前記セラミック焼結体に形成したメタライズ
配線層の一部( メタライズパッド) に外部リード端子を
間に銀ロウ材等のロウ材を挟んで載置し、しかる後、前
記ロウ材を約900 ℃の温度で加熱溶融させ、外部リード
端子をメタライズパッドにロウ付けすることによって製
品としての半導体素子収納用パッケージが完成する。
【0005】
【発明が解決しようとする課題】しかしながら、この従
来の半導体素子収納用パッケージの製造方法によれば金
属ペーストが印刷塗布された生セラミック体を焼成して
メタライズ配線層を有するセラミック焼結体を得る場
合、生セラミック体がセラミック焼結体となるときに不
均一な焼成収縮が生じてセラミック焼結体に反りやうね
りが発生するとともにメタライズ配線層の形成位置に誤
差が生じてしまい、その結果、メタライズ配線層の一部
( メタライズパッド) に外部リード端子を銀ロウ材等の
ロウ材を介して取着する際、外部リード端子がメタライ
ズ配線層に当接せず、外部リード端子をメタライズ配線
層に強固に取着させることが不可となったり、外部リー
ド端子が異なるメタライズ配線層に間違って取着されて
しまったり、外部リード端子が隣接する2 つのメタライ
ズ配線層に跨がって取着され、隣接するメタライズ配線
層間に電気的短絡を発生させてしまったりするという欠
点を有していた。
【0006】
【発明の目的】本発明は上記欠点に鑑み案出されたもの
でその目的は、セラミック焼結体のメタライズ配線層に
外部リード端子を正確、且つ強固に取着することができ
る半導体素子収納用パッケージの製造方法を提供するこ
とにある。
【0007】
【課題を解決するための手段】本発明の半導体素子収納
用パッケージの製造方法は金属ペーストを印刷塗布した
生セラミック体を焼成し、メタライズ配線層を有するセ
ラミック焼結体を得る工程と、前記セラミック焼結体を
研磨し、表面を平坦とする工程と前記セラミック焼結体
の研磨表面に前記メタライズ配線層に導通するメタライ
ズパッドを形成する工程と、前記メタライズパッドに外
部リード端子を取着する工程とから成ることを特徴とす
るものである。
【0008】
【実施例】次に本発明を添付図面に基づき詳細に説明す
る。図1(a)乃至(d) は本発明の半導体素子収納用パッケ
ージの製造方法を説明するための各工程毎の断面図であ
り、1 は絶縁基体、2 はメタライズ配線層、3 はメタラ
イズパッド、4 は外部リード端子である。
【0009】まず図1(a)に示す如く、所定形状の複数枚
の生セラミック体1a、1b、1cを準備する。
【0010】前記生セラミック体1a、1b、1cは例えば、
アルミナ(Al 2 O 3 ) 、シリカ(SiO 2 ) 、マグネシア
(MgO) 、カルシア(CaO) 等の原料粉末に適当な有機溶
剤、溶媒を添加混合して泥漿状となし、次ににこれを従
来周知のドクターブレード法やカレンダーロール法を採
用することによってシート状に成形するとともに該シー
ト状成形物を打ち抜き加工法により所定形状に打ち抜く
ことによって形成される。
【0011】また前記生セラミック体1cには貫通孔X が
設けあり、該貫通孔X は後述するメタライズ配線層2 の
通路として作用を為す。
【0012】尚、前記貫通孔X は従来周知の孔開け加工
法を採用することによって生セラミック体1cの所定位置
に所定寸法で形成される。
【0013】また前記生セラミック体1bの上面及び生セ
ラミック1cの貫通孔X 内にはメタライズ配線層となる配
線用パターン2a、2bがそれぞれ印刷充填されている。
【0014】前記配線用パターン2a、2bはタングステ
ン、モリブデン、マンガン等の高融点金属粉末に適当な
有機溶剤、溶媒を添加混合して得た金属ペーストから成
り、該金属ペーストを生セラミック体1b、1cに従来周知
のスクリーン印刷法を採用し、所定パターンに印刷塗布
することによって生セラミック体1bの上面及び生セラミ
ック1cの貫通孔X 内に印刷充填される。
【0015】また次に前記各生セラミック体1a、1b、1c
はその各々が上下に重畳されてセラミック積層体となる
とともに還元雰囲気中、約1600℃の温度で焼成され、各
生セラミック体1a、1b、1cと配線用パターン2a、2bとを
焼結一体化させることによってメタライズ配線層2 を有
するセラミック焼結体1 となる。
【0016】次に前記メタライズ配線層2 を有するセラ
ミック焼結体1 はその上面を研磨し、図1(b) に示す如
く、上面を平坦なものに加工する。
【0017】前記セラミック焼結体1 の上面研磨は、例
えばラッピングマシーンや平面研削板等を用いた機械的
研磨加工法を採用することによって行われ、セラミック
焼結体1 表面に焼成収縮の不均一に起因して発生する10
乃至25μm 程度の反りを反り量が5 μm 以下の平坦なも
のとなす。
【0018】そして次に前記上面が研磨されたセラミッ
ク焼結体1 は図1(c)に示す如く、その研磨面にメタライ
ズパッド3 が一部をセラミック焼結体1 に設けたメタラ
イズ配線層2 と導通するようにして被着される。
【0019】前記メタライズパッド3 はタングステン、
モリブデン、マンガン等の高融点金属粉末から成り、該
タングステン等の高融点金属粉末に適当な有機溶剤、溶
媒を添加混合して得た金属ペーストをセラミック焼結体
1 の上面( 研磨面) に従来周知のスクリーン印刷法を採
用して印刷塗布するとともにこれを約1300〜1500℃の温
度で焼き付けることによってセラミック焼結体1 の上面
に所定パターンに被着される。
【0020】尚、前記メタライズパッド3 の被着は既に
焼成したセラミック焼結体1 の上面に金属ペーストを印
刷し、これを焼き付けるだけであることからメタライズ
パッド3 の被着時にセラミック焼結体1 が更に大きく焼
成収縮することは無く、その結果、セラミック焼結体1
の所定位置にメタライズパッド3 を極めて正確に被着さ
せることができ、同時にメタライズパッド3 に後述する
外部リード端子4 を正確、且つ確実に取着することもで
きる。
【0021】そして最後に図1(d) に示す如く、前記セ
ラミック焼結体1 に被着させたメタライズパッド3 に外
部リード端子4を銀ロウ等のロウ材5 を介して取着し、
これによって製品としての半導体素子収納用パッケージ
が完成する。前記セラミック焼結体1 に被着させたメタ
ライズパッド3 への外部リード端子4 の取着は、メタラ
イズパッド3 上に外部リード端子4 の一端を間に銀ロウ
材を挟んで載置させるとともにこれを約900 ℃の温度に
加熱し、銀ロウ材を加熱溶融させることによって行われ
る。この場合、メタライズパッド3 はセラミック焼結体
1 の平坦な面に被着形成されていることからメタライズ
パッド3と外部リート端子4 とを広い面積で当接させる
ことができ、その結果、メタライズパッド3 と外部リー
ド端子4 との取着を極めて強固となすことができる。
【0022】尚、前記外部リード端子4 が取着されるメ
タライズパッド3 の表面にニッケルや金等のロウ材と濡
れ性(反応性) が良く、且つ良導電性である金属をメッ
キ法等により1.0 乃至20.0μm の厚みに層着させておく
とメタライズパッド3 に外部リード端子4 をより強固に
取着するこが可能となる。従って、メタライズパッド3
の表面にはロウ材と濡れ性(反応性) が良く、且つ良導
電性である金属を1.0乃至20.0μm の厚みに層着させて
おくことが好ましい。
【0023】また前記外部リード端子4 はその表面に耐
蝕性に優れ、且つ良導電性である金属をメッキ法等によ
り1.0 乃至20.0μm の厚みに層着させておくと外部リー
ド端子4 の酸化腐食を有効に防止して外観不良の原因と
なるような変色の発生が皆無となる。従って、前記外部
リード端子4 の表面には耐蝕性に優れ、且つ良導電性で
ある金属をメッキ法等により1.0 乃至20.0μm の厚みに
層着させておくことが好ましい。
【0024】更に、本発明は上述の実施例に限定される
ものではなく、本発明の要旨を逸脱しない範囲であれば
種々の変更は可能であり、例えば上記実施例では外部リ
ード端子が取着されるメタライズパッドをセラミック焼
結体の上面に設けた半導体素子収納用パッケージを例に
とって説明したがメタライズパッドをセラミック焼結体
の側面や底面に設けた半導体素子収納用パッケージにも
適用し得、また上記実施例ではセラミック焼結体を3 枚
の生セラミック体を積層し焼成することによって製作し
たが、1 枚の生セラミック体を焼成して製作しても、4
枚以上の生セラミック体を積層し焼成することによって
製作してもよい。
【0025】
【発明の効果】本発明の半導体素子収納用パッケージの
製造方法によれば、メタライズ配線層を有するセラミッ
ク焼結体の表面を研磨により平坦となすとともに該セラ
ミック焼結体の研磨面に外部リード端子が取着されるメ
タライズパッドをその一部がメタライズ配線層と導通す
るようにして被着させたことからセラミック焼結体の所
定位置にメタライズパッドを極めて正確に被着させるこ
とができ、その結果、メタライズパッドに外部リード端
子を正確、且つ確実に取着することができる。
【0026】また前記メタライズパッドはセラミック焼
結体の研磨による平坦な面に被着されていることからメ
タライズパッドに外部リード端子を取着させる際、メタ
ライズパッドと外部リート端子とを広い面積で当接させ
ることができ、その結果、メタライズパッドと外部リー
ド端子との取着を極めて強固なものとなすこともでき
る。
【図面の簡単な説明】
【図1】(a)乃至(d) は本発明の半導体素子収納用パッ
ケージの製造方法を説明するための各工程毎の断面図で
ある。
【符号の説明】
1・・・・・セラミック焼結体 2・・・・・メタライズ配線層 3・・・・・メタライズパッド 4・・・・・外部リード端子 5・・・・・ロウ材

Claims (1)

    (57)【特許請求の範囲】
  1. 【請求項1】金属ペーストを印刷塗布した生セラミック
    体を焼成し、メタライズ配線層を有するセラミック焼結
    体を得る工程と、 前記セラミック焼結体を研磨し、表面を平坦とする工程
    と前記セラミック焼結体の研磨表面に前記メタライズ配
    線層に導通するメタライズパッドを形成する工程と、 前記メタライズパッドに外部リード端子を取着する工程
    とから成る半導体素子収納用パッケージの製造方法。
JP3303332A 1991-11-19 1991-11-19 半導体素子収納用パッケージの製造方法 Expired - Fee Related JP2728583B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP3303332A JP2728583B2 (ja) 1991-11-19 1991-11-19 半導体素子収納用パッケージの製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP3303332A JP2728583B2 (ja) 1991-11-19 1991-11-19 半導体素子収納用パッケージの製造方法

Publications (2)

Publication Number Publication Date
JPH05144967A JPH05144967A (ja) 1993-06-11
JP2728583B2 true JP2728583B2 (ja) 1998-03-18

Family

ID=17919706

Family Applications (1)

Application Number Title Priority Date Filing Date
JP3303332A Expired - Fee Related JP2728583B2 (ja) 1991-11-19 1991-11-19 半導体素子収納用パッケージの製造方法

Country Status (1)

Country Link
JP (1) JP2728583B2 (ja)

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6017992A (ja) * 1983-07-11 1985-01-29 日本碍子株式会社 集積回路用セラミック基板の焼成法
JP2712461B2 (ja) * 1988-12-27 1998-02-10 日本電気株式会社 半導体装置の容器

Also Published As

Publication number Publication date
JPH05144967A (ja) 1993-06-11

Similar Documents

Publication Publication Date Title
JP2728583B2 (ja) 半導体素子収納用パッケージの製造方法
JP3330104B2 (ja) 多数個取りセラミック配線基板の製造方法
JP3046148B2 (ja) 電子部品収納用パッケージ
JP2912779B2 (ja) 半導体素子収納用パッケージの製造方法
JP3716124B2 (ja) 半導体素子収納用パッケージ
JP2746813B2 (ja) 半導体素子収納用パッケージ
JP4423181B2 (ja) 複数個取り配線基板
JP4328197B2 (ja) 電子部品収納用パッケージおよび電子装置
JP2728593B2 (ja) 半導体素子収納用パッケージ
JP2685158B2 (ja) 半導体素子収納用パッケージの製造方法
JP3323010B2 (ja) 半導体素子収納用パッケージ
JP2721793B2 (ja) 配線基板の製造方法
JP2738601B2 (ja) セラミック配線基板の製造方法
JPH10107240A (ja) イメージセンサー素子収納用パッケージ
JP3801935B2 (ja) 電子部品搭載用基板
JPH05275608A (ja) 半導体素子収納用パッケージ
JP2763470B2 (ja) 配線基板
JP2670208B2 (ja) 半導体素子収納用パッケージ
JP2789369B2 (ja) 半導体素子収納用パッケージの製造方法
JP2750255B2 (ja) 電子部品収納用パッケージ
JPH0794839A (ja) 回路基板
JP2784129B2 (ja) 半導体素子収納用パッケージ
JP2001035959A (ja) 半導体素子収納用パッケージ
JP2000340704A (ja) 半導体素子収納用パッケージ
JPH0685137A (ja) 半導体素子収納用パッケージの製造方法

Legal Events

Date Code Title Description
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20081212

Year of fee payment: 11

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091212

Year of fee payment: 12

LAPS Cancellation because of no payment of annual fees