JP2712461B2 - 半導体装置の容器 - Google Patents

半導体装置の容器

Info

Publication number
JP2712461B2
JP2712461B2 JP63334804A JP33480488A JP2712461B2 JP 2712461 B2 JP2712461 B2 JP 2712461B2 JP 63334804 A JP63334804 A JP 63334804A JP 33480488 A JP33480488 A JP 33480488A JP 2712461 B2 JP2712461 B2 JP 2712461B2
Authority
JP
Japan
Prior art keywords
substrate
semiconductor device
beryllia
metallization layer
semiconductor element
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP63334804A
Other languages
English (en)
Other versions
JPH02177351A (ja
Inventor
誠一 上野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP63334804A priority Critical patent/JP2712461B2/ja
Publication of JPH02177351A publication Critical patent/JPH02177351A/ja
Application granted granted Critical
Publication of JP2712461B2 publication Critical patent/JP2712461B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched

Landscapes

  • Lead Frames For Integrated Circuits (AREA)

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、高周波高出力半導体素子搭載用の容器、特
に放熱特性のよい酸化ベリリウム基板を用いた容器に関
する。
〔従来の技術〕
第３図は、従来の酸化ベリリウム（以下ベリリアと称
す）基板を用いた容器と、それに半導体素子を搭載した
半導体装置の断面図である。第３図において、ベリリア
製の平板状の基板11の上面ほぼ中央に、メタライズ層を
介して高周波高出力半導体素子８が搭載され、半導体素
子８の電極と基板11の周辺に設けられたメタライズ層12
との間は、金細線９で接続後、キャップ６をかぶせて内
部を気密封止し、さらにメタライズ層12に外部リード５
がろう付けで取付けられている。
〔発明が解決しようとする課題〕
上述した従来の容器を用いた半導体装置では、ベリリ
ア基板のメタライズ層と外部引出しリードとが接続され
る。外部引出しリードは、外部回路と半田付けされる
が、半田付時のストレスやその後の温度変化などによ
り、力を受ける。しかし、ベリリアの機械的強度が弱い
ため、外部引出しリードのベリリア基板からの剥離が生
じる場合がある。これを避けるためには、ベリリアと外
部リードとの接着面積を増やすことが考えられるが、そ
れによって浮遊のリアクタンスが増加し、半導体素子の
高周波性能が急激に劣化するので制約を受ける。また、
装置の小形化が進んでおり、半導体装置の外形には制約
のある場合が多い。
〔課題を解決するための手段〕
本発明による半導体装置の容器は、上面ほぼ中央に半
導体素子が取り付けられると共に、前記半導体素子の電
極と電気的に接続される第１メタライズ層が設けられ、
さらに周辺部に第２メタライズ層が設けられたベリリア
基板と、前記ベリリア基板の前記第２メタライズ層にろ
う付けされ、前記ベリリア基板の前記第１メタライズ層
と導電接続された第３メタライズ層が表面に設けられた
アルミナ基板と、前記アルミナ基板の前記第３メタライ
ズ層に接着された外部リードとを備えることを特徴とし
ている。したがって、ベリリアだけの従来の基板で発生
したような外部引出しリードの剥離がなくなっている。
つぎに本発明を実施例により説明する。
第１図は本発明の一実施例に係る容器を用いた半導体
装置の断面図である。第１図において、ベリリア製の平
板状の主基板１の上面のほぼ中央部に、高周波高出力半
導体素子８が搭載され、主基板１の周辺のメタライズ層
２には、アルミナ製の副基板３がろう付けで接着されて
いる。副基板３の上面には、半導体素子８の電極と金線
９で接続されたメタライズ層と導電接続のメタライズ層
４が形成されており、メタライズ層４に外部引出しリー
ド５がろう付けで接続されている。なお、最終的にはキ
ャップ６を冠せて内部は気密封止されている。
第２図は本発明の第２の実施例を用いた半導体装置の
断面図である。第２図においては、ベリリア製の主基板
1aの周辺端部に凹部が設けられて、この凹部にアルミナ
製の副基板3aが接着され、副基板3a上のメタライズ層４
に外部引出しリード５がろう付けで取付けられている。
〔発明の効果〕
以上説明したように、本発明は、外部引出しリードを
アルミナ製副基板に取り付けることにより、従来の方法
に比べて外部リードの剥離事故を激減することができ
る。これにより、半導体装置の品質，信頼度の向上を計
ることができる。また、このような副基板を設けたため
に浮遊のリアクタンス分はほとんどが増加しないので半
導体素子の高周波性能を劣化させることはない。
【図面の簡単な説明】
第１図は本発明の一実施例による半導体装置の断面図、
第２図は本発明の第２実施例による半導体装置の断面
図、第３図は従来の容器を用いて組立てた半導体装置の
断面図である。 1,1a……ベリリア主基板、2,4……メタライズ層、3,3a
……アルミナ副基板、５……外部引出しリード、６……
キャップ、８……半導体素子、９……金細線、11……ベ
リリア基板、12……メタライズ層。

Claims (1)

    (57)【特許請求の範囲】
  1. 【請求項１】上面ほぼ中央に半導体素子が取り付けられ
    ると共に、前記半導体素子の電極と電気的に接続される
    第１メタライズ層が設けられ、さらに周辺部に第２メタ
    ライズ層が設けられたベリリア基板と、前記ベリリア基
    板の前記第２メタライズ層にろう付けされ、前記ベリリ
    ア基板の前記第１メタライズ層と導電接続された第３メ
    タライズ層が表面に設けられたアルミナ基板と、前記ア
    ルミナ基板の前記第３メタライズ層に接着された外部リ
    ードとを備えることを特徴とする半導体装置の容器。
JP63334804A 1988-12-27 1988-12-27 半導体装置の容器 Expired - Lifetime JP2712461B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP63334804A JP2712461B2 (ja) 1988-12-27 1988-12-27 半導体装置の容器

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP63334804A JP2712461B2 (ja) 1988-12-27 1988-12-27 半導体装置の容器

Publications (2)

Publication Number Publication Date
JPH02177351A JPH02177351A (ja) 1990-07-10
JP2712461B2 true JP2712461B2 (ja) 1998-02-10

Family

ID=18281417

Family Applications (1)

Application Number Title Priority Date Filing Date
JP63334804A Expired - Lifetime JP2712461B2 (ja) 1988-12-27 1988-12-27 半導体装置の容器

Country Status (1)

Country Link
JP (1) JP2712461B2 (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2728583B2 (ja) * 1991-11-19 1998-03-18 京セラ株式会社 半導体素子収納用パッケージの製造方法
US6809261B1 (en) * 2003-06-23 2004-10-26 Agilent Technologies, Inc. Physically compact device package

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2506075A1 (fr) * 1981-05-18 1982-11-19 Radiotechnique Compelec Procede d'assemblage d'un dispositif semi-conducteur et de son boitier de protection

Also Published As

Publication number Publication date
JPH02177351A (ja) 1990-07-10

Similar Documents

Publication Publication Date Title
JP3013831B2 (ja) Ｍｍｉｃパッケージ
JP2000340687A (ja) 半導体素子収納用パッケージ
JPH06342853A (ja) 半導体素子用パッケージ
JP2712461B2 (ja) 半導体装置の容器
JP2534881B2 (ja) 気密封止回路装置
JPH083009Y2 (ja) 半導体素子収納用パッケージ
JP3126503B2 (ja) 半導体装置
JP3280835B2 (ja) マルチチップモジュールの製造方法
JP2518145B2 (ja) 放熱板付き多層リ―ドフレ―ム
JP3847247B2 (ja) 半導体素子収納用パッケージおよびこれを用いた半導体装置
JP3847248B2 (ja) 半導体素子収納用パッケージおよびこれを用いた半導体装置
JP3420362B2 (ja) 半導体装置の実装構造
JP3881542B2 (ja) 配線基板
JP3441170B2 (ja) 配線基板
JP2748776B2 (ja) Ｌｓｉ実装体
JP3051225B2 (ja) 集積回路用パッケージ
JP2710893B2 (ja) リード付き電子部品
JPH0756886B2 (ja) 半導体パッケージの製造方法
JP3847239B2 (ja) 半導体装置
JP2924364B2 (ja) 集積回路用パッケージ
JP2570889B2 (ja) Ｌｓｉ用ケース
JP3847250B2 (ja) 半導体装置の実装構造
JPH09266265A (ja) 半導体パッケージ
JP2000133676A (ja) 半導体装置
JPH0878473A (ja) 半導体装置