JPH0756886B2 - 半導体パッケージの製造方法 - Google Patents

半導体パッケージの製造方法

Info

Publication number
JPH0756886B2
JPH0756886B2 JP1123067A JP12306789A JPH0756886B2 JP H0756886 B2 JPH0756886 B2 JP H0756886B2 JP 1123067 A JP1123067 A JP 1123067A JP 12306789 A JP12306789 A JP 12306789A JP H0756886 B2 JPH0756886 B2 JP H0756886B2
Authority
JP
Japan
Prior art keywords
metal substrate
melting point
point glass
metal
lead
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP1123067A
Other languages
English (en)
Other versions
JPH02303053A (ja
Inventor
正和 梅田
雅春 山本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Metals Ltd
Original Assignee
Sumitomo Special Metals Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sumitomo Special Metals Co Ltd filed Critical Sumitomo Special Metals Co Ltd
Priority to JP1123067A priority Critical patent/JPH0756886B2/ja
Publication of JPH02303053A publication Critical patent/JPH02303053A/ja
Publication of JPH0756886B2 publication Critical patent/JPH0756886B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181Encapsulation

Landscapes

  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Description

【発明の詳細な説明】 産業上の利用分野 この発明は、半導体チップを配置する基板に低熱膨張合
金板を用いた半導体パッケージの製造方法に係り、内部
リード部材と外部リード部材を載置する金属基板にガラ
ス絶縁層を設け、さらに低熱膨張合金からなる金属キャ
ップをガラス封着することにより、機械的強度にすぐれ
取扱いやすく、電磁気的なシールド効果を有し、かつ熱
放散性にすぐれた半導体パッケージを得る製造方法に関
する。
背景技術 従来から半導体パッケージとして、半導体チップ(以下
チップという)をプラスチックで封止した第7図に示す
如き、所謂プラスチックパッケージが多用されている。
すなわち、プラスチックパッケージ(1)は、チップ
(2)がリードフレーム(3)の中央部に形成れるアイ
ランド(4)に載置され、ろう材や接着材、はんだ等に
て固着されるとともに、ステッチ(5)(内部リード
部)とボンディングワイヤ(6)を介して電気的に接続
され、さらに周囲を樹脂(7)にて封止される構成であ
る。
プラスチックパッケージは量産性にすぐれ安価である
が、プラスチック自体が本来吸湿性を持っているため、
封止が完全とは言い難く周囲の影響を受け易くチップの
信頼性を低下させ、高集積化、多機能化が要求される高
性能チップのパッケージには使用できないとされてい
る。
半導体パッケージのチップは、大形コンピューター用の
LSIやULSIの如く、高集積度化、演算速度の高速化の方
向に進んでおり、作動中における消費電力の増加に伴う
発熱量が非常に大きくなっている。また、半導体パッケ
ージの多ピン化、小型化が強く要求されている。
樹脂封止の前記パッケージ(1)においては、第7図に
示す如く、リードフレームが半導体チップの外部への電
気的接続の経路となるだけでなく、チップ(2)で発生
する熱の放散経路として重要な役割を果している。
従って、リードフレーム(3)には、チップから発生す
る熱をパッケージの外部に放散するために熱伝導率の良
い材料が望まれる。
一方、チップ(2)とアイランド(4)との接着界面の
剥離や、樹脂(7)にみられるクラック等は、チップ
(2)や封止樹脂(7)とリードフレーム(3)との熱
膨張係数の差を要因として発生しており、これを防止す
るためには、前記チップ(2)及び樹脂(7)とリード
フレーム(3)との熱膨張係数の整合性が不可欠とな
る。
このようにプラスチックパッケージは、熱放散性が悪
く、またリードフレーム材が限定され、特に、電気抵抗
の低減を図ることができない。
また、プラスチックパッケージは電磁気的なシールド効
果がないことから外部からのノイズ影響を防ぐことがで
きない問題があった。
発明の目的 この発明は、上記のプラスチックパッケージの問題点を
解決し、機械的強度並びに熱放散性にすぐれ、電磁気的
なシールド効果を有し、近年の多ピン化、小型化の要求
を満す半導体パッケージを量産性よく得ることができる
製造方法の提供を目的としている。
発明の概要 この発明は、チップを配置する基板およびチップを被包
するキャップをともに低熱膨張合金から構成し、特に基
板上面に設ける絶縁層として高融点ガラスを被着すると
ともに、これら金属基板と金属キャップとを低融点ガラ
スにて一体化すること、及びワイヤボンディングを行な
う内部リード部分にAlまたはCuを用いるとともに、これ
らの配置形成に近年の薄膜形成技術を採用し、さらに内
部リードと外部リードとの接続手段を用いた材質に応じ
て選定することにより、前記の目的を達成したものであ
る。
すなわち、この発明は、基板上面に半導体チップを載置
し内部リードと外部リードを配設してキャップで封着し
た半導体パッケージの製造方法において、 金属基板となる低熱膨張合金板面の少なくとも封着部と
内部リード部材および外部リード部材の配設部に絶縁層
となる高融点ガラスを塗布した後、該高融点ガラスを焼
成して金属基板を形成する際に、外部リード部材の端部
表面を高融点ガラスから露出させて配置し、金属基板に
一体化し、 前記金属基板上面に内部リードとなるAlまたはCuからな
る金属薄膜の一端部を前記外部リード部材露出部と接続
させて被着し、 金属基板上面に半導体チップを固着し該チップと内部リ
ードをワイヤーボンディングし、 少なくとも前記半導体チップを被包する低熱膨張合金か
らなる金属キャップを低融点ガラスを介して前記金属基
板と一体化する 工程とからなる半導体パッケージの製造方法である。
また、この発明は、内部リード材にAl、外部リード材に
CuまたCu合金あるいは表面にCuめっきした素材を用いた
ことを効果的に利用した半導体パッケージの製造方法で
あり、 前記構成からなる金属基板を形成し、 金属基板上面に内部リードとなるAlからなる金属薄膜を
被着し、 該内部リードの一端部に、CuまたはCu合金あるいは表面
にCuめっきした外部リード部材の一端部を載置した後、
加熱、拡散して固着し、 金属基板上面に半導体チップを固着し該チップと内部リ
ードをワイヤーボンディングし、 少なくとも前記半導体チップを被包する低熱膨張合金か
らなる金属キャップを低融点ガラスを介して前記金属基
板と一体化することを特徴とする半導体パッケージの製
造方法である。
好ましい実施態様 この発明に用いる基板材料としては、Fe-Cr合金(18Cr-
Fe等)、Fe-Ni-Cr系合金(42Ni-6Cr-Fe等)、Fe-Ni系合
金(42Ni-Fe等)、Fe-Ni-Co系合金(29Ni-16Co-Fe等)
などの公知の低熱膨張合金が使用できる。特に、後述す
る高融点ガラスやチップ等の熱膨張係数に対応して最適
な合金を選定することが望ましい。
また、基板材に、熱放散性を考慮して、熱伝導性の良い
Cu、Cu合金等を中間層に配置した上記低熱膨張合金のク
ラッド材、例えば、インバー/Cu/インバー、コバール/C
u/コバールを用いることもできる。
上記低熱膨張合金の上面に被着する高融点ガラスとして
は、Pb系ガラス等が採用でき、チップからの発熱等を考
慮すると、チップ、基板材との熱膨張係数差が小さく、
機械的強度が高いことが望ましく、また、リード部材の
Al、Cuとの濡れ性がよいことが望ましい。
この発明において、高融点ガラスは、金属キャップとの
封着に用いる低融点ガラスとの相対的比較での高融点で
あり、封着時に溶融しない高融点ガラスであればよく、
前記条件や低融点ガラスの特性、さらに製造作業性を考
慮して接着に必要なガラスの溶融、軟化温度を適宜選定
するとよい。
さらに高融点ガラスは、後述する内部リードとなる金属
薄膜配線を形成する際に採用される手段に応じて、例え
ばエッチング等を採用する場合には、これらのエッチン
グ液等によって反応しないよう、耐食性のすぐれたもの
を選定することが望ましい。
低熱膨張合金への高融点ガラスの被覆は、該高融点ガラ
ス焼成時に外部リード部材を同時に固着する場合は、リ
ード部材厚みを考慮し所定の粒度(通常200メッシュ〜3
00メッシュ)からなるガラス粉末をスクリーン印刷や電
着等により、所要厚みに塗布したのち焼成して一体化す
る等の公知の技術が採用できる。
また、予め金属基板上に内部リードの金属薄膜配線を形
成したのち、該配線端部に外部リード部材の一端部を載
置し加熱、拡散して固着する手段を採用する場合は、上
記スクリーン印刷、電着等の他、該基板の上面に高融点
ガラス板を配置した後、高融点ガラスの軟化温度以上に
加熱、加圧して一体化する方法も採用できる。
金属基板の低熱膨張合金板の厚さ(A)と高融点ガラス
の厚さ(B)との比A/Bは、絶縁耐圧、相互の熱膨張
率、熱伝導率等を考慮して選定するが、通常10/0.5〜10
/5の範囲が望ましい。
高融点ガラスの絶縁層は、必ずしも金属基板の全面に設
ける必要はなく、金属基板の少なくとも封着部、内外リ
ード部材の配設部に設けるとよく、例えば、チップから
の熱の放散性を考慮して、金属基板へ直接チップを固着
することができる。
さらに、低熱膨張合金と高融点ガラスとの密着性を改善
するために、低熱膨張合金と高融点ガラスとの間に酸化
被膜を介在させることが望ましく、特に低熱膨張合金が
Crを含有する場合には、出願人の先の提案(特開昭63-4
7955号)の如く、低熱膨張合金の主面に熱処理によりCr
2O3を主体とする酸化被膜を形成し、その後高融点ガラ
スを被覆する等の手段を採用することができる。
すなわち、Crを含有する低熱膨張合金板を平坦なセラミ
ック板で挟み、加圧しながら露点10〜50℃の湿潤H2ガス
中で、1000℃〜1300℃に加熱して、膜厚10μm以下のCr
2O3を主体とする酸化被膜を形成したのち、該酸化被膜
を介して低熱膨張合金板主面に高融点ガラスを被覆す
る。
一方、チップを被包するための金属キャップの材料に
は、前記の基板材料と同様に公知の低熱膨張合金が使用
でき、この際、キャップ材料は必ずしも基板材料と同一
材料とする必要はない。
金属キャップを封着するための低融点ガラスは、金属キ
ャップと基板との封着接合部のみに配置すれば良く、金
属キャップへの被着手段は作業性等を考慮して、スクリ
ーン印刷や電着後焼成する等公知の手段が採用できる。
また、低熱膨張合金と密着性を向上させるため、低融点
ガラスとの間に酸化被膜を介在することも好ましい。
上記低融点ガラスは、キャップ材料である低熱膨張合金
との熱膨張率、熱伝導率差等の他、キャップと金属基板
との接合が、チップボンディング後に行なわれるため、
これらの接合に悪影響を与えないよう極力接着温度の低
いものを設定することが望まれる。例えば、溶融温度が
500℃以下のPb系ガラス等が採用できる。
この発明において、内部リードは、絶縁層を形成する高
融点ガラスの上面に、AlまたはCuからなる金属薄膜配線
を公知の薄膜形成技術を用いて容易に精度良く被着する
ことができ、厚さは5〜10μm程度が望ましい。
すなわち、内部リードの被着には、絶縁層の上面の所定
位置にマスク処理を施した後、AlまたはCuを蒸着し、再
度マスク材を除去する方法や、予め絶縁層の上面全面に
AlまたはCuを貼付したり、蒸着等にて被着した後、エッ
チング処理にて不要な部分を除去する方法等が採用でき
る。
内部リードのAl、Cuは、例えばW、Mn-Mo合金等に比べ
低価格であるだけでなく、蒸着やエッチング等の薄膜形
成技術が適用しやすく、またチップとのワイヤーボンデ
ィングも容易にできる利点がある。
また、W、Mn-Mo合金等に比べ電気抵抗が小さく、使用
時の発熱の低減や応答時の向上に寄与することができ
る。特に、Alの場合は高融点ガラスとの密着性が高く、
使用中における薄膜配線の剥がれ等による損傷や誤動作
を著しく低減することができる。
上記の内部リードの端部に接続され外部リードとなるリ
ードフレームやリードピンには、金属基板や金属キャッ
プに用いる材料と同様な公知の低熱膨張合金が採用で
き、従来のリードフレーム材の外面にCuめっきしたもの
など、Cu、Cu合金と同等の電気抵抗等の特性を有するも
のが好ましい。
図面に基づく開示 第1図a,b、第3図、第4図及び第5図はこの発明方法
によって製造された半導体パッケージの一実施例を示す
縦断説明図である。第2図a〜d、第6図a〜eはこの
発明の製造工程の一実施例を示す半導体パッケージの部
分縦断説明図である。
第1図a図に示す半導体パッケージ(10)は、上面中央
部にチップ(11)を載置する金属基板(12)に、低熱膨
張合金板の全面に絶縁層として高融点ガラス(13)を被
覆した構成のものを用いている。
高融点ガラス(13)層上に設けられている外部リード
(14)は所謂リードフレームからなり、同様に絶縁層上
に所要パターンで薄膜形成されたAlまたはCu薄膜配線か
らなる内部リード(15)の一端部を積層して接続してあ
る。さらに内部リード(15)はボンディングワイヤ(1
6)でチップ(11)と接続してある。
低熱膨張合金から形成された金属キャップ(17)は、上
記金属基板(12)上に配置されているチップ(11)、内
部リード(15)及びボンディングワイヤ(16)をともに
被包し、低融点ガラス(18)を介して前記金属基板(1
2)と封着される。
上記構成において、金属キャップ(17)と金属基板(1
2)との封着部に外部リード(14)、内部リード(15)
ともに挾持されているため接合強度が大きく、また、両
者の接合部におけるクラックの発生を防止することが可
能となり、極めて高い封止効果が得られる。
また、第1図b図に示す半導体パッケージ(20)は、上
述のa図の半導体パッケージ(10)と同様構成からな
り、金属キャップ(27)と金属基板(22)との封着部に
外部リード(24)、内部リード(25)ともに挾持する構
成と効果は同様であり、さらに、チップ(21)からの熱
放散性を図るため、金属基板(22)の上面中央部に凹部
を設けて高融点ガラス(23)を被着することなく、チッ
プ(21)を載置したものである。
第2図a〜dに基づいて上述の第1図a図の半導体パッ
ケージの製造方法を詳述する。
まず、a図に示す如く、低熱膨張合金板の全面に絶縁層
となる高融点ガラス(13)をスクリーン印刷等にて塗布
したのち、外部リード(14)の所要端部表面(14a)が
高融点ガラス(13)から露出するよう配置し、これらを
700℃〜1000℃の温度で焼成して一体化して金属基板(1
2)を形成する。
また、高融点ガラス(13)を塗布する以前に、予め低熱
膨張合金板の上面に熱処理を施して酸化膜を形成し、あ
るいはさらに外部リード(14)の表面にも同様に酸化処
理等の表面処理を施し、高融点ガラス(13)との密着性
を向上させることができる。
b図は、AlまたはCuからなる金属薄膜配線を形成して内
部リード(15)を配設する工程を示す。金属基板(12)
の高融点ガラス(13)の上面の所定位置に、例えば、ス
テンレス板にエッチングにて所要パターンに穿孔した治
具やマスク材を用い、AlまたはCuを蒸着したのち治具や
マスク材を除去して所定形状の金属薄膜配線を形成す
る。
あるいは、予め高融点ガラス(13)の上面全面にAlまた
はCuの薄板を貼付したり、蒸着等にて被着したのち所定
位置に樹脂等からなるマスク材を被着し、さらに酸また
はアルカリ等のエッチング液にて金属薄膜の不要な部分
を除去するとともに、再度有機溶剤にてマスク材を除却
して所定形状の金属薄膜配線を形成できる。
いずれの場合も金属薄膜配線の形成に際し図示する如
く、内部リード(15)の一端部を前記外部リード(14)
の端部表面(14a)に接続させる。
つぎにc図に示す如く、上記金属基板(12)上面中央部
にチップ(11)を、ろう材や接着材等で固着したのち、
内部リード(15)とチップ(11)をAl、Au等のボンディ
ングワイヤ(16)にて接続する。
さらにd図に示す如く、低熱膨張合金からなる金属キャ
ップ(17)を、低融点ガラス(18)を介して前記金属基
板(12)と一体化する。
この際、金属キャップ(17)は被包するチップ(11)の
形状寸法に応じてカップ状、平板状等に適宜加工すると
ともに、また、低融点ガラス(18)を予め金属キャップ
(17)の所定位置にスクリーン印刷や電着等にて塗布し
ておき、これらを金属基板(12)に載置した後焼成一体
化することが望ましい。
封着時の焼成温度は、低融点ガラス(18)の材質等に応
じて選定する必要があり、かつチップ(11)、内部リー
ド(15)等に悪影響を及ぼさない範囲(通常400℃〜500
℃)で選定しなければならない。
第3図に示す半導体パッケージ(30)は、基本的には第
1図a図の構成と同様であり、内部リード(34)が金属
キャップ(37)と金属基板(32)との封着部に挾持され
ず、外部リード(35)のみが同部に挾持される構成であ
り、第2図に示す各工程に従って製造することができ
る。
第4図に示す半導体パッケージ(40)は、外部リード
(44)にリードピンを用いた場合の実施例である。
詳述すると、チップ(41)を配置する金属基板(42)
は、上述の各半導体パッケージと同様に低膨張合金板の
上面に絶縁層として高融点ガラス(43)を被覆してあ
り、リードピンからなる外部リード(44)は、例えば、
金属基板(42)に形成された貫通孔より、金属基板(4
2)との絶縁を確保する高融点ガラス管(44a)に挿通し
た外部リード(44)を挿通し、外部リード(44)上端部
を高融点ガラス(43)層より突出露出させ、同様に絶縁
層上に所要パターンので薄膜形成されたAlまたはCuから
なる金属薄膜配線である内部リード(45)を積層して接
続してある。さらに内部リード(45)はボンディングワ
イヤ(46)でチップ(41)と接続してある。
低熱膨張合金から形成された金属キャップ(47)は、上
記金属基板(42)上に配置されているチップ(41)、内
部リード(45)及びボンディングワイヤ(46)をともに
被包し、低融点ガラス(48)を介して前記金属基板(4
2)と封着される。
第4図に示す半導体パッケージ(40)は、外部リード
(44)にリードピンを用いているため、金属基板(42)
の所定位置に予め貫通孔を形成しておき、高融点ガラス
管(44a)に挿通した外部リード(44)を貫通孔に挿入
する必要があるが、基本的な製造方法は第2図に示す各
工程においてリードフレームをリードピンに代えるのみ
であり、上述の如く内部リード(45)の形成、ワイヤボ
ンディング、金属キャップ(47)の一体化等はいずれも
同様である。
第5図に示す半導体パッケージ(50)は、特に、内部リ
ード(55)としてAlを、外部リード(54)にCuまたはCu
合金あるいは表面にCuめっきした素材を用いた場合に有
効な構成であり、金属基板(52)の高融点ガラス(53)
の上面に内部リード(55)を薄膜形成したのち、該端部
に、外部リード(54)を積層載置し、これを加熱・拡散
にて一体化した構成である。
第6図a〜e図に基づいて上記半導体パッケージ(50)
の製造方法を詳述する。
まずa図に示す如く、低膨張合金板上面に絶縁層となる
高融点ガラス(53)をスクリーン印刷等にて塗布したの
ち、700℃〜1000℃の温度で焼成してこれらを一体化
し、金属基板(52)を形成する。
第5図の構成においては、高融点ガラス(53)を焼成す
る際に外部リードを固定する必要がないため、低膨張合
金板に高融点ガラス板を載置したのちガラスの軟化温度
以上に加熱、加圧して一体化する方法も採用でき、両者
間に酸化膜を介在させて密着度を向上させることもでき
る。
b図はAlからなる金属薄膜配線を形成し内部リード(5
5)を設ける工程を示す。この金属薄膜の形成方法は第
2図b図にて説明した方法と同様である。
つぎにc図に示す如く、内部リード(55)上にCuまたは
Cu合金あるいは表面にCuめっきした素材からなる外部リ
ード(54)の一端部を載置したのち、加熱拡散して一体
化する。外部リード(54)にCu合金を使用する場合は、
要求される密着度を得るために少なくとも50wt%のCuを
含有していることが必要である。
また、加熱温度は、高融点ガラスの溶融温度以下とする
ことが望ましく、しかも十分な拡散を実現するために
は、通常N2雰囲気、H2雰囲気等で530℃〜600℃の範囲で
選定することが望ましい。
つぎにd図に示す如く、上記金属基板(52)上面中央部
にチップ(51)を、ろう材や接着材等で固着したのち、
内部リード(55)とチップ(51)をAl、Au等のボンディ
ングワイヤ(56)にて接続する。
さらにe図に示す如く、低熱膨張合金からなる金属キャ
ップ(57)を、低融点ガラス(58)を介して前記金属基
板(52)と一体化する。
第6図d,eに示す工程は第2図c,dに示す工程と同様、封
着温度等について考慮することが望ましい。
発明の効果 以上に示す如く、この発明の製造方法により得られる半
導体パッケージは基板およびキャップに低熱膨張合金材
を用いガラス封着するため 機械的強度に富み、破損の危険性が極めて低くな
り、軽量化、小型化でき取扱い安くなる。
従来のパッケージ等に比べて熱放散性が大幅に向上
する。
電磁気的なシールドが可能となり、外部ノイズによ
る影響が低減する。
従来のリードフレームのみを用いた構成に比べ、ワ
イヤボンディングを行なう先端部分が高精度に形成で
き、多ピン化、小型化に大きく寄与することができる。
Al、Cuを使用できることから、Auメッキ等を必要と
せず安価であるばかりでなく電気抵抗を低減することが
でき、使用時の発熱低減、高速応答等を可能とする。
実施例 実施例1 一実施例として第1図に示半導体パッケージを作成した
場合を説明する。
30mm×長さ30mm×0.2mmの42Ni-6Cr-Feからなる低熱膨張
合金板(熱膨張係数:95〜100×10-7/℃)の上面に、露
点33℃の湿潤H2ガス中で1150℃に加熱して膜厚1.0μm
のCr2O3を主とする酸化被膜層を形成したのち、絶縁層
となるPb系高融点ガラス(熱膨張係数:94×10-7/℃)
をスクリーン印刷にて塗布し、さらに800℃にて焼成し
てこれらを一体化し金属基板となした。焼成後の高融点
ガラスの厚さは0.05mmであった。
上記焼成時に、外部リードとして厚さ0.15mmの42Ni-Fe
からなるリードフレーム(熱膨張係数:50×10-7/℃)
を上面を露出させて上記金属基板に一体化した。
次いで、内部リードとして所要形状からなるAl薄膜配線
を、マスク材としてステンレス治具を用い蒸着にて形成
し、前記リードフレームの露出面と接続した。この時の
Al薄膜の厚さは10μmであった。
その後、チップを前記絶縁層の上面に接着剤にて固着
し、該チップとAl薄膜配線をAlボンディングワイヤにて
接続した。
金属キャップには、前記金属基板と同材質の低熱膨張合
金を用い、予めCr2O3膜形成熱処理を施した後、所定位
置にPb系低融点ガラス(熱膨張係数:80×10-7/℃)を
スクリーン印刷にて被着しておき、前記金属基板上に載
置し450℃にて焼成することによって金属基板と一体化
し、Al薄膜配線、リードフレームをともに封着部で挾持
した。
この発明の半導体パッケージと第7図に示す如く、基
板、キャップともにプラスチックからなる従来の半導体
パッケージとを比較したところ、この発明の半導体パッ
ケージの熱放散性が35〜50%程度向上することが確認さ
れた。
また、電磁気的なシールド効果により外部ノイズによる
影響が低減されることも確認した。
実施例2 外部リードとして0.15mmの29Ni-16Co-Feからなるリード
フレーム(熱膨張係数:50×10-7/℃)に3.5μm厚みの
Cuめっきしたリードフレームを用い、第5図に示す半導
体パッケージを作成した。
金属基板を構成する低熱膨張合金板、高融点ガラスの材
質、被覆方法、Al金属薄膜からなる内部リードの製造方
法、金属キャップを構成する低熱膨張合金の材質、低融
点ガラスの材質、焼成方法等はいずれも実施例1と同様
とした。
ただし、上記CuめっきしたリードフレームはAl金属薄膜
配線の一端部に載置し、N2雰囲気中にて550℃に加熱す
ることによって一体化した。得られた半導体パッケージ
も実施例1と同様の効果を示していた。
【図面の簡単な説明】
第1図a,b、第3図、第4図及び第5図はこの発明方法
によって製造された半導体パッケージの一実施例を示す
縦断説明図である。 第2図a〜d、第6図a〜eはこの発明の製造工程の一
実施例を示す半導体パッケージの部分縦断説明図であ
る。 第7図は従来のプラスチックパッケージの縦断面説明図
である。 10,20,30,40,50……半導体パッケージ、11,21,31,41,51
……チップ、12,22,32,42,52……金属基板、13,23,33,4
3,53……高融点ガラス、14,24,34,44,54……外部リー
ド、15,25,35,45,55……内部リード、16,26,36,46,56…
…ボンディングワイヤ、17,27,37,47,57……金属キャッ
プ、18,28,38,48,58……低融点ガラス。

Claims (2)

    【特許請求の範囲】
  1. 【請求項1】基板上面に半導体チップを載置し内部リー
    ドと外部リードを配設してキャップで封着した半導体パ
    ッケージの製造方法において、 金属基板となる低熱膨張合金板面の少なくとも封着部と
    内部リード部材および外部リード部材の配設部に絶縁層
    となる高融点ガラスを塗布した後、該高融点ガラスを焼
    成して金属基板を形成する際に、外部リード部材の端部
    表面を高融点ガラスから露出させて配置し、金属基板に
    一体化し、 前記金属基板上面に内部リードとなるAlまたはCuからな
    る金属薄膜の一端部を前記外部リード部材露出部と接続
    させて被着し、 金属基板上面に半導体チップを固着し該チップと内部リ
    ードをワイヤーボンディングし、 少なくとも前記半導体チップを被包する低熱膨張合金か
    らなる金属キャップを低融点ガラスを介して前記金属基
    板と一体化することを特徴とする半導体パッケージの製
    造方法。
  2. 【請求項2】基板上面に半導体チップを載置し内部リー
    ドと外部リードを配設してキャップで封着した半導体パ
    ッケージの製造方法において、 金属基板となる低熱膨張合金板面の少なくとも封着部と
    内部リード部材の配設部に絶縁層となる高融点ガラスを
    塗布した後、該高融点ガラスを焼成して金属基板を形成
    し、 前記金属基板上面に内部リードとなるAlからなる金属薄
    膜を被着し、 該内部リードの一端部に、CuまたはCu合金あるいは表面
    にCuめっきした外部リード部材の一端部を載置した後、
    加熱、拡散して固着し、 金属基板上面に半導体チップを固着し該チップと内部リ
    ードをワイヤーボンディングし、 少なくとも前記半導体チップを被包する低熱膨張合金か
    らなる金属キャップを低融点ガラスを介して前記金属基
    板と一体化することを特徴とする半導体パッケージの製
    造方法。
JP1123067A 1989-05-17 1989-05-17 半導体パッケージの製造方法 Expired - Lifetime JPH0756886B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP1123067A JPH0756886B2 (ja) 1989-05-17 1989-05-17 半導体パッケージの製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP1123067A JPH0756886B2 (ja) 1989-05-17 1989-05-17 半導体パッケージの製造方法

Publications (2)

Publication Number Publication Date
JPH02303053A JPH02303053A (ja) 1990-12-17
JPH0756886B2 true JPH0756886B2 (ja) 1995-06-14

Family

ID=14851375

Family Applications (1)

Application Number Title Priority Date Filing Date
JP1123067A Expired - Lifetime JPH0756886B2 (ja) 1989-05-17 1989-05-17 半導体パッケージの製造方法

Country Status (1)

Country Link
JP (1) JPH0756886B2 (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100233378B1 (ko) * 1996-11-15 1999-12-01 김영환 열방출형 칼럼 리드 패키지
JPWO2012108083A1 (ja) * 2011-02-07 2014-07-03 株式会社Neomaxマテリアル 気密封止用蓋材、電子部品収納用パッケージおよび気密封止用蓋材の製造方法
JP2016139758A (ja) * 2015-01-29 2016-08-04 株式会社日立金属ネオマテリアル 気密封止用蓋材および電子部品収容パッケージ

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5992552A (ja) * 1982-11-19 1984-05-28 Hitachi Ltd 半導体装置
JPS60182748A (ja) * 1984-02-29 1985-09-18 Fujitsu Ltd 半導体装置のパツケ−ジおよびその組立方法
JPS60206054A (ja) * 1984-03-30 1985-10-17 Sumitomo Electric Ind Ltd リ−ドフレ−ム
JPS6489347A (en) * 1987-09-29 1989-04-03 Nec Corp Semiconductor device

Also Published As

Publication number Publication date
JPH02303053A (ja) 1990-12-17

Similar Documents

Publication Publication Date Title
US5578869A (en) Components for housing an integrated circuit device
KR100343386B1 (ko) 열전달 효율이 향상된 열전 모듈 및 그 제조 방법
US4577056A (en) Hermetically sealed metal package
KR960001345B1 (ko) 글래스 리드 탑재형 반도체 장치
JP3009788B2 (ja) 集積回路用パッケージ
KR20050105168A (ko) 비-세라믹 기반 윈도우 프레임을 갖는 반도체 패키지
US20050093121A1 (en) Chip package and substrate
US5760466A (en) Semiconductor device having improved heat resistance
JPH06342853A (ja) 半導体素子用パッケージ
WO1996030942A1 (en) Components for housing an integrated circuit device
JPH07231069A (ja) 半導体装置及びその製造方法及びこれに使用されるリードフレーム
JPH0756886B2 (ja) 半導体パッケージの製造方法
JPH06169051A (ja) リードフレームとその製造方法並びに半導体パッケージ
JPH04368167A (ja) 電子装置
JP2000183253A (ja) 半導体素子収納用パッケージ
JPH02303052A (ja) 半導体パッケージ
JP2612468B2 (ja) 電子部品搭載用基板
JP3279844B2 (ja) 半導体装置及びその製造方法
JPH0563130A (ja) リードフレームとその製造方法並びに半導体パツケージ
JP3045940B2 (ja) 半導体装置およびその製造方法
JP3051225B2 (ja) 集積回路用パッケージ
JP2572092Y2 (ja) 半導体素子パッケージ
JP2712461B2 (ja) 半導体装置の容器
JPS6083356A (ja) 半導体装置
JP3441194B2 (ja) 半導体装置及びその製造方法