JPS60182748A - 半導体装置のパツケ−ジおよびその組立方法 - Google Patents

半導体装置のパツケ−ジおよびその組立方法

Info

Publication number
JPS60182748A
JPS60182748A JP59037845A JP3784584A JPS60182748A JP S60182748 A JPS60182748 A JP S60182748A JP 59037845 A JP59037845 A JP 59037845A JP 3784584 A JP3784584 A JP 3784584A JP S60182748 A JPS60182748 A JP S60182748A
Authority
JP
Japan
Prior art keywords
base
glass
sealing
sealing glass
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP59037845A
Other languages
English (en)
Other versions
JPH0520903B2 (ja
Inventor
Akira Watanabe
綿奈部　章
Isato Usami
宇佐美　勇人
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP59037845A priority Critical patent/JPS60182748A/ja
Publication of JPS60182748A publication Critical patent/JPS60182748A/ja
Publication of JPH0520903B2 publication Critical patent/JPH0520903B2/ja
Granted legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/10—Containers; Seals characterised by the material or arrangement of seals between parts, e.g. between cap and base of the container or between leads and walls of the container
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15153—Shape the die mounting substrate comprising a recess for hosting the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/15165—Monolayer substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/1615—Shape
    • H01L2924/16152—Cap comprising a cavity for hosting the device, e.g. U-shaped cap

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 （ａ）０発明の技術分野 本発明は半導体装置等に用いられるサーディップ・シー
ルのパッケージに関する。
（ｂ）、技術の背景 集積回路の高集積化、高機能化に伴い、半導体チップを
収容するパッケージの外部接続端子（ビン）数は増え、
パンケージは大型のものが用いられる場合が多くなって
きた。
第１図は半導体チップを搭載したパンケージの断面図で
、パッケージの平面図における矩形の短辺に平行な断面
である。図において１はベース、２はキャンプ、３，４
は低融点ガラス、５はチップ、６はリード・ベース、７
はボンディング・ワイヤを示す。
リードベース６は、外部接続用端子で封止ガラスと膨張
係数の整合がとれた金属を用い、パンケージ内に搭載し
た半導体チップとポンディング・ワイヤ７により接続す
る。
このようなパッケージのキャンプとベースを重ねて封止
を行う場合、封止ガラス３によりベース１に融着された
リードベース６が封止時の加熱により動き、ボンディン
グ・ワイヤ７が切断されたり、引っ張られたり、或いは
たるんだりして半導体素子の信頼性を著しく阻害する。
近年パッケージが大型化されるに伴い、封着面内のリー
ドの長さが大きくなり、またリードの数も増えるため、
この影響を受け易くなった。
（Ｃ）、従来技術と問題点 従来はベースに被着された封止ガラスとキヤ・７プに被
着された封止ガラスは同じ融点のものが用いられていた
。従って封止時にベース側の封止ガラスも溶融状態にな
り、リードベースが動いて前記のような障害をきたす。
このような障害を防ぐため、封止温度を低めにして、リ
ードベースの動きを防止すれば封止状態が悪くなり、極
めてクリティカルな封止条件が要求される。
（ｄ）０発明の目的 本発明の目的は従来技術の有する上記の欠点を除去し、
キャンプとチップが搭載′されたベースを封止する際に
、ベースの封止用低融点ガラスに融着されたリードベー
スが動かないような構造を有するパッケージを提供する
ことにある。
（ｅ）０発明の構成 上記の目的は本発明によれば、 ■、半導体チップを搭載するベースと、該ベース周辺に
被着される第１の封止ガラスと、該ベース上に封着され
て該半導体チップを封止するキャップと、該キャップ周
辺に被着され該第１の封止ガラスより軟化点の低い第２
の封止ガラスとよりなり、該ベースと該キャップがリー
ドフレームを介在させて、該第１．第２の封止ガラスに
より封止されてなることを特徴とする半導体装置のパッ
ケージ。
２、半導体チップが搭載されるベースの周辺に被着され
た第１の封止ガラス上に第１の温度でリードフレームを
融着する工程と、周辺に該第１の封止ガラスより軟化点
の低い第２の封止ガラスが被着されたキャンプを該第１
の温度より低い第２の温度で該ベースに封止する工程と
を有することを特徴とする半導体装置のパッケージの組
立方法を提供することによって達成される。
本発明によるパッケージは、キャンプに被着した低い軟
化点の封止ガラスに合わせた温度で封止を行う。
一般にガラスは非結晶性固体で、′冷却または加熱時、
一定の凝固点または融点を示さないので、ここでは粘度
が成る一定値になる温度である軟化点を用いる。
低融点ガラスは金属、ガラス、セラミックス等を低温で
接着できるので、電子管、半導体素子、集積回路等の封
止に用いられている。
その成分は、母体ガラスとしてＰｂ０（７５〜８５％）
、Ｂ２０３（８〜１８％）を主成分として５ｉ０２　、
ＺｎＯ，へ１２０３等を含む。これに熱膨張係数を小さ
くし、粘性を調節するためフィラーとしてベータ・ニー
クリップタイト（Ｌｉ２０・八１２０３　・２ＳｉＯｚ
　）を混入する。
低融点ガラスの封止温度は上記母体ガラスの成分を調節
することにより、３００〜６ｏｏ℃のものが得られる。
（ｆ）８発明の実施例 本発明の一実施例として、ベース用の封止ガラスとして
軟化点が４００℃の低融点ガラスを用い、キャンプ封止
ガラスとして軟化点が３５０　’ｃの低融点ガラスを用
いる。
第２図にパンケージと半導体装置のマウントの工程図を
示す。
まずリードベース付げにおいて、ベースに軟化点が４０
０℃の低融点ガラスを用いリードベースを４５０〜５０
０℃で融着する。
つぎにチップ付けにおいて、半導体チップをベースに４
００〜４５０″Ｃで蝋付けを行う。
ワイヤ付げにおいて、ボンディング・ワイヤをボンディ
ングにより半導体チップのバンドと、リードベース間を
結ぶ。
最後に軟化点が３５０　”Ｃの低融点ガラスを被着した
キャンプを用い、４００〜４５０　”ｃで封止を行う。
（ｇ）０発明の詳細 な説明したように本発明によれば、キヤ・７プとチップ
が搭載されたベースを封止する際に、ベースの封止用低
融点ガラスに融着されたり一ドベースが動かないような
構造を有するパンケージを提供することができる。
【図面の簡単な説明】
第１図はパッケージの断面図、第２図はパッケージと半
導体装置のマウントの工程図を示す。 図において１はベース、２はキャップ、３．４は低融点
ガラス、５はチップ、６はリード・ベース、７はボンデ
ィング・ワイヤを示す。 革／因 とン？）　とｂ） 第２図

Claims (1)

  1. 【特許請求の範囲】 １、半導体チップを搭載するベースと、該ベース周辺に
    被着される第１の封止ガラスと、該ベース上に封着され
    て該半導体チップを封止するキャップと、該キャンプ周
    辺に被着され該第１の封止ガラスより軟化点の低い第２
    の封止ガラスとよりなり、該ベースと該キャップがリー
    ドフレームを介在させて、該第１．第２の封止ガラスに
    より封止されてなることを特徴とする半導体装置のパン
    ケージ。 ２、半導体チップが搭載されるベースの周辺に被着され
    た第１の封止ガラス上に第１の温度でリードフレームを
    融着する工程と、周辺に該第１の封止ガラスより軟化点
    の低い第２の封止ガラスが被着されたキャップを該第１
    の温度より低い第２の温度で該ベースに封止する工程と
    を有することを特徴とする半導体装置のパンケージの組
    立方法。
JP59037845A 1984-02-29 1984-02-29 半導体装置のパツケ−ジおよびその組立方法 Granted JPS60182748A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP59037845A JPS60182748A (ja) 1984-02-29 1984-02-29 半導体装置のパツケ−ジおよびその組立方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP59037845A JPS60182748A (ja) 1984-02-29 1984-02-29 半導体装置のパツケ−ジおよびその組立方法

Publications (2)

Publication Number Publication Date
JPS60182748A true JPS60182748A (ja) 1985-09-18
JPH0520903B2 JPH0520903B2 (ja) 1993-03-22

Family

ID=12508868

Family Applications (1)

Application Number Title Priority Date Filing Date
JP59037845A Granted JPS60182748A (ja) 1984-02-29 1984-02-29 半導体装置のパツケ−ジおよびその組立方法

Country Status (1)

Country Link
JP (1) JPS60182748A (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62128155A (ja) * 1985-11-29 1987-06-10 Fujitsu Ltd 半導体装置の製造方法
JPH02127039U (ja) * 1989-03-29 1990-10-19
JPH02303053A (ja) * 1989-05-17 1990-12-17 Sumitomo Special Metals Co Ltd 半導体パッケージの製造方法
JPH02303052A (ja) * 1989-05-17 1990-12-17 Sumitomo Special Metals Co Ltd 半導体パッケージ

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS4834355A (ja) * 1971-09-07 1973-05-18
JPS58138353U (ja) * 1982-03-12 1983-09-17 京セラ株式会社 半導体パツケ−ジ
JPS5936947A (ja) * 1982-08-25 1984-02-29 Mitsubishi Electric Corp 半導体装置
JPS5936947U (ja) * 1982-09-02 1984-03-08 株式会社クボタ コンバイン

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5936947B2 (ja) * 1976-12-22 1984-09-06 日石三菱株式会社 ポリ酢酸ビニル組成物

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS4834355A (ja) * 1971-09-07 1973-05-18
JPS58138353U (ja) * 1982-03-12 1983-09-17 京セラ株式会社 半導体パツケ−ジ
JPS5936947A (ja) * 1982-08-25 1984-02-29 Mitsubishi Electric Corp 半導体装置
JPS5936947U (ja) * 1982-09-02 1984-03-08 株式会社クボタ コンバイン

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62128155A (ja) * 1985-11-29 1987-06-10 Fujitsu Ltd 半導体装置の製造方法
JPH02127039U (ja) * 1989-03-29 1990-10-19
JPH02303053A (ja) * 1989-05-17 1990-12-17 Sumitomo Special Metals Co Ltd 半導体パッケージの製造方法
JPH02303052A (ja) * 1989-05-17 1990-12-17 Sumitomo Special Metals Co Ltd 半導体パッケージ

Also Published As

Publication number Publication date
JPH0520903B2 (ja) 1993-03-22

Similar Documents

Publication Publication Date Title
US4622433A (en) Ceramic package system using low temperature sealing glasses
US3697666A (en) Enclosure for incapsulating electronic components
KR100442830B1 (ko) 저온의 산화방지 허메틱 실링 방법
JPS6031102B2 (ja) 集積回路パツケージおよびその製作方法
KR100260686B1 (ko) 저열전도성삽입물을사용하여고열전도성기판을기밀밀봉시키는방법
JPS60182748A (ja) 半導体装置のパツケ−ジおよびその組立方法
US3435520A (en) Braze grounded lead header
JPH0661368A (ja) フリップチップ型半導体装置
JPS59117238A (ja) 半導体装置の製造方法
JPS6060739A (ja) 半導体装置
JPH04171966A (ja) 半導体装置の製造方法
JPS62205635A (ja) ハイブリツド集積回路の製造方法
JPS6132445A (ja) 半導体装置
JPS61156842A (ja) 半導体装置の製造方法
JPS63151054A (ja) 半導体装置
JPS61256746A (ja) 半導体装置
JPS635251Y2 (ja)
JPH04597B2 (ja)
JPS6410092B2 (ja)
JPH04107931A (ja) 半導体装置
JPS62148828A (ja) 半導体圧力センサ
JPH01130548A (ja) 半導体装置
JPS58124248A (ja) 半導体装置
JPH02144942A (ja) 半導体装置の製造方法
JPH0410644A (ja) ガラス封止型半導体素子収納用パッケージ