JPH01130548A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPH01130548A JPH01130548A JP62291316A JP29131687A JPH01130548A JP H01130548 A JPH01130548 A JP H01130548A JP 62291316 A JP62291316 A JP 62291316A JP 29131687 A JP29131687 A JP 29131687A JP H01130548 A JPH01130548 A JP H01130548A
- Authority
- JP
- Japan
- Prior art keywords
- ceramic
- sealing material
- glass
- substrate
- ceramic substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 19
- 239000000919 ceramic Substances 0.000 claims abstract description 56
- 239000011521 glass Substances 0.000 claims abstract description 31
- 239000000758 substrate Substances 0.000 claims abstract description 31
- 239000003566 sealing material Substances 0.000 claims abstract description 21
- 239000002184 metal Substances 0.000 claims 1
- 238000002844 melting Methods 0.000 abstract description 13
- 230000008018 melting Effects 0.000 abstract description 10
- 238000007789 sealing Methods 0.000 abstract description 8
- 230000002950 deficient Effects 0.000 abstract description 6
- 238000000034 method Methods 0.000 abstract description 5
- 238000004519 manufacturing process Methods 0.000 abstract description 2
- 238000005219 brazing Methods 0.000 abstract 1
- 230000003247 decreasing effect Effects 0.000 abstract 1
- 239000000463 material Substances 0.000 abstract 1
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 2
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- 239000003795 chemical substances by application Substances 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 239000010931 gold Substances 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 239000000155 melt Substances 0.000 description 1
- 238000003825 pressing Methods 0.000 description 1
- 239000000565 sealant Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/161—Cap
- H01L2924/1615—Shape
- H01L2924/16152—Cap comprising a cavity for hosting the device, e.g. U-shaped cap
Landscapes
- Lead Frames For Integrated Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
この発明は、半導体素子の周囲に気密性の空間が存在す
る半導体装置に関するものである。
る半導体装置に関するものである。
従来の低融点ガラスシールセラミックパッケージの一例
として、その断面図を第２図に示す。図において（１１
は半導本素子を固着するセラミック基板、（２（は池の
部分の組立終了後に取り付けられるセラミックフタ、（
３１は上記セラミック基板は）とセラミックフタ（２１
を接着する封止材からなる非晶質ガラス、（４１は半導
体素子（５）に（６）のワイヤを介して接続しているリ
ードフレームで、セラミック基板（１）、及びセラミッ
クフタ（２１に非晶質ガラス（３）を介して接着される
。
として、その断面図を第２図に示す。図において（１１
は半導本素子を固着するセラミック基板、（２（は池の
部分の組立終了後に取り付けられるセラミックフタ、（
３１は上記セラミック基板は）とセラミックフタ（２１
を接着する封止材からなる非晶質ガラス、（４１は半導
体素子（５）に（６）のワイヤを介して接続しているリ
ードフレームで、セラミック基板（１）、及びセラミッ
クフタ（２１に非晶質ガラス（３）を介して接着される
。
一般的な半４ｒ＊装置の低融点ガラスシールセラミック
パッケージは、セラミック基板ｆｉ＋に封止材である非
晶質ガラス（３１によってリードフレーム（４１を固着
し、また、セラミックフタｔ２１に、封止材の非晶質ガ
ラス（３１を印刷、焼成した状暢で購入している。
パッケージは、セラミック基板ｆｉ＋に封止材である非
晶質ガラス（３１によってリードフレーム（４１を固着
し、また、セラミックフタｔ２１に、封止材の非晶質ガ
ラス（３１を印刷、焼成した状暢で購入している。
封止材の非晶質ガラス（３）はセラミック基板（１）も
。
。
セラミックフタ（２）も同様のもので半導体装置の組立
を行なう。
を行なう。
従来の低融点ガラスシールセラミックパッケージは以上
のように構成されているので、セラミック基板（１）と
、セラミックフタ（２；を高１（４００〜５００℃）に
おいて非晶質ガラス（３１を溶融し封着する際２セラミ
ツク基板（１）の封止材の非晶質ガラス（３）が溶融し
、リードフレーム（４）の位置ずれ、及びリードフレー
ム（４）の位置ずれ°によるワイヤ（６）へのダメージ
、断線などの問題点がめった。
のように構成されているので、セラミック基板（１）と
、セラミックフタ（２；を高１（４００〜５００℃）に
おいて非晶質ガラス（３１を溶融し封着する際２セラミ
ツク基板（１）の封止材の非晶質ガラス（３）が溶融し
、リードフレーム（４）の位置ずれ、及びリードフレー
ム（４）の位置ずれ°によるワイヤ（６）へのダメージ
、断線などの問題点がめった。
この発明は上記のような問題点を解消するためになされ
たもので、リードフレーム（４）の位置ずれ。
たもので、リードフレーム（４）の位置ずれ。
及びリードフレーム（４）の位置ずれによるワイヤ（６
）へのダメージ、断線を解消することができる半導体装
置低融点ガラスシールセラミックパッケージを提供する
ことを目的とする。
）へのダメージ、断線を解消することができる半導体装
置低融点ガラスシールセラミックパッケージを提供する
ことを目的とする。
この発明に係る半４本装置は、セラミック基板の封止材
が結晶化ガラスからなり、セラミックフタの封止材の非
晶質ガラスにより封止されたものでめる口 〔作 用〕 この発明においてリードフレームの位置スれ、及びリー
ドフレームの位置ずれによるワイヤへのダメージ、断線
は、セラミック基板の封止材が結晶化ガラスにより解消
され、不良率が低減する。
が結晶化ガラスからなり、セラミックフタの封止材の非
晶質ガラスにより封止されたものでめる口 〔作 用〕 この発明においてリードフレームの位置スれ、及びリー
ドフレームの位置ずれによるワイヤへのダメージ、断線
は、セラミック基板の封止材が結晶化ガラスにより解消
され、不良率が低減する。
第１−図はこの発明の一実施例を示す断面で、（１）は
牛４に素子を固着するためのセラミック基板、（２Ｊは
池の部分の組立終了後に取り付けられるセラミックフタ
、（３）は前記セラミック基板（１）と接着させるセラ
ミックフタ（２）に塗布、焼成された非晶質ガラス。
牛４に素子を固着するためのセラミック基板、（２Ｊは
池の部分の組立終了後に取り付けられるセラミックフタ
、（３）は前記セラミック基板（１）と接着させるセラ
ミックフタ（２）に塗布、焼成された非晶質ガラス。
（４１は半導体素子（５）と（６）のワイヤを介して接
続させているセラミック基板（１）の封止材を介して接
着しているリードフレーム＆（７）はセラミック基板は
）の封止材の結晶化ガラスである。結晶化ガラス（７）
はリードフレーム（４１をセラミック基板（１）に固着
させるものでもめる。
続させているセラミック基板（１）の封止材を介して接
着しているリードフレーム＆（７）はセラミック基板は
）の封止材の結晶化ガラスである。結晶化ガラス（７）
はリードフレーム（４１をセラミック基板（１）に固着
させるものでもめる。
ここで示した半導体装置低融点ガラスシールセラミック
パッケージの生産工程について詳細に説明する。
パッケージの生産工程について詳細に説明する。
半導体素子を低融ガラスシールセラミックパッケージに
収納するには通常以下の手順に従って行なわれる。
収納するには通常以下の手順に従って行なわれる。
まず＆第１図に示すセラミック基板（１）に半導本素子
（５１をロウ材を用いて固着させる。つづいて半導本素
子＋５１４：に形成されている配線用電極パッドとセラ
ミック基板（１）に封止材を介して接着されたリードフ
レーム（４）とをワイヤ＋６） （金［６るいはアルミ
線）により汲続する。この後、封止材の非晶質ガラス（
３１が塗布、焼成されているセラミックフタ＋２＋を高
温で非晶質ガラス（３）を溶融し、半導体素子（５１の
固着されたセラミック基板（１）と封着する。通常、上
記封着時にセラミック基板（１）を上側に配置し、セラ
ミックフタ（２）を上側からセラミック基板（１）の自
重あるいはおもり等で押えるか、又はセラミック基板（
１）をＦ側に配置し、セラミックフタ（２１を上側から
おもり等で押えて封着する。
（５１をロウ材を用いて固着させる。つづいて半導本素
子＋５１４：に形成されている配線用電極パッドとセラ
ミック基板（１）に封止材を介して接着されたリードフ
レーム（４）とをワイヤ＋６） （金［６るいはアルミ
線）により汲続する。この後、封止材の非晶質ガラス（
３１が塗布、焼成されているセラミックフタ＋２＋を高
温で非晶質ガラス（３）を溶融し、半導体素子（５１の
固着されたセラミック基板（１）と封着する。通常、上
記封着時にセラミック基板（１）を上側に配置し、セラ
ミックフタ（２）を上側からセラミック基板（１）の自
重あるいはおもり等で押えるか、又はセラミック基板（
１）をＦ側に配置し、セラミックフタ（２１を上側から
おもり等で押えて封着する。
この発明の実施例の場合、セラミック基板（１１の封止
材である結晶化ガラス（７）はリードフレーム（４）を
セラミック基板（１１に接着させる時に低融点ガラスを
結晶化して用いるために、セラミックフタ（２）の封着
時に溶融しないので、封着時の荷重及び取扱いによるリ
ードフレーム（４）の位置ずれ及びリードフレーム（４
）の位置ずれによるワイｆ（６）へのダメージ、断線を
解消することができる。
材である結晶化ガラス（７）はリードフレーム（４）を
セラミック基板（１１に接着させる時に低融点ガラスを
結晶化して用いるために、セラミックフタ（２）の封着
時に溶融しないので、封着時の荷重及び取扱いによるリ
ードフレーム（４）の位置ずれ及びリードフレーム（４
）の位置ずれによるワイｆ（６）へのダメージ、断線を
解消することができる。
セラミックフタ（２］の封止材の非晶質ガラス（３）は
封着時に溶融し、セラミック基板（１）と封着される。
封着時に溶融し、セラミック基板（１）と封着される。
第１図では一般的な低融点ガラスシールセラミックパッ
ケージの例を説明したが、セラミックフタ（２）に光透
過窓を備えたＥＰＲＯＭ用低融点ガラスシールセラミッ
クパッケージの場合も同様に問題点を解消することがで
きる。
ケージの例を説明したが、セラミックフタ（２）に光透
過窓を備えたＥＰＲＯＭ用低融点ガラスシールセラミッ
クパッケージの場合も同様に問題点を解消することがで
きる。
以上のように、この発明によればセラミック基板の封止
材に結晶化ガラスを用いて、セラミックフタの封止材の
非晶質ガラスと封着することにより、封着時にリードフ
レームの位置ずれ、及びリードフレームの位置ずれによ
るワイヤへのダメージ、断線を解消することができ、不
良率か低減する効果がめる。
材に結晶化ガラスを用いて、セラミックフタの封止材の
非晶質ガラスと封着することにより、封着時にリードフ
レームの位置ずれ、及びリードフレームの位置ずれによ
るワイヤへのダメージ、断線を解消することができ、不
良率か低減する効果がめる。
第１包はこの発明の一実施例による。低融点ガラスシー
ルセラミックパッケージの断面図、第２図は（ｌｅの低
融点ガラスシールセラミックパッケージの断面図である
。（２）において、（１）はセラミツり基板、（２１は
セラミックフタ＆（３）は非晶質ガラス、＋４１ ＋ｉ
ＩＪ−ドフレーム、（５１は半導体素子、ｔｅｌ ハ
フ （−ｙ、（７）は結晶化ガラスでるる。 なお１図中、同一符号は同一、又は相当部分を示す。 代 理 人 大 岩 増 雄第１図 第２図
ルセラミックパッケージの断面図、第２図は（ｌｅの低
融点ガラスシールセラミックパッケージの断面図である
。（２）において、（１）はセラミツり基板、（２１は
セラミックフタ＆（３）は非晶質ガラス、＋４１ ＋ｉ
ＩＪ−ドフレーム、（５１は半導体素子、ｔｅｌ ハ
フ （−ｙ、（７）は結晶化ガラスでるる。 なお１図中、同一符号は同一、又は相当部分を示す。 代 理 人 大 岩 増 雄第１図 第２図
Claims (1)
- 半導体素子を固着するセラミック基板と、封止材によ
り封止されるセラミツクフタ、及び上記セラミック基板
の封止材を介して接着された金属リードフレームとから
なる半導体素子外囲器において、上記セラミック基板の
封止材の結晶化ガラスと、上記セラミックの封止材の非
晶質ガラスによつて封止されたことを特徴とする半導体
装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62291316A JPH01130548A (ja) | 1987-11-17 | 1987-11-17 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62291316A JPH01130548A (ja) | 1987-11-17 | 1987-11-17 | 半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH01130548A true JPH01130548A (ja) | 1989-05-23 |
Family
ID=17767324
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP62291316A Pending JPH01130548A (ja) | 1987-11-17 | 1987-11-17 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH01130548A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0459439A2 (en) * | 1990-05-31 | 1991-12-04 | Fujitsu Limited | Semiconductor package having improved mechanical stability for holding interconnection leads and improved capability of hermetic sealing |
| JPH046857A (ja) * | 1990-04-24 | 1992-01-10 | Nec Corp | 紫外線消去型メモリ集積回路及びその製造方法 |
-
1987
- 1987-11-17 JP JP62291316A patent/JPH01130548A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH046857A (ja) * | 1990-04-24 | 1992-01-10 | Nec Corp | 紫外線消去型メモリ集積回路及びその製造方法 |
| EP0459439A2 (en) * | 1990-05-31 | 1991-12-04 | Fujitsu Limited | Semiconductor package having improved mechanical stability for holding interconnection leads and improved capability of hermetic sealing |
| EP0459439A3 (en) * | 1990-05-31 | 1992-10-14 | Fujitsu Limited | Semiconductor package having improved mechanical stability for holding interconnection leads and improved capability of hermetic sealing |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US3325586A (en) | Circuit element totally encapsulated in glass | |
| JPH01130548A (ja) | 半導体装置 | |
| JPH04206758A (ja) | 半導体装置 | |
| JPS5992552A (ja) | 半導体装置 | |
| JP3445761B2 (ja) | 電子デバイス用セラミックパッケージ | |
| JPS59117250A (ja) | 半導体装置 | |
| JPH03108361A (ja) | 半導体集積回路装置 | |
| JPH0513608A (ja) | 半導体装置 | |
| JPH04171966A (ja) | 半導体装置の製造方法 | |
| JPS633166Y2 (ja) | ||
| JPH01173747A (ja) | 樹脂封止形半導体装置 | |
| JPH036029Y2 (ja) | ||
| JPS63275147A (ja) | 気密封止形半導体装置の製造方法 | |
| JPS635251Y2 (ja) | ||
| JPS59117238A (ja) | 半導体装置の製造方法 | |
| JPS63248155A (ja) | 半導体装置 | |
| JPS62213144A (ja) | 集積回路装置 | |
| JP2753363B2 (ja) | 半導体装置 | |
| JPH01123442A (ja) | 半導体装置用セラミツクパツケージ | |
| JPS62106653A (ja) | 半導体装置 | |
| JPS6017934A (ja) | 半導体装置 | |
| JPS61156842A (ja) | 半導体装置の製造方法 | |
| JPH0541473A (ja) | 半導体装置 | |
| JPS63136534A (ja) | 半導体装置 | |
| JPH0435050A (ja) | 半導体装置及び半導体装置の製造方法 |