JPS62106653A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPS62106653A JPS62106653A JP60247357A JP24735785A JPS62106653A JP S62106653 A JPS62106653 A JP S62106653A JP 60247357 A JP60247357 A JP 60247357A JP 24735785 A JP24735785 A JP 24735785A JP S62106653 A JPS62106653 A JP S62106653A
- Authority
- JP
- Japan
- Prior art keywords
- ceramic
- lid
- ceramic substrate
- lead frame
- substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/02—Containers; Seals
- H01L23/10—Containers; Seals characterised by the material or arrangement of seals between parts, e.g. between cap and base of the container or between leads and walls of the container
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/1515—Shape
- H01L2924/15153—Shape the die mounting substrate comprising a recess for hosting the device
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/15165—Monolayer substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/161—Cap
- H01L2924/1615—Shape
- H01L2924/16152—Cap comprising a cavity for hosting the device, e.g. U-shaped cap
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/161—Cap
- H01L2924/163—Connection portion, e.g. seal
- H01L2924/16315—Shape
Landscapes
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Lead Frames For Integrated Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
この発明は、半導体素子の周囲に気密性の空間が存在す
る半導体装置に関するものである。
る半導体装置に関するものである。
従来、この種の半導体装置の一例として第７図に示すよ
うな低融点ガラスシールセラミックパッケージがあった
。この図において、１は半導体素子を固着するセラミッ
ク基板で、その斜視図を第８図に示す。２は他の部分の
組立終了後に取り付けられろセラミック蓋で、その斜視
図を第９図に示す。３ば前記セラミック基板１とセラミ
・ツク蓋とを接着する封止材からなる封止材層、４は前
記セラミック基板１とセラミックＭ２との間に封止材層
３を介して挾持状態に接続されたリードフし・−ムで、
その外観斜視図を第１０図に示す。５は前記セラミック
基板１上に固着された半導体素子で、これらリードフレ
ーム４と半導体素子５はボンディングワイヤ６によって
ワイヤボンディングされている。
うな低融点ガラスシールセラミックパッケージがあった
。この図において、１は半導体素子を固着するセラミッ
ク基板で、その斜視図を第８図に示す。２は他の部分の
組立終了後に取り付けられろセラミック蓋で、その斜視
図を第９図に示す。３ば前記セラミック基板１とセラミ
・ツク蓋とを接着する封止材からなる封止材層、４は前
記セラミック基板１とセラミックＭ２との間に封止材層
３を介して挾持状態に接続されたリードフし・−ムで、
その外観斜視図を第１０図に示す。５は前記セラミック
基板１上に固着された半導体素子で、これらリードフレ
ーム４と半導体素子５はボンディングワイヤ６によって
ワイヤボンディングされている。
従来の低融点ガラスシールセラミックパッケージは以上
のように構成されているので、セラミック基板１とセラ
ミック蓋２の接着面は平坦である。
のように構成されているので、セラミック基板１とセラ
ミック蓋２の接着面は平坦である。
またリードフレーム４の接着面も平坦であるので、高１
Ｈ（４００〜５００℃）において封止材を溶融ぜしめ封
着ずろ際、セラミック基板１とセラミック蓋２の位置ず
れや、リードフレーム４とセラミック基板１およびセラ
ミック蓋２との位置ずれが生ずる問題点があった。
Ｈ（４００〜５００℃）において封止材を溶融ぜしめ封
着ずろ際、セラミック基板１とセラミック蓋２の位置ず
れや、リードフレーム４とセラミック基板１およびセラ
ミック蓋２との位置ずれが生ずる問題点があった。
この発明は、上記のような問題点を解消するためになさ
れたもので、セラミック基板とセラミック蓋の位置ずれ
や、リードフレームとセラミック基板およびセラミック
蓋との位置ずれを生じないようにした半導体装置を提供
することを目的とする。
れたもので、セラミック基板とセラミック蓋の位置ずれ
や、リードフレームとセラミック基板およびセラミック
蓋との位置ずれを生じないようにした半導体装置を提供
することを目的とする。
この発明に係る半導体装置は、セラミック基板とセラミ
ック蓋およびリードフレームとの位置合わせを容易なら
しめるようにセラミック基板とセラミック蓋の接着面側
に少なくとも一対の凹部を設け、リードフレーム側には
前記凹部に封止材層を介してそれぞれ嵌合する凸部を設
けたものである。
ック蓋およびリードフレームとの位置合わせを容易なら
しめるようにセラミック基板とセラミック蓋の接着面側
に少なくとも一対の凹部を設け、リードフレーム側には
前記凹部に封止材層を介してそれぞれ嵌合する凸部を設
けたものである。
〔作用〕
この発明においては、セラミック基板に封止材を介して
接着されたリードフレームとセラミック蓋とを高温で溶
融した封止材で接着する時、凹部と凸部は互いに噛み合
い、位置合わせが自己整合的に行われる。
接着されたリードフレームとセラミック蓋とを高温で溶
融した封止材で接着する時、凹部と凸部は互いに噛み合
い、位置合わせが自己整合的に行われる。
第１図はこの発明の一実施例を示す半導体装置の断面図
である。なお、第１図のセラミック基板。
である。なお、第１図のセラミック基板。
セラミック蓋、およびリードフレームの外観斜視図を第
２図、第３図、第４図にそれぞれ示す。また以下では低
融点ガラスシールセラミックパッケージについて説明す
る。第１図において、１は半導体素子を固着するための
セラミック基板、２は他の部分の組立終了後に取り付け
られろセラミック蓋、３は前記セラミック基板１とセラ
ミック蓋２を接着させる封止材（低融点ガラス）からな
る封止材層、４は半導体素子５とボンディングワイヤ６
を介して接続されているリードフレームで、７ば前記セ
ラミック基板１とセラミックＭ２のそれぞれに形成され
た凹部で、第２図、第３図に示ずように少なくとも一対
、この実施例で１よ二対が設けられろ。８は前記リード
フレーム４の接着面の両側に形成された凸部で、各凹部
７にそれぞれ嵌合する。 次にパッケージ工程について
説明する。
２図、第３図、第４図にそれぞれ示す。また以下では低
融点ガラスシールセラミックパッケージについて説明す
る。第１図において、１は半導体素子を固着するための
セラミック基板、２は他の部分の組立終了後に取り付け
られろセラミック蓋、３は前記セラミック基板１とセラ
ミック蓋２を接着させる封止材（低融点ガラス）からな
る封止材層、４は半導体素子５とボンディングワイヤ６
を介して接続されているリードフレームで、７ば前記セ
ラミック基板１とセラミックＭ２のそれぞれに形成され
た凹部で、第２図、第３図に示ずように少なくとも一対
、この実施例で１よ二対が設けられろ。８は前記リード
フレーム４の接着面の両側に形成された凸部で、各凹部
７にそれぞれ嵌合する。 次にパッケージ工程について
説明する。
半導体素子５を低融点ガラスジ〜ルセラミックパッケー
ジに収納するには、通常以下の手順に従って行われる。
ジに収納するには、通常以下の手順に従って行われる。
まず、第１図に示すセラミック基板１に半導体素子５を
ろう材を用いて固着させる。続いて半導体素子５上に形
成されている配線用パッドとセラミック基板１に封止材
を介して接着されたリードフレーム４とをボッディング
ワイヤ（金線あるいはアルミ線）６により接続する。
ろう材を用いて固着させる。続いて半導体素子５上に形
成されている配線用パッドとセラミック基板１に封止材
を介して接着されたリードフレーム４とをボッディング
ワイヤ（金線あるいはアルミ線）６により接続する。
この後、封＋ｈ 材が接着されているセラミック蓋２を
高ｌ是て溶融した封止材て半導体素子５の固着されたセ
ラミック基板１に封着する。通常前記封着時にはセラミ
・ツク基板１を上側に配置し、セラミック蓋２を上側か
らセラミック基板１の自重あるいはおもりで押えるか、
セラミ・ツク基板１を下側に配置し、セラミック蓋２を
上側からおもり等で押さえる必要がある。この時、封止
材は溶融状態にあるので、この実施例の場合、凹部７と
凸部８が自己整合的に噛み合い、セラミック基板１とセ
ラミック蓋２の位置ずれや、リードフレーム４とセラミ
ック基板１およびセラミック蓋２との位置ずれを防止す
ることができる。
高ｌ是て溶融した封止材て半導体素子５の固着されたセ
ラミック基板１に封着する。通常前記封着時にはセラミ
・ツク基板１を上側に配置し、セラミック蓋２を上側か
らセラミック基板１の自重あるいはおもりで押えるか、
セラミ・ツク基板１を下側に配置し、セラミック蓋２を
上側からおもり等で押さえる必要がある。この時、封止
材は溶融状態にあるので、この実施例の場合、凹部７と
凸部８が自己整合的に噛み合い、セラミック基板１とセ
ラミック蓋２の位置ずれや、リードフレーム４とセラミ
ック基板１およびセラミック蓋２との位置ずれを防止す
ることができる。
第５図、第６図はこの発明の他の実施例を示す半導体装
置の断面図である。第５図、第６図は凹部および凸部の
形状を第１図とは異なった形状の凹部７ａ、７ｂおよび
この凹部７ａ、７ｂにそねぞれ嵌合する凸部８ａ、８ｂ
とした実施例である。
置の断面図である。第５図、第６図は凹部および凸部の
形状を第１図とは異なった形状の凹部７ａ、７ｂおよび
この凹部７ａ、７ｂにそねぞれ嵌合する凸部８ａ、８ｂ
とした実施例である。
この動作は第１図と同様で、同様の効果を奏する。
なお、上記各実施例では一般的な低融点ガラスシールセ
ラミックパッケージを例にして説明したが、セラミック
Ｍ２に光透過窓を備えたＥＰＲＯＭ用低融点ガラスシー
ルセラミックパッケージの場ばもこの発明を用いろこと
により、上記実施例と同様に位置ずれを防止することが
できる。
ラミックパッケージを例にして説明したが、セラミック
Ｍ２に光透過窓を備えたＥＰＲＯＭ用低融点ガラスシー
ルセラミックパッケージの場ばもこの発明を用いろこと
により、上記実施例と同様に位置ずれを防止することが
できる。
この発明は以上説明したとおり、セラミック基板とセラ
ミック蓋に少なくとも一対の凹部をそれぞれ設けろとと
もに、これらの凹部にそれぞれ嵌合する凸部をリードフ
レームの接続面の両側にそれぞれ設けたので、セラミッ
ク基板、セラミック蓋、およびリードフレームのそれぞ
れは各凹部と各凸部が嵌合することにより容易に位置決
めができ、従来のように位置ずれを生じることもなく、
位置決め精度の向上２歩留りの向上、さらには品質の向
上が図れる等の効果が得られる。
ミック蓋に少なくとも一対の凹部をそれぞれ設けろとと
もに、これらの凹部にそれぞれ嵌合する凸部をリードフ
レームの接続面の両側にそれぞれ設けたので、セラミッ
ク基板、セラミック蓋、およびリードフレームのそれぞ
れは各凹部と各凸部が嵌合することにより容易に位置決
めができ、従来のように位置ずれを生じることもなく、
位置決め精度の向上２歩留りの向上、さらには品質の向
上が図れる等の効果が得られる。
第１図はこの発明の一実施例を示す半導体装置の断面側
面図、第２図、第３図、および第４図はこの発明のセラ
ミック基板、セラミック蓋、およびリードフし・−ムの
外観斜視図、第５図、第６図はこの発明の他の実施例を
示す半導体装置の断面側面図、第７図は従来の半導体装
置の断面側面図、第８図、第９図、および第１０図は従
来のセラミ・ツク基板、セラミック蓋、およびリードフ
レームの外観斜視図である。 図において、１はセラミック基板、２はセラミック蓋、
３は封止材層、４はリードフレーム、５は半導体素子、
６はボンディングワイヤ、７は凹部、８１．を凸部であ
る。 なお、各図中の同一符号は同一まｔコは相当部分を示す
。 代理人 大 岩 増 雄 （外２名）第３図 ８凸部 第２図 第５区 第６図 第７図 第８因 第１０図 手続補正書（自発）５．補 特許庁長白゛殿
（１）３、補正をする者 正の対象 書の発明の詳細な説明の欄および図面 圧の内容 明細湯温２頁７行の「セラミンク蓋」を、ミック蓋２」
と補正する。 第２図を別紙のように補正する。 以 上
面図、第２図、第３図、および第４図はこの発明のセラ
ミック基板、セラミック蓋、およびリードフし・−ムの
外観斜視図、第５図、第６図はこの発明の他の実施例を
示す半導体装置の断面側面図、第７図は従来の半導体装
置の断面側面図、第８図、第９図、および第１０図は従
来のセラミ・ツク基板、セラミック蓋、およびリードフ
レームの外観斜視図である。 図において、１はセラミック基板、２はセラミック蓋、
３は封止材層、４はリードフレーム、５は半導体素子、
６はボンディングワイヤ、７は凹部、８１．を凸部であ
る。 なお、各図中の同一符号は同一まｔコは相当部分を示す
。 代理人 大 岩 増 雄 （外２名）第３図 ８凸部 第２図 第５区 第６図 第７図 第８因 第１０図 手続補正書（自発）５．補 特許庁長白゛殿
（１）３、補正をする者 正の対象 書の発明の詳細な説明の欄および図面 圧の内容 明細湯温２頁７行の「セラミンク蓋」を、ミック蓋２」
と補正する。 第２図を別紙のように補正する。 以 上
Claims (1)
- 半導体素子を固着するセラミック基板と、前記セラミッ
ク基板とで気密性の空間を形成するセラミック蓋と、前
記セラミック基板とセラミック蓋とが、封止材を介して
挾持状態にその接着面に接着されるリードフレームとか
らなる半導体装置において、前記セラミック基板とセラ
ミック蓋の接着面側の所定個所に少なくとも一対の位置
決め用の凹部を形成するとともに、前記リードフレーム
の接着面の両側に、前記凹部にそれぞれ嵌合する位置決
め用の凸部を設けたことを特徴とする半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60247357A JPS62106653A (ja) | 1985-11-05 | 1985-11-05 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60247357A JPS62106653A (ja) | 1985-11-05 | 1985-11-05 | 半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS62106653A true JPS62106653A (ja) | 1987-05-18 |
Family
ID=17162213
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP60247357A Pending JPS62106653A (ja) | 1985-11-05 | 1985-11-05 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS62106653A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0251259A (ja) * | 1988-08-12 | 1990-02-21 | Mitsui Petrochem Ind Ltd | 半導体装置およびその製造方法 |
| US5646443A (en) * | 1993-10-15 | 1997-07-08 | Nec Corporation | Semiconductor package |
-
1985
- 1985-11-05 JP JP60247357A patent/JPS62106653A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0251259A (ja) * | 1988-08-12 | 1990-02-21 | Mitsui Petrochem Ind Ltd | 半導体装置およびその製造方法 |
| US5646443A (en) * | 1993-10-15 | 1997-07-08 | Nec Corporation | Semiconductor package |
| US5789812A (en) * | 1993-10-15 | 1998-08-04 | Nec Corporation | Semiconductor package |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS62106653A (ja) | 半導体装置 | |
| JPS62580B2 (ja) | ||
| US10141487B1 (en) | Cover for light emitter | |
| JPH02103967A (ja) | 光センサ用パッケージ | |
| JPH0487354A (ja) | 半導体装置 | |
| JPH04290477A (ja) | 半導体装置及びその実装構造 | |
| JPS6334275Y2 (ja) | ||
| JPH06138072A (ja) | マイクロセンサ | |
| JPS61267363A (ja) | イメ−ジセンサ | |
| JPS5851454U (ja) | 半導体装置 | |
| JPS5992552A (ja) | 半導体装置 | |
| JPS6265442A (ja) | 封着構造 | |
| JPH01130548A (ja) | 半導体装置 | |
| JPS6259887B2 (ja) | ||
| JPH0348446A (ja) | 半導体装置 | |
| JPS6074659A (ja) | 半導体装置 | |
| JP2543661Y2 (ja) | マイクロ波トランジスタ | |
| JPH01123442A (ja) | 半導体装置用セラミツクパツケージ | |
| JPH0337861B2 (ja) | ||
| JPS5818369Y2 (ja) | 固体撮像装置 | |
| JPH02111059A (ja) | 半導体装置 | |
| JPS62213144A (ja) | 集積回路装置 | |
| JPS6334276Y2 (ja) | ||
| JPS6343337A (ja) | 半導体装置 | |
| JPH0329828U (ja) |