JPS63136534A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPS63136534A JPS63136534A JP28331586A JP28331586A JPS63136534A JP S63136534 A JPS63136534 A JP S63136534A JP 28331586 A JP28331586 A JP 28331586A JP 28331586 A JP28331586 A JP 28331586A JP S63136534 A JPS63136534 A JP S63136534A
- Authority
- JP
- Japan
- Prior art keywords
- ceramic
- semiconductor chip
- molten glass
- island
- onto
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 40
- 239000000919 ceramic Substances 0.000 claims abstract description 43
- 239000006060 molten glass Substances 0.000 claims abstract description 14
- 229910052709 silver Inorganic materials 0.000 claims abstract description 3
- 239000004332 silver Substances 0.000 claims abstract description 3
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 claims 1
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 abstract description 8
- 239000010931 gold Substances 0.000 abstract description 7
- 229910052737 gold Inorganic materials 0.000 abstract description 6
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 abstract description 4
- 229910052782 aluminium Inorganic materials 0.000 abstract description 4
- 239000000463 material Substances 0.000 abstract description 4
- 230000002040 relaxant effect Effects 0.000 abstract 1
- 238000005219 brazing Methods 0.000 description 3
- 230000007613 environmental effect Effects 0.000 description 3
- 238000004519 manufacturing process Methods 0.000 description 3
- 238000007747 plating Methods 0.000 description 3
- 239000011521 glass Substances 0.000 description 2
- 229910001020 Au alloy Inorganic materials 0.000 description 1
- 229910000676 Si alloy Inorganic materials 0.000 description 1
- 229910045601 alloy Inorganic materials 0.000 description 1
- 239000000956 alloy Substances 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 210000004907 gland Anatomy 0.000 description 1
- 238000009434 installation Methods 0.000 description 1
- 150000002500 ions Chemical class 0.000 description 1
- 238000007789 sealing Methods 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 239000000758 substrate Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/3201—Structure
- H01L2224/32012—Structure relative to the bonding area, e.g. bond pad
- H01L2224/32013—Structure relative to the bonding area, e.g. bond pad the layer connector being larger than the bonding area, e.g. bond pad
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
- H01L2224/45001—Core members of the connector
- H01L2224/45099—Material
- H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
- H01L2224/45117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
- H01L2224/45124—Aluminium (Al) as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
- H01L2224/45001—Core members of the connector
- H01L2224/45099—Material
- H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
- H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/45144—Gold (Au) as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
- H01L2224/92—Specific sequence of method steps
- H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
- H01L2224/9222—Sequential connecting processes
- H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
- H01L2224/92247—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a wire connector
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
［産業上の利用分野］
本発明は半導体装置にかかり、特にセラミックパッケー
ジに搭載された半導体装置に関する〔従来の技術〕 従来、この種のセラミックパッケージに搭載された半導
体装置は、プラスチックパッケージに搭載された半導体
装置に比べ、封止性に優れ、水分及び可動イオン等の汚
れの侵入を防ぎ、耐湿性等高信額度が得られる。
ジに搭載された半導体装置に関する〔従来の技術〕 従来、この種のセラミックパッケージに搭載された半導
体装置は、プラスチックパッケージに搭載された半導体
装置に比べ、封止性に優れ、水分及び可動イオン等の汚
れの侵入を防ぎ、耐湿性等高信額度が得られる。
第３図は、従来のセラミックパッケージに搭載された半
導体装置の一例である。あらかじめセラミックベース１
のアイランド２（半導体チップを搭載する筒用）上にＡ
ｕ（金）メッキ層１０が形成され、リードフレーム３が
溶融ガラス０によりセラミックベース１に固定されたセ
ラミックケースに、Ａｕ−３ｔ等のろう材１１を使用し
て、半導体チップ４を固定し、３０μφ程度の金線又は
アルミニウム腺７でボンディングし、セラミックキャッ
プ８を溶融ガラス１２を用いて４８０°Ｃ程度の温度で
封止されている 〔発明が解決しようとする問題点〕 上述した従来のセラミックパッケージに搭載された半導
体装置は、半導体チップをセラミックのアイランド上に
固定するために金とシリコンの合金化を利用しており、
アイランド部分の金メッキ層及び、Ａｕ−３ｉ等のろう
材を使用するため、製造コストが高いという欠点がある
また、セラミックと半導体チップの熱膨張率の違いによ
り、半導体チップに機械的ストレスが加わり、温度サイ
クル等熱的環境変動により、電気的特性の変動及び半導
体チップにクラックを生じ、故障を引き起こすという欠
点がある。この機械的ストレスは、半導体チップの面積
が大きいほど顕著である。
導体装置の一例である。あらかじめセラミックベース１
のアイランド２（半導体チップを搭載する筒用）上にＡ
ｕ（金）メッキ層１０が形成され、リードフレーム３が
溶融ガラス０によりセラミックベース１に固定されたセ
ラミックケースに、Ａｕ−３ｔ等のろう材１１を使用し
て、半導体チップ４を固定し、３０μφ程度の金線又は
アルミニウム腺７でボンディングし、セラミックキャッ
プ８を溶融ガラス１２を用いて４８０°Ｃ程度の温度で
封止されている 〔発明が解決しようとする問題点〕 上述した従来のセラミックパッケージに搭載された半導
体装置は、半導体チップをセラミックのアイランド上に
固定するために金とシリコンの合金化を利用しており、
アイランド部分の金メッキ層及び、Ａｕ−３ｉ等のろう
材を使用するため、製造コストが高いという欠点がある
また、セラミックと半導体チップの熱膨張率の違いによ
り、半導体チップに機械的ストレスが加わり、温度サイ
クル等熱的環境変動により、電気的特性の変動及び半導
体チップにクラックを生じ、故障を引き起こすという欠
点がある。この機械的ストレスは、半導体チップの面積
が大きいほど顕著である。
本発明の・セラミックパッケージにｒ６載された半導体
装置は、半４体チップをＡｇ（銀）ペーストでセラミッ
クのアイランド上に予備固定し、さらに半導体チップ側
面を溶融ガラスにより、セラミックケースに強固に固定
する事を特徴とする。
装置は、半４体チップをＡｇ（銀）ペーストでセラミッ
クのアイランド上に予備固定し、さらに半導体チップ側
面を溶融ガラスにより、セラミックケースに強固に固定
する事を特徴とする。
次に、本発明について図面を参照して説明する。
第１図は本発明のセラミックパッケージに搭藷された半
導体装置の一実施例の縦断面図である。又、第２図（ω
〜（ｅ）は本発明の一実施例の製造工程を示す罷断面図
である。セラミックベース１上にリードフレーム３を溶
融ガラス９を用いて固定したセラミックケース（第２図
（３））のアイランド上にＡｇペースト５を用いて半導
体チップ４を固定する（第２図（（へ））。つぎに溶融
ガラス６をセラミックケースのアイランド２上に注入し
、４８０℃程度の温度で焼成して半導体チップ４の側面
をセラミックケースに強固に固定する（第２図（Ｃ））
。その後３０μφ程度の金線又はアルミニウム！２７で
ボンディングしく第２図（社））、溶融ガラス１２を用
いてセラミックキャップ８を封止する（第２図（ｅ））
。Ａｇペーストは従来のＡｕ−５ｉ合金に比べ、半導体
チップとセラミックの接菅力は弱く、温度サイクル等の
熱的環境変動により容易に半導体チップがセラミックか
らはがれるので、溶融ガラスを用いる事により、半導体
測置とセラミックケースの強固な固定力を得る事が必要
である。
導体装置の一実施例の縦断面図である。又、第２図（ω
〜（ｅ）は本発明の一実施例の製造工程を示す罷断面図
である。セラミックベース１上にリードフレーム３を溶
融ガラス９を用いて固定したセラミックケース（第２図
（３））のアイランド上にＡｇペースト５を用いて半導
体チップ４を固定する（第２図（（へ））。つぎに溶融
ガラス６をセラミックケースのアイランド２上に注入し
、４８０℃程度の温度で焼成して半導体チップ４の側面
をセラミックケースに強固に固定する（第２図（Ｃ））
。その後３０μφ程度の金線又はアルミニウム！２７で
ボンディングしく第２図（社））、溶融ガラス１２を用
いてセラミックキャップ８を封止する（第２図（ｅ））
。Ａｇペーストは従来のＡｕ−５ｉ合金に比べ、半導体
チップとセラミックの接菅力は弱く、温度サイクル等の
熱的環境変動により容易に半導体チップがセラミックか
らはがれるので、溶融ガラスを用いる事により、半導体
測置とセラミックケースの強固な固定力を得る事が必要
である。
また、５度サイクル等熱的環境変化に対するセラミック
と半導体チップの熱膨張率の違いによる機械的ストレス
は、半導体チップを側面で固定しているため、従来の半
導体チップ裏面で固定する場合に比べ、緩和され、電気
的特性の変動及びクラック防止に十分効果がある。
と半導体チップの熱膨張率の違いによる機械的ストレス
は、半導体チップを側面で固定しているため、従来の半
導体チップ裏面で固定する場合に比べ、緩和され、電気
的特性の変動及びクラック防止に十分効果がある。
以上説明したように本発明は、半導体チップをＡｇペー
ストでセラミックのアイランド上に予備固定し、さらに
半導体チップ側面を溶融ガラスによりセラミックケース
に強固に固定する事により、金の使用をなりシ、製造原
価の低減を可能にし、さらに半導体チップ側面を固定す
る事により温度サイクル等熱的環境変化による機械的ス
トレスを緩和し、高信頼度の半導体装置を提供できる効
果がある。
ストでセラミックのアイランド上に予備固定し、さらに
半導体チップ側面を溶融ガラスによりセラミックケース
に強固に固定する事により、金の使用をなりシ、製造原
価の低減を可能にし、さらに半導体チップ側面を固定す
る事により温度サイクル等熱的環境変化による機械的ス
トレスを緩和し、高信頼度の半導体装置を提供できる効
果がある。
また本発明は、溶融ガラス封止型セラミックパッケージ
について詳細に説明したが、シームウェルド、ハーメチ
ックシール型セラミックパッケージについても同様に適
用可能である。
について詳細に説明したが、シームウェルド、ハーメチ
ックシール型セラミックパッケージについても同様に適
用可能である。
第１図は、本発明のセラミックパッケージに搭αした半
導体装置の一実施例を示す縦断面図、第２図（（１）〜
（Ｃ）は本発明の一実施例の製造工程を示す縦断面図、
第３図は、従来のセラミックパッケージに７３ Ｑされ
た半導体装置の一例を示す縦断面図である。 １・・・セラミックのベース（基板）。 ２・・・セラミックベースのアイランド。 ３・・・リードフレーム、４・・・半導体チップ。 ５・・・Ａｇペースト。 ６・・・半導体チップ固定用溶融ガラス。 ７・・・Ａｕ線又はアルミニウム線。 ８・・・セラミックキャップ。 ９・・・リードフレーム固定用溶融ガラス。 ＩＯ・・・金メッキ層、 １１・・・Ａｕ−３ｔ等のろ
う材。 １２・・・セラミックキャップ固定用溶融ガラス。 序１図 乎 ３ 図
導体装置の一実施例を示す縦断面図、第２図（（１）〜
（Ｃ）は本発明の一実施例の製造工程を示す縦断面図、
第３図は、従来のセラミックパッケージに７３ Ｑされ
た半導体装置の一例を示す縦断面図である。 １・・・セラミックのベース（基板）。 ２・・・セラミックベースのアイランド。 ３・・・リードフレーム、４・・・半導体チップ。 ５・・・Ａｇペースト。 ６・・・半導体チップ固定用溶融ガラス。 ７・・・Ａｕ線又はアルミニウム線。 ８・・・セラミックキャップ。 ９・・・リードフレーム固定用溶融ガラス。 ＩＯ・・・金メッキ層、 １１・・・Ａｕ−３ｔ等のろ
う材。 １２・・・セラミックキャップ固定用溶融ガラス。 序１図 乎 ３ 図
Claims (1)
- セラミックアイランド上に銀ペーストで半導体チップ裏
面が固定され、該半導体チップの側面が溶融ガラスによ
りセラミックケースに固定されている事を特徴とするセ
ラミックパッケージの半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP28331586A JPS63136534A (ja) | 1986-11-27 | 1986-11-27 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP28331586A JPS63136534A (ja) | 1986-11-27 | 1986-11-27 | 半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS63136534A true JPS63136534A (ja) | 1988-06-08 |
Family
ID=17663869
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP28331586A Pending JPS63136534A (ja) | 1986-11-27 | 1986-11-27 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS63136534A (ja) |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS575341A (en) * | 1980-06-12 | 1982-01-12 | Mitsubishi Electric Corp | Semiconductor device |
| JPS5889830A (ja) * | 1981-11-24 | 1983-05-28 | Hitachi Ltd | 半導体装置 |
| JPS6049634A (ja) * | 1983-08-29 | 1985-03-18 | Rohm Co Ltd | 半導体装置の製造方法 |
-
1986
- 1986-11-27 JP JP28331586A patent/JPS63136534A/ja active Pending
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS575341A (en) * | 1980-06-12 | 1982-01-12 | Mitsubishi Electric Corp | Semiconductor device |
| JPS5889830A (ja) * | 1981-11-24 | 1983-05-28 | Hitachi Ltd | 半導体装置 |
| JPS6049634A (ja) * | 1983-08-29 | 1985-03-18 | Rohm Co Ltd | 半導体装置の製造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS6031102B2 (ja) | 集積回路パツケージおよびその製作方法 | |
| US4229758A (en) | Package for semiconductor devices with first and second metal layers on the substrate of said package | |
| US4558346A (en) | Highly reliable hermetically sealed package for a semiconductor device | |
| JPS63136534A (ja) | 半導体装置 | |
| JPH11307713A (ja) | 半導体装置用リードフレーム | |
| JP2694871B2 (ja) | 半導体装置 | |
| JPS59117250A (ja) | 半導体装置 | |
| JP2589520B2 (ja) | 樹脂封止型半導体装置の製造方法 | |
| JPH06241889A (ja) | 半導体装置 | |
| JPH05218271A (ja) | Ｉｃパッケージ | |
| JPH03108361A (ja) | 半導体集積回路装置 | |
| JPS63262858A (ja) | 半導体装置 | |
| JPH04107955A (ja) | 電子回路素子の封止方法 | |
| JPH04107931A (ja) | 半導体装置 | |
| JPH01238129A (ja) | 樹脂封止型半導体装置 | |
| JPS62183133A (ja) | 半導体装置 | |
| JPS6155778B2 (ja) | ||
| JPS6147649A (ja) | 半導体装置およびその製造方法 | |
| JPS61156842A (ja) | 半導体装置の製造方法 | |
| JPS60177656A (ja) | 半導体装置 | |
| JPH01187959A (ja) | 樹脂封止型半導体装置 | |
| JPS6197842A (ja) | 半導体装置 | |
| JPS62205635A (ja) | ハイブリツド集積回路の製造方法 | |
| JPH0391256A (ja) | 半導体装置 | |
| JPH01201947A (ja) | 半導体装置 |