JPS60177656A - 半導体装置 - Google Patents

半導体装置

Info

Publication number
JPS60177656A
JPS60177656A JP59032438A JP3243884A JPS60177656A JP S60177656 A JPS60177656 A JP S60177656A JP 59032438 A JP59032438 A JP 59032438A JP 3243884 A JP3243884 A JP 3243884A JP S60177656 A JPS60177656 A JP S60177656A
Authority
JP
Japan
Prior art keywords
container
cap
ceramic
semiconductor device
semiconductor element
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP59032438A
Other languages
English (en)
Inventor
Ryohei Saga
嵯峨　良平
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Microcomputer System Ltd
Hitachi Ltd
Original Assignee
Hitachi Ltd
Hitachi Microcomputer Engineering Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd, Hitachi Microcomputer Engineering Ltd filed Critical Hitachi Ltd
Priority to JP59032438A priority Critical patent/JPS60177656A/ja
Publication of JPS60177656A publication Critical patent/JPS60177656A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/10—Containers; Seals characterised by the material or arrangement of seals between parts, e.g. between cap and base of the container or between leads and walls of the container
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/4847—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond
    • H01L2224/48472—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond the other connecting portion not on the bonding area also being a wedge bond, i.e. wedge-to-wedge
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15153—Shape the die mounting substrate comprising a recess for hosting the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/15165—Monolayer substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/1615—Shape
    • H01L2924/16195—Flat cap [not enclosing an internal cavity]

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Die Bonding (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔技術分野〕 本発明は半導体装置さらには、セラミック封止半導体装
置におけるガラス封止技術に関する。
〔背景技術〕
ＩＣ，ＬＳＩなどの半導体集積回路装置は半導体チップ
表面に形成されたアルミニウム配線やＰｎ接合が外部よ
りの水分による腐食、金属イオンによる劣化を防止する
ために樹脂により成形封止するか、又はセラミック容器
（ベース）内圧入れて密封封止する必要があり、セラミ
ック容器に入れる場合は容器の開口部とキャップとの間
をガラスで密着封止するのが一般的である。
これまでセラミック容器のガラス封止は第１図に示すよ
うにセラミック容器（ベース）１内に半導体素子（チッ
プ）２を入れて固定し、半導体素子の複数の電極をワイ
ヤ３や容器内にあらかじめ埋めこんだメタライズ配線４
を介してセラミック容器外側面忙取出した状態で、金属
またはセラミックの板からなるキャップ５を容器の開口
面上におき、電熱炉中な通して容器の上面にあらかじめ
塗布しであるガラス材６を熱で融かすことにより、キャ
ップを容器に接続して封止を完了していた。
なお、メタライズ配線４の外部露出部には外部リード（
又はピン）１０が接続される。
しかし、このようなガラス封止技術では下記の問題点を
生じることが本願発明者によりあきらかとされた。
第１にキャップのセラミック容器（ペース）上への位置
決めの際に第２図に示すようにキー？　ツブが左右（又
は前後）にずれやすく、ずれた場合には開口部の隙間が
できて封止不良となったり、又、外形がみぐるしくなり
、外観不良になったりする。
第２に、本願発明者は、キャップとペースのいずれを防
止するためにクリップ等を使い、ずれを修正しながら固
定する方法を開発し、採用しているが、このことは封止
の作業性を著しく低下させることになる。
以上の問題点が本願発明者によりあきらかとされた。
〔目的〕
本発明の目的はガラスを用いて封止する半導体装置にお
いて、キャップとベースの位置決めを確実容易にし、か
つ、気密性、量産性を共に向上することができるセラミ
ック封止構造の提供にある。
〔発明の概要〕
本願において開示される発明のうち代表的なものの概要
を簡単に説明すれば、下記のとおりである。
すなわち、セラミック封止半導体装置において、セラミ
ック容器の開口部にキャップの固定位置を規定するため
の段部を形成し、この段部にお℃１てセラミック容器と
キャップの間に流しこんだガラスにより封止する構造と
したことでキャップ位置ずれをなくし、かつ、気密性の
向上及び封止の作業性を向上することができ、前記発明
の目的が達成できる。
〔実施例１〕 第３図は本発明の一実施例を示すものであって、セラミ
ック封止半導体装置の正面断面図である。
同図において、１はセラミック材を積層焼結してなるセ
ラミック容器（ベース）で上面中央に凹部があけられ、
凹部内に半導体素子（チップ）２が、たとえば銀ペース
ト１１等により接続される。ベース１内にはメタライズ
配線４が埋めこまれ、内側の配線（表面が金メッキされ
る）と半導体素子の図示されない電極との間を金ワイヤ
３で接続（ボンディング）し、外側忙露出する配線４に
はリードやピン１０が接続される。
セラミック容器１の上部にはキャップ５の位置を規定す
る段部７が形成され、この段部７にキャップ５を落とし
こみ、容器１との隙間にガラス材６を融かして流し込み
封止する。又、このガラス材を、上記段部又はキャップ
の下面にあらかじめ塗布しておき、セラミック容器を炉
中に通すことでガラス材が融けて段部な埋めることによ
りガラス封止が完了する方法をとってもよい。
〔実施例２〕 第４図は本発明の他の実施例を示すもので、キャップ５
をセラミック容器の段部７にはめこんでガラス６を流し
こんだ状態の一部拡大断面図である。この例では段部内
にはめこまれたキャップの上面がセラミック容器の上面
と同一平面になるようにキャ°ツブの厚さを選んである
。
第５図は本発明の他の一実施例を示すものであってキャ
ップ自体も周辺に段部８を有し、セラミック容器にはめ
こんだ状態で容器の段部７とキャップの段部８との間の
溝部にガラス材６をなうｔしこんだ例を示す。
本実施例では、キャップ５に段部８を形成しであるため
、ガラス材６が該溝に完全に入ってしまうため、セラミ
ック容器１とキャップ５上面カー同一平面となり、外観
形状が良くなる。さらに、ガラス材６がセラミック容器
１の上面とキャップ５の上面とで作られる同一平面上よ
り突出して〜ないため、該平面に何らかの力が加えられ
ても、ガラス材６には直接力が加わらず気密性は保持さ
れるという優れた効果をも有する。また、平担な上面を
有するため、プリント基板に実装した場合にも、各プリ
ント基板間隔を小さくできると〜・う効果をも有する。
〔実施例３〕 第６図は本発明のさらに他の実施例を示すものであって
、リードレス（ピン）タイプのセラミック封止半導体装
置の斜面図、第７図はその縦断面図である。
この例ではセラミック容器１０４つの側面圧ピンの入る
半丸断面の溝９を有し、溝内面のメタライズ層が容器内
部に通じており、半導体チップ２よりのワイヤ３をポン
ディングするようになっている。キャップ５はセラミッ
ク容器１の開口部を覆い段部にはめこまれた状態でガラ
スを流しこみ封止される。
〔効果〕
以上述べた本発明のいずれの実施例でも下記のように共
通の効果がもたらされる。
（１）　容器の開口部に段部を有することにより、キャ
ップをはめこむ（おとしこむ）ことにより位置決めが容
易でかつ位置ずれがおこらず、封止後の気密性を確保で
きる。
（２）位置決めの際にクリップや治具等を使用すること
なく、又、位置ずれの修正も不要であり封止の作業性が
向上する。
（３）上記（１１（２＋より半導体製品の歩留りを向上
できる。
以上本発明者によってなされた発明を実施例忙もとづき
具体的に説明したが、本発明は上記実施例に限定される
ものではなく、その要旨を逸脱しない範囲で程々変更可
能であることはいうまでもない。
たとえば、紫外線によって半導体メモリ装置内に記憶さ
れている情報を消去するリード・オンリ・メモリー（Ｒ
ＯＭ）装置のパッケージにおいて、紫外線の入射窓とな
るガラス板の取りつけに適用しても同様な効果を有する
。また、上記ＲＯＭ装置のパッケージは、低コスト化の
為セラミックパッケージからプラスチックパッケージへ
と移行されている。そのプラスチックパッケージの紫外
線入射窓の取りつけにも適用可能であることは言うまで
もない、 〔利用分野〕 以上の説明では主として本発明者によりてなされた発明
をその背景となった利用分野である半導体装置の封止方
法に適用した場合について説明したがそれ忙限定される
ものではない。
本発明は一般のセラミック封止半導体装置であって複数
リードを有するもの、あるいはリードを有しないピンタ
イプのもの等いずれも通用できる。
本発明は少なくともベースとキャップで封止するものに
は、適用できる。
【図面の簡単な説明】
第１図はデュアルインラインタイプσ）セラミック封止
半導体装置の一例を示す断面図である。 第２図はキャップがずれた状態を示すセラミック封止半
導体装置の例を示す斜面図である。 第３図は本発明の一実施例を示すセラミック封止半導体
装置の正面断面斜面図である。 第４図及び第５図は本発明の他の一実施例を示すセラミ
ック封止半導体装置のガラス封止部の拡大断面図である
。 第６図は本発明の他の一実施例を示すリードレスタイプ
のセラミック半導体装置の全体斜面図である。第７図は
第６図の縦断面図である。 １・・・セラミック容器（ベース）、２・・・半導体素
子（チップ）、３・・・金ワイヤ、４・・・メタクイズ
層、５・・・キャンプ、６・・・ガラス材、７・・・段
部、８・・・段部、９・・・半丸溝、１０・・・リード
又はピン、１１・・・Ａ［ペースト。 第　１　図 第　２　図 第　３　図 第　４　図　第　５　図

Claims (1)

  1. 【特許請求の範囲】 １、容器内圧半導体素子が封止され、半導体素子の複数
    の電極が容器の外側面に取り出され、容器の開口部はセ
    ラミック、ガラス又は金属からなるキャップで覆われる
    ことＫより封止されてなる半導体装置であって、容器の
    開口部に段部が形成され、この段部忙沿て容器とキャッ
    プとの間を、ガラスにより封止がなされていることを特
    徴とする半導体装置。 ２、上記開口部に接するキャップ周辺部に段部が形成さ
    れている特許請求の範囲第１項に記載の半導体装置。
JP59032438A 1984-02-24 1984-02-24 半導体装置 Pending JPS60177656A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP59032438A JPS60177656A (ja) 1984-02-24 1984-02-24 半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP59032438A JPS60177656A (ja) 1984-02-24 1984-02-24 半導体装置

Publications (1)

Publication Number Publication Date
JPS60177656A true JPS60177656A (ja) 1985-09-11

Family

ID=12358958

Family Applications (1)

Application Number Title Priority Date Filing Date
JP59032438A Pending JPS60177656A (ja) 1984-02-24 1984-02-24 半導体装置

Country Status (1)

Country Link
JP (1) JPS60177656A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4899208A (en) * 1987-12-17 1990-02-06 International Business Machines Corporation Power distribution for full wafer package
US6163076A (en) * 1999-06-04 2000-12-19 Advanced Semiconductor Engineering, Inc. Stacked structure of semiconductor package

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4899208A (en) * 1987-12-17 1990-02-06 International Business Machines Corporation Power distribution for full wafer package
US6163076A (en) * 1999-06-04 2000-12-19 Advanced Semiconductor Engineering, Inc. Stacked structure of semiconductor package

Similar Documents

Publication Publication Date Title
JP2552822B2 (ja) 半導体パッケージおよびその製造方法
JPH041503B2 (ja)
JPH11260856A (ja) 半導体装置及びその製造方法並びに半導体装置の実装構造
US4919857A (en) Method of molding a pin holder on a lead frame
JP2569400B2 (ja) 樹脂封止型半導体装置の製造方法
JPS60177656A (ja) 半導体装置
JPH038113B2 (ja)
JPS63232342A (ja) 半導体装置
JPS61139050A (ja) リ−ドフレ−ム
JPS6223096Y2 (ja)
JPH04247645A (ja) 金属基板の実装構造
KR100244254B1 (ko) 리드 프레임 및 이를 이용한 반도체 패키지
JP2743157B2 (ja) 樹脂封止型半導体装置
KR100268925B1 (ko) 리드프레임및이를이용한반도체패키지
KR100268922B1 (ko) 반도체패키지및그제조방법
KR100351038B1 (ko) 반도체 장치 및 그 제조 방법
JPS62252155A (ja) 混成集積回路
KR19980079223A (ko) 반도체 장치 및 그의 제조 방법
JP2543661Y2 (ja) マイクロ波トランジスタ
JP2917556B2 (ja) 絶縁物封止型電子部品の製造方法
JPH02246143A (ja) リードフレーム
JPS62120035A (ja) 樹脂封止型半導体装置の製造方法
JPH09134929A (ja) 半導体集積回路装置の製造方法およびそれに用いるモールド装置ならびにリードフレームおよびそれを用いた半導体集積回路装置
JPH01187959A (ja) 樹脂封止型半導体装置
JPS62105456A (ja) 樹脂封止ｉｃ