JPH02246143A - リードフレーム - Google Patents

リードフレーム

Info

Publication number
JPH02246143A
JPH02246143A JP1066912A JP6691289A JPH02246143A JP H02246143 A JPH02246143 A JP H02246143A JP 1066912 A JP1066912 A JP 1066912A JP 6691289 A JP6691289 A JP 6691289A JP H02246143 A JPH02246143 A JP H02246143A
Authority
JP
Japan
Prior art keywords
island
lead frame
sealing resin
resin
thermal stress
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP1066912A
Other languages
English (en)
Inventor
Ko Shimomura
興 下村
Osamu Nakagawa
治 中川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP1066912A priority Critical patent/JPH02246143A/ja
Publication of JPH02246143A publication Critical patent/JPH02246143A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors

Landscapes

  • Lead Frames For Integrated Circuits (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は樹脂封止型半導体装置を組立てる際に使用され
るリードフレームに関するものである。
〔従来の技術〕
従来のこの種のリードフレームは第２図に示すように構
成されている。
第２図は従来のリードフレームを拡大して示す平面図、
第３図は従来のリードフレームを使用して組立てられた
樹脂封止型半導体装置を示す断面図である。これらの図
において、ｌはリードフレーム２のフレーム枠、３はこ
のフレーム枠１に吊りリード４を介して支持され、半導
体素子５が搭載されるアイランド、６は前記半導体素子
５にワイヤー７を介して接続されるインナーリード、８
は外部袋Ｒ（図示せず）に電気的に接続されるアウター
リードで、これらインナーリード６およびアウターリー
ド８は、樹脂封止時に樹脂の流れ止めとなるタイバー９
を介して前記フレーム枠１に連結されている。ｌＯは半
導体素子５を前記アイランド３に接合するための接着剤
、Ｉｆは前記半導体素子５を保護するための封止樹脂で
ある。
このように構成された従来のリードフレーム２を使用し
て半導体装置を組立てるには、先ず、アイランド３上に
接着剤１０によって半導体素子５を搭載し、この半導体
素子５とインナーリード６とをワイヤー７によって電気
的に接続させる。そして、このリードフレーム２を樹脂
封止用モールド金型（図示せず）内に型締めし、このモ
ールド金型内に加熱溶融された封止樹脂を注入する。樹
脂が硬化した後、リードフレーム２をモールド金型から
取り出し、吊りリード４．アウターリード８およびタイ
バー９を切断することによってリードフレーム２から樹
脂封止後の半導体装置を分断させる。しかる後、第３図
に示すように、アウターリード８を所定形状に成形して
組立てが終了する。
このようにして組立てられた樹脂封止型半導体装置は、
半田付は等によってプリント基板（図示せず）に実装さ
れ、アウターリード８を介して外部機器（図示せず）等
に対する信号の授受が行われる。
〔発明が解決しようとする課題〕
しかるに、このように構成された従来の樹脂封止型半導
体装置においては、封止樹脂１１とリードフレーム２と
では熱膨張率が異なるため、実装時に加えられる熱によ
って封止樹脂１１に熱応力が生じる。この熱応力が封止
樹脂１１におけるアイランド３の角部３ａと対応する部
位に集中されやすく、この部分を起点として封止樹脂ク
ランクが発生しやすいという問題があった。また、上述
した熱膨張率の違いによってアイランド３と封止樹脂１
１との接着界面が剥離されることもあった。
〔課題を解決するための手段〕
本発明に係るリードフレームは、アイランドの側面に起
伏を形成することによってアイランドに緩衝片を複数並
設したものである。
〔作　用〕
アイランドと封止樹脂との熱膨張率の違いによって生じ
る熱応力は一点に集中されることなく各緩衝片によって
分散されることになり、しかも、緩衝片によって熱応力
が緩和されるからアイランドと封止樹脂との接着面が剥
離されにくくなる。
〔実施例〕
以下、本発明の一実施例を第１図によって詳細に説明す
る。
第１図は本発明に係るリードフレームを示す平面図で、
同図において前記第２図および第３図で説明したものと
同一もしくは同等部材については同一符号を付し、ここ
において詳細な説明は省略する。第１図において、２１
はアイランドで、このアイランド２１は吊りリード４を
介してフレーム枠１に支持されており、このアイランド
２１の外周部には、アイランド２１の側面と直交する方
向に沿って外方へ突出された緩衝片２２と、同じく内方
へ窪まされた凹部２３とが等間隔おいて複数並設されて
いる。また、この緩衝片２２および凹部２３はリードフ
レーム２の成形時にアイランド３と共に形成され、緩衝
片２２とアイランド２１とは一体に形成されている。
このように構成されたリードフレームにおいてもアイラ
ンド２１上に半導体素子（図示せず）を接合し、半導体
素子とインナーリード６をワイヤーによって接続した後
に樹脂封止され、従来と同様にして樹脂封止型半導体装
置が組立てられる。そして、この樹脂封止型半導体装置
をプリント基板（図示せず）等に実装する際に外部から
熱が加えられると、アイランド２１と封止樹脂（図示せ
ず）との熱膨張率の違いによって生じる熱応力は一点に
集中されることなく各緩衝片２２によって分散されるこ
とになる。したがって、熱応力によって封止樹脂クラッ
クが発生するのを抑えることができ、しかも、緩衝片２
２が僅かに撓むことによって熱応力が緩和されるから、
封止樹脂をアイランド２１から剥離されにくくすること
ができる。
上述した本発明の樹脂封止型半導体装置と従来のリード
フレームを使用して組立てられた樹脂封止型半導体装置
とにおける封止樹脂クラックの発生率の違いを表１に示
す。
表１ 表１で示した樹脂封止型半導体装置としては表面実装型
半導体装置として代表的な５ＯＰ（ＳＩｌａｌｌ　０ｕ
ｔｌｉｎｅ　Ｐａｃｋａｇｅ）を使用した。また、評価
結果は、前記半導体装置を８５℃、８５χＲ，Ｈの環境
に７２時間装置し、次いで、２６６℃の溶融半田槽内に
３０秒全体浸漬を行った後のアイランドエツジからの封
止樹脂のクラックを調査したものである。
なお、上記実施例ではアイランド２１の側部に緩衝片２
２と凹部２３とを設けた例を示したが、本発明はこのよ
うな限定にとられれることなく、アイランド２１の側部
に凹部のみを複数並設したり、凸部のみを複数並設した
りしてもよく、上記実施例と同等の効果が得られる。ま
た、アイランド２１の側部に凹凸を設ける際には、凹凸
形状部の寸法はできる限り小さく設定する方が効果的で
ある。
〔発明の効果〕
以上説明したように本発明に係るリードフレームは、ア
イランドの側面に起伏を形成することによってアイラン
ドに緩衝片を複数並設したため、アイランドと封止樹脂
との熱膨張率の違いによって生じる熱応力は一点に集中
されることな（各緩衝片によって分散されることになる
。したがって、熱応力によって封止樹脂にクラックが生
じるのを防止することができ、しかも、緩衝片によって
熱応力が緩和されアイランドと封止樹脂との接着面が剥
離されにくくなるか、ら、本発明に係るリードフレーム
を使用すると信顛性の高い半導体装置が得られる。
【図面の簡単な説明】
第１図は本発明に係るリードフレームを示す平面図、第
２図は従来のリードフレームを拡大して示す平面図、第
３図は従来のリードフレームを使用して組立てられた樹
脂封止型半導体装置を示す断面図である。 ２・・・・リードフレーム、２１・・・・アイランド、
２２・・・・緩衝片。

Claims (1)

    【特許請求の範囲】
  1. 　半導体素子が接合されるアイランドを有し、封止樹脂
    がモールド成形されるリードフレームにおいて、前記ア
    イランドの側面に起伏を形成することによってアイラン
    ドに緩衝片を複数並設したことを特徴とするリードフレ
    ーム。
JP1066912A 1989-03-17 1989-03-17 リードフレーム Pending JPH02246143A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP1066912A JPH02246143A (ja) 1989-03-17 1989-03-17 リードフレーム

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP1066912A JPH02246143A (ja) 1989-03-17 1989-03-17 リードフレーム

Publications (1)

Publication Number Publication Date
JPH02246143A true JPH02246143A (ja) 1990-10-01

Family

ID=13329654

Family Applications (1)

Application Number Title Priority Date Filing Date
JP1066912A Pending JPH02246143A (ja) 1989-03-17 1989-03-17 リードフレーム

Country Status (1)

Country Link
JP (1) JPH02246143A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07161911A (ja) * 1993-12-10 1995-06-23 Nec Corp 樹脂封止型半導体装置
US5844306A (en) * 1995-09-28 1998-12-01 Mitsubishi Denki Kabushiki Kaisha Die pad structure for solder bonding

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07161911A (ja) * 1993-12-10 1995-06-23 Nec Corp 樹脂封止型半導体装置
US5844306A (en) * 1995-09-28 1998-12-01 Mitsubishi Denki Kabushiki Kaisha Die pad structure for solder bonding

Similar Documents

Publication Publication Date Title
US6541856B2 (en) Thermally enhanced high density semiconductor package
JPH0582977B2 (ja)
JPH02246143A (ja) リードフレーム
JPS6223097Y2 (ja)
JP2634249B2 (ja) 半導体集積回路モジュール
JPH0964266A (ja) リードフレーム
US5256903A (en) Plastic encapsulated semiconductor device
JP2589520B2 (ja) 樹脂封止型半導体装置の製造方法
JPH05315540A (ja) 半導体装置
JPH07201928A (ja) フィルムキャリア及び半導体装置
JPH0346358A (ja) 樹脂封止型半導体装置及びその製造方法
KR100198312B1 (ko) 리드프레임의 구조 및 이를 이용한 반도체 패키지
JPH02253650A (ja) リードフレーム
KR100351038B1 (ko) 반도체 장치 및 그 제조 방법
KR0155441B1 (ko) 지지바를 이용한 다이패드구조로 이루어지는 반도체패키지
KR200331874Y1 (ko) 반도체의다핀형태패키지
JPH03255655A (ja) 半導体装置
JPH0366150A (ja) 半導体集積回路装置
KR200186000Y1 (ko) 반도체 리드프레임 탑재판 구조
JPH09134929A (ja) 半導体集積回路装置の製造方法およびそれに用いるモールド装置ならびにリードフレームおよびそれを用いた半導体集積回路装置
JP2665076B2 (ja) リードフレーム
JPH04102359A (ja) 半導体装置およびその製造方法
JPH02139954A (ja) リードフレーム及びこれを用いた樹脂封止型半導体装置
JPH1126680A (ja) 半導体装置用リードフレーム
JPH0547835A (ja) 半導体装置の実装構造