JP2634249B2 - 半導体集積回路モジュール - Google Patents
半導体集積回路モジュールInfo
- Publication number
- JP2634249B2 JP2634249B2 JP20321789A JP20321789A JP2634249B2 JP 2634249 B2 JP2634249 B2 JP 2634249B2 JP 20321789 A JP20321789 A JP 20321789A JP 20321789 A JP20321789 A JP 20321789A JP 2634249 B2 JP2634249 B2 JP 2634249B2
- Authority
- JP
- Japan
- Prior art keywords
- integrated circuit
- semiconductor integrated
- module
- circuit module
- external lead
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/22—Secondary treatment of printed circuits
- H05K3/28—Applying non-metallic protective coatings
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
- H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
- H05K3/341—Surface mounted components
- H05K3/3421—Leaded components
Landscapes
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
- Lead Frames For Integrated Circuits (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 この発明は、半導体集積回路モジュールの構造に関す
るものである。
るものである。
第４図は従来の半導体集積回路パッケージを示す斜視
図、第５図は第４図に示した半導体集積回路パッケージ
を所定のモジュール基板に実装した状態を示す斜視図、
第６図は第５図のように実装した後、さらに成形し、半
導体集積回路モジュールとした状態を示す斜視図、第７
図は第６図のVII−VII線の半部断面図である。
図、第５図は第４図に示した半導体集積回路パッケージ
を所定のモジュール基板に実装した状態を示す斜視図、
第６図は第５図のように実装した後、さらに成形し、半
導体集積回路モジュールとした状態を示す斜視図、第７
図は第６図のVII−VII線の半部断面図である。
図において、１はリードであり、インナリード1aと外
部リード1bとから構成されている。２はパッケージ封止
樹脂、３はモジュール用基板、４は上記外部リード1bを
モジュール用基板３上に設けられた電極（図示せず）に
接続するための接着材、５はモジュール用封止樹脂、10
は半導体集積回路チップ、11はダイパッド、12は金属細
線である。
部リード1bとから構成されている。２はパッケージ封止
樹脂、３はモジュール用基板、４は上記外部リード1bを
モジュール用基板３上に設けられた電極（図示せず）に
接続するための接着材、５はモジュール用封止樹脂、10
は半導体集積回路チップ、11はダイパッド、12は金属細
線である。
次に製造工程について説明する。半導体集積回路チツ
プ10はリードフレームに設けられたダイパッド11に接着
され、半導体集積回路チップ10上の電極と外部リード1b
と直結しているインナリード1aとを金属細線12により接
続した後、パッケージ用封止樹脂２で樹脂封止し、さら
に所定の形状に外部リード1bを加工する。このようにし
て第４図に示す半導体集積回路パッケージができ上が
る。
プ10はリードフレームに設けられたダイパッド11に接着
され、半導体集積回路チップ10上の電極と外部リード1b
と直結しているインナリード1aとを金属細線12により接
続した後、パッケージ用封止樹脂２で樹脂封止し、さら
に所定の形状に外部リード1bを加工する。このようにし
て第４図に示す半導体集積回路パッケージができ上が
る。
次にモジュール用基板３上に設けられた電極（図示せ
ず）と上記半導体集積回路パッケージの外部リード1bと
を半田等の接着材４で接続実装する（第５図参照）。さ
らにこの状態でモジュールとしての所定の形状にモジュ
ール用封止樹脂５で成形し半導体集積回路モジュールの
製造が完了する（第６図，第７図参照）。
ず）と上記半導体集積回路パッケージの外部リード1bと
を半田等の接着材４で接続実装する（第５図参照）。さ
らにこの状態でモジュールとしての所定の形状にモジュ
ール用封止樹脂５で成形し半導体集積回路モジュールの
製造が完了する（第６図，第７図参照）。
［発明が解決しようとする課題］ 従来の半導体集積回路モジュールは以上のように構成
されているので、外部リード1b,外部リード1bとモジュ
ール用基板３の電極とを接着する接着材料４、パッケー
ジ用封止樹脂2,モジュール用封止樹脂5,モジュール用基
板３の熱膨張係数及びヤング率がそれぞれ異なるため
に、それらの数値の差により応力が生ずることとなり、
強度の弱い外部リード部1bが広温度範囲での試験におい
て断線する等の問題点があった。
されているので、外部リード1b,外部リード1bとモジュ
ール用基板３の電極とを接着する接着材料４、パッケー
ジ用封止樹脂2,モジュール用封止樹脂5,モジュール用基
板３の熱膨張係数及びヤング率がそれぞれ異なるため
に、それらの数値の差により応力が生ずることとなり、
強度の弱い外部リード部1bが広温度範囲での試験におい
て断線する等の問題点があった。
この発明は上記の様な従来のものの問題点を除去する
ためになされたものでモジュール成形前の外部リードに
後の試験温度範囲でゴム状を保つコーティング材を曲げ
加工の圧縮側に厚くコーティングすることによってモジ
ュール用封止樹脂での封止後の広温度範囲での試験にお
いて断線しない半導体集積回路モジュールを提供するも
のである。
ためになされたものでモジュール成形前の外部リードに
後の試験温度範囲でゴム状を保つコーティング材を曲げ
加工の圧縮側に厚くコーティングすることによってモジ
ュール用封止樹脂での封止後の広温度範囲での試験にお
いて断線しない半導体集積回路モジュールを提供するも
のである。
この発明に係る半導体集積回路モジュールは、モジュ
ール成形前の外部リードに外部リードの曲げ加工の圧縮
側に厚くゴム状態を保つコーティング材を塗布した後に
モジュール成形したものである。
ール成形前の外部リードに外部リードの曲げ加工の圧縮
側に厚くゴム状態を保つコーティング材を塗布した後に
モジュール成形したものである。
この発明におけるゴム状態を保つコーティング材は、
モジュール成形後の信頼性試験等において、半導体集積
回路モジュールを構成する各材料の熱膨張係数の差によ
り外部リード部にかかる応力を吸収する。
モジュール成形後の信頼性試験等において、半導体集積
回路モジュールを構成する各材料の熱膨張係数の差によ
り外部リード部にかかる応力を吸収する。
以下、この発明の一実施例を図について説明する。
第１図は半導体集積回路パッケージをモジュール基板
に接着し、外部リードにコーティングを施した状態を示
す斜視図、第２図は第１図に示した装置をモジュール成
形した状態を示す斜視図、第３図は第２図のIII−III線
の半部断面図である。
に接着し、外部リードにコーティングを施した状態を示
す斜視図、第２図は第１図に示した装置をモジュール成
形した状態を示す斜視図、第３図は第２図のIII−III線
の半部断面図である。
図中、６は半導体集積回路パッケージのモジュール成
形前の外部リード1bに施されたコーティング材である。
その他の構成は従来の部材と同様であるので説明を省略
する。
形前の外部リード1bに施されたコーティング材である。
その他の構成は従来の部材と同様であるので説明を省略
する。
次に組立動作について説明する。まず、半導体集積回
路チップ10をリードフレームに設けられたダイパッド11
に接着し、半導体集積回路チップ10上の電極とインナリ
ード1aとを金属細線により接続した後、パッケージ用封
止樹脂２により樹脂封止し、外部リード1bを所定の形状
に加工する。その後、上記半導体集積回路パッケージの
外部リード1bをモジュール用基板３上に設けられた電極
に半田等の接着材４により実装する。
路チップ10をリードフレームに設けられたダイパッド11
に接着し、半導体集積回路チップ10上の電極とインナリ
ード1aとを金属細線により接続した後、パッケージ用封
止樹脂２により樹脂封止し、外部リード1bを所定の形状
に加工する。その後、上記半導体集積回路パッケージの
外部リード1bをモジュール用基板３上に設けられた電極
に半田等の接着材４により実装する。
次に、上記外部リード1bに対して、モジュール成形の
保障すべき温度範囲においてゴム状態を保つコーティン
グ材６を塗布する。このとき、第１図及び第３図に示す
ように、上記外部リード1bの曲げ加工の圧縮方向に肉厚
に上記コーティング材６を塗布する。
保障すべき温度範囲においてゴム状態を保つコーティン
グ材６を塗布する。このとき、第１図及び第３図に示す
ように、上記外部リード1bの曲げ加工の圧縮方向に肉厚
に上記コーティング材６を塗布する。
その後、従来のモジュール化と同様の手順でモジュー
ル成形され、半導体集積回路モジュールが完成される。
ル成形され、半導体集積回路モジュールが完成される。
以上の様にこの発明によれば、モジュール成形前の外
部リードにゴム状を保つコーティング材を外部リードの
曲げ加工部の圧縮方向に肉厚に塗布したので、構成材料
の熱膨張係数の差によって外部リードにかかる応力を、
このコーティング材で吸収させることが出来、品質レベ
ルの高い半導体集積回路モジュールを得ることが出来
る。
部リードにゴム状を保つコーティング材を外部リードの
曲げ加工部の圧縮方向に肉厚に塗布したので、構成材料
の熱膨張係数の差によって外部リードにかかる応力を、
このコーティング材で吸収させることが出来、品質レベ
ルの高い半導体集積回路モジュールを得ることが出来
る。
第１図はこの発明の一実施例に係る半導体集積回路モジ
ュールについて、そのモジュール成形前に外部リード部
分をコーティングした状態を示す斜視図、第２図は第１
図のモジュール成形後の状態を示す斜視図、第３図は第
２図のIII−III線半部断面図、第４図は従来の半導体集
積回路パッケージを示す斜視図、第５図は第４図の半導
体集積回路パッケージをモジュール基板に実装した状態
を示す斜視図、第６図は従来の半導体集積回路モジュー
ルを示す斜視図、第７図は第６図のVII−VII線半部断面
図である。 図中、１はリード、1aはインナリード、1bは外部リー
ド、２はパッケージ用封止樹脂、３はモジュール用基
板、４は接着材、５はモジュール用封止樹脂、６はコー
ティング材、10は半導体集積回路チップ、11はダイパッ
ド、12は金属細線である。 なお、図中同一符号は同一又は相当部分を示す。
ュールについて、そのモジュール成形前に外部リード部
分をコーティングした状態を示す斜視図、第２図は第１
図のモジュール成形後の状態を示す斜視図、第３図は第
２図のIII−III線半部断面図、第４図は従来の半導体集
積回路パッケージを示す斜視図、第５図は第４図の半導
体集積回路パッケージをモジュール基板に実装した状態
を示す斜視図、第６図は従来の半導体集積回路モジュー
ルを示す斜視図、第７図は第６図のVII−VII線半部断面
図である。 図中、１はリード、1aはインナリード、1bは外部リー
ド、２はパッケージ用封止樹脂、３はモジュール用基
板、４は接着材、５はモジュール用封止樹脂、６はコー
ティング材、10は半導体集積回路チップ、11はダイパッ
ド、12は金属細線である。 なお、図中同一符号は同一又は相当部分を示す。
Claims (1)
- 【請求項１】半導体集積回路装置をモジュール用基板に
実装し、さらにモジュール用封止樹脂により再成形され
る半導体集積回路モジュールにおいて、上記モジュール
基板上に実装される半導体装置の外部リード部分にゴム
状態を保つコーティング材を、その外部リードの曲げ加
工の圧縮方向に厚く塗布したことを特徴とする半導体集
積回路モジュール。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP20321789A JP2634249B2 (ja) | 1989-08-03 | 1989-08-03 | 半導体集積回路モジュール |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP20321789A JP2634249B2 (ja) | 1989-08-03 | 1989-08-03 | 半導体集積回路モジュール |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0366152A JPH0366152A (ja) | 1991-03-20 |
| JP2634249B2 true JP2634249B2 (ja) | 1997-07-23 |
Family
ID=16470403
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP20321789A Expired - Lifetime JP2634249B2 (ja) | 1989-08-03 | 1989-08-03 | 半導体集積回路モジュール |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2634249B2 (ja) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5469333A (en) * | 1993-05-05 | 1995-11-21 | International Business Machines Corporation | Electronic package assembly with protective encapsulant material on opposing sides not having conductive leads |
| FR2753044B1 (fr) * | 1996-08-27 | 1998-10-30 | Siemens Automotive Sa | Procede d'assemblage de composants electroniques sur une carte de circuit imprime |
| TW586203B (en) * | 2002-11-04 | 2004-05-01 | Siliconware Precision Industries Co Ltd | Semiconductor package with lead frame as chip carrier and method for fabricating the same |
| US20060107159A1 (en) * | 2004-10-19 | 2006-05-18 | Quantum Corporation | Intelligent storage of device state in response to error condition |
-
1989
- 1989-08-03 JP JP20321789A patent/JP2634249B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0366152A (ja) | 1991-03-20 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2939614B2 (ja) | 積層型半導体パッケージ | |
| JPH11260856A (ja) | 半導体装置及びその製造方法並びに半導体装置の実装構造 | |
| JPS5966157A (ja) | 半導体装置及びその製造方法 | |
| US20020109216A1 (en) | Integrated electronic device and integration method | |
| JP2634249B2 (ja) | 半導体集積回路モジュール | |
| JPH1050918A (ja) | リードフレームに液状の接着剤を塗布して形成された不連続的な接着層を有するリードオンチップ半導体パッケージ及びその製造方法 | |
| JPH0582977B2 (ja) | ||
| JPS60189940A (ja) | 樹脂封止型半導体装置の製法 | |
| JP2000156464A (ja) | 半導体装置の製造方法 | |
| JP2600617B2 (ja) | 半導体装置およびその製造方法 | |
| JP2788011B2 (ja) | 半導体集積回路装置 | |
| JP2589520B2 (ja) | 樹脂封止型半導体装置の製造方法 | |
| JP3028153B2 (ja) | リードフレームの製造方法 | |
| JP2570123B2 (ja) | 半導体装置及びその製造方法 | |
| JPH0758273A (ja) | リードフレーム及びそれを用いた半導体装置 | |
| JPH10303227A (ja) | 半導体パッケージ及びその製造方法 | |
| JP2582534B2 (ja) | 半導体装置の製造方法 | |
| JP3201063B2 (ja) | 半導体装置 | |
| JPH11135539A (ja) | 半導体装置及びその製造方法 | |
| JPH02222569A (ja) | リードフレーム，半導体装置及びその製造方法 | |
| JPH07249708A (ja) | 半導体装置及びその実装構造 | |
| JP2679687B2 (ja) | 樹脂封止型半導体装置 | |
| JPH0536893A (ja) | 混成集積回路 | |
| JPH0621111A (ja) | 半導体装置及びその製造方法 | |
| JPS61269339A (ja) | 半導体装置 |