JP2939614B2 - 積層型半導体パッケージ - Google Patents

積層型半導体パッケージ

Info

Publication number
JP2939614B2
JP2939614B2 JP9192252A JP19225297A JP2939614B2 JP 2939614 B2 JP2939614 B2 JP 2939614B2 JP 9192252 A JP9192252 A JP 9192252A JP 19225297 A JP19225297 A JP 19225297A JP 2939614 B2 JP2939614 B2 JP 2939614B2
Authority
JP
Japan
Prior art keywords
semiconductor chip
inner lead
package
semiconductor package
center
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP9192252A
Other languages
English (en)
Other versions
JPH10200043A (ja
Inventor
在 元 趙
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
ERU JII SEMIKON CO Ltd
Original Assignee
ERU JII SEMIKON CO Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by ERU JII SEMIKON CO Ltd filed Critical ERU JII SEMIKON CO Ltd
Publication of JPH10200043A publication Critical patent/JPH10200043A/ja
Application granted granted Critical
Publication of JP2939614B2 publication Critical patent/JP2939614B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49575—Assemblies of semiconductor devices on lead frames
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49503—Lead-frames or other flat leads characterised by the die pad
    • H01L23/4951—Chip-on-leads or leads-on-chip techniques, i.e. inner lead fingers being used as die pad
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/3201—Structure
    • H01L2224/32012—Structure relative to the bonding area, e.g. bond pad
    • H01L2224/32014—Structure relative to the bonding area, e.g. bond pad the layer connector being smaller than the bonding area, e.g. bond pad
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/4826—Connecting between the body and an opposite side of the item with respect to the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73215—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01068—Erbium [Er]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1532—Connection portion the connection portion being formed on the die mounting surface of the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Lead Frames For Integrated Circuits (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Wire Bonding (AREA)

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は積層型半導体パッケ
ージに係り、より詳細には、半導体パッケージ内部で半
導体チップの積層を可能にしたＬＯＣ構造の積層型半導
体パッケージに関する。
【０００２】
【従来の技術】従来、ＬＳＩ（Ｌａｒｇｅ−Ｓｃａｌｅ
Ｉｎｔｅｇｒａｔｉｏｎ）技術の一種であるＬＯＣ構
造のパッケージは、半導体チップの中央部に形成したセ
ンタパッドまでリードフレームの先端が延在した構造で
あり、このリードフレームの先端と半導体チップの中央
部に設けたセンタパッドとがワイヤボンディングされ電
気的に接続された構造を有している。
【０００３】このようなＬＯＣ構造のパッケージは、Ｄ
ＩＰ型パッケージのような半導体チップ側面のリードフ
レームにワイヤボンディングする構造に比べてモールデ
ィングボディ内に収納される半導体チップの幅を一層広
くすることができる長所があった。このような従来の半
導体パッケージとしては、例えば、米国特許５，０６
８，７１２号などに記載がある。さらに、このような従
来の半導体パッケージは、特開平３−２７００６２号公
報などにも記載されている。
【０００４】図２は、従来の半導体パッケージの主要部
を示す断面図である。図２に示すように、従来の半導体
パッケージは、中央部にセンタパッド２４を設けた半導
体チップ２５と、この半導体チップ２５のセンタパッド
２４近傍まで延在するインナリード２１ａを備えたリー
ド２１と、このリード２１の一部と半導体チップ２５と
を封止樹脂によりモールディングしたモールディングボ
ディ２０とにより構成されている。また、インナリード
２１ａの先端近傍とセンタパッド２４とは、金属細線の
ワイヤ２９によりワイヤボンディングされている。さら
にインナリード２１ａと半導体チップ２５とは、両面接
着性絶縁テープ２８により接着されている。
【０００５】このような従来の半導体パッケージは、以
下のような製造工程により製造されている。まず、半導
体チップ２５の中央部にセンタパッド２４を形成し、こ
のセンタパッド２４を設けた面上に絶縁コーティングを
施す。このように形成された半導体チップ２５は、両面
接着性絶縁テープ２８によりリード２１のインナリード
２１ａに装着する。インナリード２１ａに半導体チップ
２５を装着すると、半導体チップ２５のセンタパッド２
４とインナリード２１ａの先端とを金属細線のワイヤ２
９でワイヤボンディングし電気的に接続する。その後、
封止樹脂で半導体チップ２５とインナリード２１ａ部と
をモールディングしモールディングボディ２０を形成す
ることでパッケージ製造工程が完了する。
【０００６】このように、従来の半導体パッケージは、
ＤＩＰ型パッケージの半導体チップの外側にリードフレ
ームを設けワイヤボンディングする構造を改善し、リー
ドフレームをチップの中央まで延在させ、ワイヤボンデ
ィングすることでチップの両側面でボンディングしてい
たスペースが確保され、このスペースだけチップの幅を
延長させパッケージ容量の拡張を実現していた。
【０００７】
【発明が解決しようとする課題】しかしながら、従来の
半導体パッケージは、モールディングボディ内部に半導
体チップを１つだけ内蔵する構造であり半導体パッケー
ジ容量を拡大することはボンディングによるワイヤの変
形、ショート、不良などにより構造上困難であった。こ
のため、半導体パッケージの集積容量を拡大する際に
は、実装基板に多数のパッケージを実装し容量を拡大し
ていた。このため実装基板が大きくなり電子製品の小型
化、軽量化などを実現することが難しいという不具合が
あった。
【０００８】本発明はこのような従来技術の問題点を解
決し、ＬＯＣ構造のパッケージ内部に半導体チップを積
層可能な構造に改善することで単一の半導体パッケージ
内の集積容量を増大することができる積層型半導体パッ
ケージを提供することを目的とする。
【０００９】
【課題を解決するための手段】本発明は上述の課題を解
決するために、リードフレームの先端を半導体チップの
センタパッド近傍に延在させワイヤボンディングするＬ
ＯＣ構造の半導体パッケージにおいて、センタパッド近
傍からパッケージ外部に段差を有し延在するインナリー
ドとパッケージの側面近傍で屈曲する屈曲部を有し、こ
の屈曲部からパッケージ外部に延在するアウタリードと
により形成された複数のリードを設け、インナリードの
底面に装着され上面中央に複数のセンタパッドを形成し
た下部半導体チップを備え、インナリードの上面に装着
され上面外側に複数のサイドパッドを形成した上部半導
体チップを備え、上部半導体チップと下部半導体チップ
とをインナリードに固定するため上下半導体チップとイ
ンナリードとの間にそれぞれ少なくとも一つ以上挿入さ
れる両面接着性絶縁部材と、下部半導体チップのセンタ
パッドと上部半導体チップのサイドパッドとをインナリ
ードに電気的に接続する複数のワイヤとを具備し、アウ
タリードを除く部分をシーリングするモールディングボ
ディを設ける。
【００１０】ここで、インナリードはパッケージ内部で
下部に屈曲する２段の段差領域を形成し、ワイヤはイン
ナリードの段差領域上段部と前記上部半導体チップのサ
イドパッド部とをボンディングしさらにインナリードの
先端部と下部半導体チップのセンタパッド部とをボンデ
ィングすることで電気的に接続し、両面接着性絶縁部材
を中間層をなすポリアミド樹脂により形成し両面に接着
剤を塗布する。
【００１１】
【発明の実施の形態】次に、添付図面を参照して本発明
による積層型半導体パッケージの実施の形態を詳細に説
明する。図１は、本発明による積層型半導体パッケージ
の実施の形態の主要部を示す断面図である。
【００１２】図１に示すように、本発明による積層型半
導体パッケージは、上面中央にセンタパッド４を形成し
た下部半導体チップ５と、上面外側にサイドパッド６を
形成した上部半導体チップ７と、このチップの中央近傍
まで延在するリード１と、このリード１の一部と半導体
チップとをモールディングするモールディングボディ１
０とにより構成されている。またリード１には、下部半
導体チップ５と上部半導体チップ７とに形成したパッド
部４，６から金属細線のワイヤ９によりボンディングし
電気的に接続している。また、下部半導体チップ５と下
部半導体チップ７とは、両面接着性絶縁テープ８により
リード１の上下面に各々固定されている。
【００１３】ここでリード１は、パッケージ内の中央近
傍から外部の側面まで延在したインナリード１ａと、パ
ッケージ外部の側面で略直角に下方に屈曲する屈曲部１
ｂを有し、この屈曲部１ｂから下部に延在するアウタリ
ード１ｃとにより形成されている。このリード１は、半
導体パッケージの対向する両側面に複数配列されてい
る。
【００１４】インナリード１ａは、屈曲部１ｂからモー
ルディングボディ１０内の中心近傍まで先端部が延在し
ており、この延在部の途中で下方に屈曲する２段の段差
領域が形成されている。またインナリード１ａには、そ
の段差領域の先端部底面に当接するように、複数のセン
タパッド４を形成した下部半導体チップ５が装着されて
いる。さらにインナリード１ａには、その段差領域の中
段上部に、複数のサイドパッド６を形成した上部半導体
チップ７が装着されている。
【００１５】ここで、インナリード１ａの中段底面と下
部半導体チップ５との間、およびインナリード１ａの中
段上面と上部半導体チップ７との間には、それぞれ両面
接着性絶縁部材８が１つづつ装着されている。この両面
接着性絶縁部材８は、中間層をなすポリアミド樹脂（Ｐ
ｏｌｙａｍｉｄｅ ｒｅｓｉｎ）により形成され表裏両
面に接着剤が塗布されている。従って、両面接着性絶縁
部材８に塗布した接着剤により、下部半導体チップ５と
上部半導体チップ７とがインナリード１ａに固定されて
いる。
【００１６】このように、インナリード１ａに２段の屈
曲する段差領域を形成することで下部半導体チップ５と
上部半導体チップ７との間に充分な空間が確保されワイ
ヤの変形、ショート、不良などの不具合を防止すること
ができる。
【００１７】下部半導体チップ５は、上面中央に形成し
たセンタパッド４とインナリード１ａの先端部とをワイ
ヤ９によりボンディングし電気的に接続している。ま
た、上部半導体チップ７は、上面外側に形成したサイド
パッド６とインナリード１ａの上段部とをワイヤ９によ
りボンディングし電気的に接続している。
【００１８】また、屈曲部１ｂを有するアウタリード１
ｃを除いたインナリード１ａ、半導体チップ５，７、お
よび両面接着性絶縁部材８などの構成部品は、封止樹脂
であるモールディングボディ１０によりシーリング（ｓ
ｅａｌｉｎｇ）されている。
【００１９】このように構成された本発明による積層型
半導体パッケージの製造工程は、まず、リード１のイン
ナリード１ａ部に２段に屈曲する段差領域を形成し、屈
曲部１ｂを設けアウタリード１ｃを底面と略直角になる
ように屈曲させる。その後、インナリード１ａに形成し
た段差領域の中段部の底面および上面にそれぞれ両面接
着性絶縁部材８を取り付ける。この両面接着性絶縁部材
８は、別途工程により製造され、半導体製造工程に投入
される。
【００２０】両面接着性絶縁部材８が取り付けられる
と、インナリード１ａの段差領域底面に下部半導体チッ
プ５が装着される。この際、下部半導体チップ５は、中
央部に形成されたセンタパッド４が上面に位置するよう
に装着する。下部半導体チップ５がインナリード１ａの
底面に装着されると、センタパッド４とインナリード１
ａの先端部とをそれぞれワイヤ９により電気的に接続す
る１回目のワイヤボンディングが実行される。
【００２１】１回目のワイヤボンディングが実行される
と、インナリード１ａの段差領域上面に上部半導体チッ
プ７が装着される。この際、上部半導体チップ７は、外
側に形成されたサイドパッド６が上面に位置するように
装着する。上部半導体チップ７がインナリード１ａの上
部に装着されると、サイドパッド６とインナリード１ａ
の上段部とをそれぞれワイヤ９により電気的に接続する
２回目のワイヤボンディングが実行される。
【００２２】一方、２回目のワイヤボンディングが実行
されると、下部半導体チップ５、上部半導体チップ７、
インナリード１ａ、ワイヤ９および両面接着性絶縁部材
８などの構成部品は、封止樹脂によりモールディングさ
れる。このとき、屈曲部１ｂを有するアウタリード１ｃ
は、封止樹脂によりモールディングされず外部に露出さ
れる。
【００２３】このように、本発明による積層型半導体パ
ッケージは、インナリード１ａを２段に屈曲させた構造
にすることでモールディングボディ１０の内部に２つの
半導体チップを積層し内蔵できるため、１つの半導体パ
ッケージ内の集積容量を増大させることが可能となる。
【００２４】以上、本発明によってなされた積層型半導
体パッケージの実施の形態を詳細に説明したが、本発明
は前述の実施の形態に限定されるものではなく、その要
旨を逸脱しない範囲で変更可能である。例えば、インナ
リード１ａに下部半導体チップ５と上部半導体チップ７
とを固定するために用いられる両面接着性絶縁部材８
は、１つに限定されるものではなくチップを安定して固
定するため１つ以上装着してもよい。
【００２５】
【発明の効果】このように本発明による積層型半導体パ
ッケージによれば、ＬＯＣ構造の半導体パッケージ内部
で延長するリードフレームを２段に屈曲させた段差構造
にすることでボンディングされたワイヤの変形、ショー
ト、不良などの不具合を防止でき半導体チップを安定し
て積層することが容易にできるため、１つのパッケージ
で集積容量の高い半導体パッケージが得られる。また、
集積容量の高い半導体パッケージが容易に得られること
で、実装基板に実装する際に実装面積を小さくすること
ができ部品のコストおよび実装の所要時間などを低減す
ることができる。さらに、実装基板の実装面積を縮小で
きることで、各種の電子製品に適用する際、製品のコン
パクト化が容易にできるなどの効果がある。
【図面の簡単な説明】
【図１】本発明による積層型半導体パッケージの実施の
形態の主要部を示す断面図。
【図２】従来の半導体パッケージの主要部を示す断面
図。
【符号の説明】
１ リード １ａ インナリード １ｂ 屈曲部 １ｃ アウタリード ４ センタパッド ５ 下部半導体チップ ６ サイドパッド ７ 上部半導体チップ ８ 両面接着性絶縁部材 ９ ワイヤ １０ モールディングボディ
───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.6，ＤＢ名) H01L 23/52 H01L 25/065 H01L 25/07 H01L 25/18

Claims (4)

    (57)【特許請求の範囲】
  1. 【請求項１】 リードフレームの先端を半導体チップの
    センタパッド近傍に延在させワイヤボンディングするＬ
    ＯＣ構造の半導体パッケージにおいて、 前記センタパッド近傍からパッケージ外部に延在し段差
    を有したインナリードと、前記パッケージの外側面近傍
    で屈曲する屈曲部を有し、この屈曲部からパッケージ外
    部に延長するアウタリードとにより形成された複数のリ
    ードと、 前記インナリードの底面に装着され上面中央に複数のセ
    ンタパッドを形成した下部半導体チップと、 前記インナリードの上面に装着され上面外側に複数のサ
    イドパッドを形成した上部半導体チップと、 前記上部半導体チップと下部半導体チップとを前記イン
    ナリードに固定するため前記上下部半導体チップと前記
    インナリードとの間にそれぞれ少なくとも１つ以上挿入
    される両面接着性絶縁部材と、 前記下部半導体チップのセンタパッドと前記上部半導体
    チップのサイドパッドとを前記インナリードに電気的に
    接続する複数のワイヤと、 前記アウタリードを除く部分をシーリングするモールデ
    ィングボディとを設けたことを特徴とする積層型半導体
    パッケージ。
  2. 【請求項２】 請求項１に記載の積層型半導体パッケー
    ジにおいて、 前記インナリードは、パッケージ内部で下部に屈曲する
    ２段の段差領域を有することを特徴とする積層型半導体
    パッケージ。
  3. 【請求項３】 請求項１または請求項２に記載の積層型
    半導体パッケージにおいて、 前記ワイヤは、前記インナリードの段差領域上段部と前
    記上部半導体チップのサイドパッド部とを、さらに前記
    インナリードの先端部と前記下部半導体チップのセンタ
    パッド部とをそれぞれ電気的に接続するようボンディン
    グすることを特徴とする積層型半導体パッケージ。
  4. 【請求項４】 請求項１に記載の積層型半導体パッケー
    ジにおいて、 前記両面接着性絶縁部材は、中間層をなすポリアミド樹
    脂により形成され、両面に接着剤が塗布されていること
    を特徴とする積層型半導体パッケージ。
JP9192252A 1996-12-27 1997-07-17 積層型半導体パッケージ Expired - Fee Related JP2939614B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1019960073494A KR100226737B1 (ko) 1996-12-27 1996-12-27 반도체소자 적층형 반도체 패키지
KR1996P-73494 1996-12-27

Publications (2)

Publication Number Publication Date
JPH10200043A JPH10200043A (ja) 1998-07-31
JP2939614B2 true JP2939614B2 (ja) 1999-08-25

Family

ID=19491362

Family Applications (1)

Application Number Title Priority Date Filing Date
JP9192252A Expired - Fee Related JP2939614B2 (ja) 1996-12-27 1997-07-17 積層型半導体パッケージ

Country Status (5)

Country Link
US (1) US6087718A (ja)
JP (1) JP2939614B2 (ja)
KR (1) KR100226737B1 (ja)
CN (1) CN1086059C (ja)
DE (1) DE19747105B4 (ja)

Families Citing this family (42)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6175149B1 (en) * 1998-02-13 2001-01-16 Micron Technology, Inc. Mounting multiple semiconductor dies in a package
US6207474B1 (en) 1998-03-09 2001-03-27 Micron Technology, Inc. Method of forming a stack of packaged memory die and resulting apparatus
SG88741A1 (en) * 1998-09-16 2002-05-21 Texas Instr Singapore Pte Ltd Multichip assembly semiconductor
KR100304959B1 (ko) * 1998-10-21 2001-09-24 김영환 칩 적층형 반도체 패키지 및 그 제조방법
KR100319608B1 (ko) * 1999-03-09 2002-01-05 김영환 적층형 반도체 패키지 및 그 제조방법
TW404030B (en) * 1999-04-12 2000-09-01 Siliconware Precision Industries Co Ltd Dual-chip semiconductor package device having malposition and the manufacture method thereof
TW497376B (en) * 1999-05-14 2002-08-01 Siliconware Precision Industries Co Ltd Dual-die semiconductor package using lead as die pad
US6586836B1 (en) 2000-03-01 2003-07-01 Intel Corporation Process for forming microelectronic packages and intermediate structures formed therewith
KR100381839B1 (ko) * 2000-09-07 2003-05-01 앰코 테크놀로지 코리아 주식회사 반도체패키지
ATE421128T1 (de) * 2000-10-11 2009-01-15 Nxp Bv Modul mit leiterrahmen mit auf beiden seiten bestückte n bauelementen
KR100525450B1 (ko) * 2001-02-14 2005-11-02 앰코 테크놀로지 코리아 주식회사 반도체 칩 적층형 반도체 패키지
US6400007B1 (en) * 2001-04-16 2002-06-04 Kingpak Technology Inc. Stacked structure of semiconductor means and method for manufacturing the same
US6744121B2 (en) * 2001-04-19 2004-06-01 Walton Advanced Electronics Ltd Multi-chip package
US6483181B2 (en) * 2001-04-19 2002-11-19 Walton Advanced Electronics Ltd. Multi-chip package
US6559526B2 (en) 2001-04-26 2003-05-06 Macronix International Co., Ltd. Multiple-step inner lead of leadframe
US6828884B2 (en) * 2001-05-09 2004-12-07 Science Applications International Corporation Phase change control devices and circuits for guiding electromagnetic waves employing phase change control devices
US6664618B2 (en) * 2001-05-16 2003-12-16 Oki Electric Industry Co., Ltd. Tape carrier package having stacked semiconductor elements, and short and long leads
US20030038356A1 (en) * 2001-08-24 2003-02-27 Derderian James M Semiconductor devices including stacking spacers thereon, assemblies including the semiconductor devices, and methods
US6955941B2 (en) * 2002-03-07 2005-10-18 Micron Technology, Inc. Methods and apparatus for packaging semiconductor devices
US6700206B2 (en) * 2002-08-02 2004-03-02 Micron Technology, Inc. Stacked semiconductor package and method producing same
US6841858B2 (en) * 2002-09-27 2005-01-11 St Assembly Test Services Pte Ltd. Leadframe for die stacking applications and related die stacking concepts
TWI267958B (en) * 2002-11-21 2006-12-01 Siliconware Precision Industries Co Ltd Semiconductor package with stilts for supporting dice
DE10255289A1 (de) 2002-11-26 2004-06-17 Infineon Technologies Ag Elektronisches Bauteil mit gestapelten Halbleiterchips in paralleler Anordnung und Verfahren zu dessen Herstellung
KR100477020B1 (ko) * 2002-12-16 2005-03-21 삼성전자주식회사 멀티 칩 패키지
KR100620203B1 (ko) * 2002-12-30 2006-09-01 동부일렉트로닉스 주식회사 반도체의 더블 사이드 스택 패키징 방법
US6627990B1 (en) * 2003-02-06 2003-09-30 St. Assembly Test Service Ltd. Thermally enhanced stacked die package
JP3918936B2 (ja) * 2003-03-13 2007-05-23 セイコーエプソン株式会社 電子装置及びその製造方法、回路基板並びに電子機器
KR20040087501A (ko) 2003-04-08 2004-10-14 삼성전자주식회사 센터 패드 반도체 칩의 패키지 및 그 제조방법
US7781873B2 (en) * 2003-04-28 2010-08-24 Kingston Technology Corporation Encapsulated leadframe semiconductor package for random access memory integrated circuits
JP3693057B2 (ja) * 2003-07-04 2005-09-07 セイコーエプソン株式会社 半導体装置の製造方法
US7227249B1 (en) * 2003-12-24 2007-06-05 Bridge Semiconductor Corporation Three-dimensional stacked semiconductor package with chips on opposite sides of lead
TWI237882B (en) * 2004-05-11 2005-08-11 Via Tech Inc Stacked multi-chip package
SG135066A1 (en) 2006-02-20 2007-09-28 Micron Technology Inc Semiconductor device assemblies including face-to-face semiconductor dice, systems including such assemblies, and methods for fabricating such assemblies
US8803299B2 (en) * 2006-02-27 2014-08-12 Stats Chippac Ltd. Stacked integrated circuit package system
US20070241441A1 (en) * 2006-04-17 2007-10-18 Stats Chippac Ltd. Multichip package system
US7928590B2 (en) 2006-08-15 2011-04-19 Qimonda Ag Integrated circuit package with a heat dissipation device
TWI378547B (en) * 2007-09-14 2012-12-01 Chipmos Technologies Inc Multi-chip stacked package structure
CN101431067B (zh) * 2007-11-06 2010-09-15 南茂科技股份有限公司 多芯片堆叠的封装结构
US7989933B1 (en) * 2008-10-06 2011-08-02 Amkor Technology, Inc. Increased I/O leadframe and semiconductor device including same
US7919360B1 (en) * 2009-09-18 2011-04-05 Stats Chippac Ltd. Integrated circuit packaging system with circuitry stacking and method of manufacture thereof
CN102347303B (zh) * 2010-07-30 2016-04-13 三星半导体(中国)研究开发有限公司 多芯片堆叠的封装体及其制造方法
US11694946B2 (en) * 2021-05-24 2023-07-04 Amkor Technology Singapore Holding Pte. Ltd. Semiconductor devices having a plurality of offsets in leads supporting stacked components and methods of manufacturing thereof

Family Cites Families (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01276656A (ja) * 1988-04-27 1989-11-07 Mitsubishi Electric Corp 樹脂封止型半導体装置
KR0158868B1 (ko) * 1988-09-20 1998-12-01 미다 가쓰시게 반도체장치
EP0408779B1 (en) * 1989-07-18 1993-03-17 International Business Machines Corporation High density semiconductor memory module
US5463253A (en) * 1990-03-15 1995-10-31 Fujitsu Limited Semiconductor device having a plurality of chips
SG52794A1 (en) * 1990-04-26 1998-09-28 Hitachi Ltd Semiconductor device and method for manufacturing same
JP2816239B2 (ja) * 1990-06-15 1998-10-27 株式会社日立製作所 樹脂封止型半導体装置
US5095402A (en) * 1990-10-02 1992-03-10 Rogers Corporation Internally decoupled integrated circuit package
US5221642A (en) * 1991-08-15 1993-06-22 Staktek Corporation Lead-on-chip integrated circuit fabrication method
JPH0582720A (ja) * 1991-09-20 1993-04-02 Hitachi Ltd 樹脂封止型半導体装置
US5327104A (en) * 1991-10-21 1994-07-05 Seiko Epson Corporation Piezoelectric oscillator formed in resin package containing, IC chip and piezoelectric oscillator element
JP2509422B2 (ja) * 1991-10-30 1996-06-19 三菱電機株式会社 半導体装置及びその製造方法
JPH05235260A (ja) * 1991-12-27 1993-09-10 Fujitsu Ltd 半導体装置
JPH05226565A (ja) * 1992-02-15 1993-09-03 Hitachi Cable Ltd 半導体装置
JPH05291486A (ja) * 1992-04-07 1993-11-05 Hitachi Ltd 樹脂封止型半導体装置
US5438224A (en) * 1992-04-23 1995-08-01 Motorola, Inc. Integrated circuit package having a face-to-face IC chip arrangement
US5422435A (en) * 1992-05-22 1995-06-06 National Semiconductor Corporation Stacked multi-chip modules and method of manufacturing
JPH05347375A (ja) * 1992-06-15 1993-12-27 Toshiba Corp 樹脂封止型半導体装置およびその製造方法
US5479051A (en) * 1992-10-09 1995-12-26 Fujitsu Limited Semiconductor device having a plurality of semiconductor chips
JPH0730051A (ja) * 1993-07-09 1995-01-31 Fujitsu Ltd 半導体装置
US5527740A (en) * 1994-06-28 1996-06-18 Intel Corporation Manufacturing dual sided wire bonded integrated circuit chip packages using offset wire bonds and support block cavities
US5689135A (en) * 1995-12-19 1997-11-18 Micron Technology, Inc. Multi-chip device and method of fabrication employing leads over and under processes

Also Published As

Publication number Publication date
CN1186338A (zh) 1998-07-01
US6087718A (en) 2000-07-11
DE19747105A1 (de) 1998-07-02
KR19980054346A (ko) 1998-09-25
DE19747105B4 (de) 2005-05-12
JPH10200043A (ja) 1998-07-31
CN1086059C (zh) 2002-06-05
KR100226737B1 (ko) 1999-10-15

Similar Documents

Publication Publication Date Title
JP2939614B2 (ja) 積層型半導体パッケージ
US7008824B2 (en) Method of fabricating mounted multiple semiconductor dies in a package
US6297547B1 (en) Mounting multiple semiconductor dies in a package
US6343019B1 (en) Apparatus and method of stacking die on a substrate
JP3163961B2 (ja) 半導体装置
JP2957168B2 (ja) リードフレーム及びこれを用いた半導体パッケージ
US6285074B2 (en) Semiconductor device
US5646829A (en) Resin sealing type semiconductor device having fixed inner leads
JPH05109975A (ja) 樹脂封止型半導体装置
US6114750A (en) Surface mount TO-220 package and process for the manufacture thereof
JP2907801B2 (ja) ボトムリード半導体パッケージ及びその製造方法
US20020113304A1 (en) Dual die package and manufacturing method thereof
JP3417095B2 (ja) 半導体装置
KR0157857B1 (ko) 반도체 패키지
US20020153600A1 (en) Double sided chip package
JPH1140601A (ja) 半導体装置の構造
JP2524482B2 (ja) Ｑｆｐ構造半導体装置
JP3454192B2 (ja) リードフレームとそれを用いた樹脂封止型半導体装置およびその製造方法
JPH0955407A (ja) テープキャリア構造
JP2634249B2 (ja) 半導体集積回路モジュール
KR100373891B1 (ko) 반도체장치
JPH0529528A (ja) 半導体集積回路装置およびそれに用いるリードフレーム
JPH10303227A (ja) 半導体パッケージ及びその製造方法
KR100282414B1 (ko) 바텀 리디드 타입의 브이·씨·에이 패키지
JP2587722Y2 (ja) 半導体装置

Legal Events

Date Code Title Description
R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080618

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090618

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100618

Year of fee payment: 11

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110618

Year of fee payment: 12

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120618

Year of fee payment: 13

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130618

Year of fee payment: 14

LAPS Cancellation because of no payment of annual fees