JPH11135539A - 半導体装置及びその製造方法 - Google Patents

半導体装置及びその製造方法

Info

Publication number
JPH11135539A
JPH11135539A JP9311111A JP31111197A JPH11135539A JP H11135539 A JPH11135539 A JP H11135539A JP 9311111 A JP9311111 A JP 9311111A JP 31111197 A JP31111197 A JP 31111197A JP H11135539 A JPH11135539 A JP H11135539A
Authority
JP
Japan
Prior art keywords
insulating film
semiconductor device
bonding wire
lower insulating
chip
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP9311111A
Other languages
English (en)
Other versions
JP2954118B2 (ja
Inventor
Nobuyuki Mori
伸之 森
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Kyushu Ltd
Original Assignee
NEC Kyushu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Kyushu Ltd filed Critical NEC Kyushu Ltd
Priority to JP9311111A priority Critical patent/JP2954118B2/ja
Publication of JPH11135539A publication Critical patent/JPH11135539A/ja
Application granted granted Critical
Publication of JP2954118B2 publication Critical patent/JP2954118B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04042—Bonding areas specifically adapted for wire connectors, e.g. wirebond pads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05554—Shape in top view being square
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/061—Disposition
    • H01L2224/0612—Layout
    • H01L2224/0613—Square or rectangular array
    • H01L2224/06134—Square or rectangular array covering only portions of the surface to be connected
    • H01L2224/06136—Covering only the central area of the surface to be connected, i.e. central arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4899—Auxiliary members for wire connectors, e.g. flow-barriers, reinforcing structures, spacers, alignment aids
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49171—Fan-out arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01014—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19107—Disposition of discrete passive components off-chip wires

Abstract

(57)【要約】 【課題】 本発明は、長いワイヤボンディグを可能とす
る半導体装置及びその製造方法wを提供する。 【解決手段】 搭載チップ５上に設けられた下ポリイミ
ドテープ（下絶縁膜）４と、この下ポリイミドテープ４
の上に延在するボンディグワイヤ６と、このボンディグ
ワイヤ６を覆う上ポリイミドテープ（上絶縁膜）７とを
備えている。すなわち、搭載チップ５上に設けられた下
ポリイミドテープ４と、上ポリイミドテープ７との間に
ボンディグワイヤ６が挟着されている。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、特に樹脂封止型半
導体装置の構造及び製造方法に属する。
【０００２】
【従来の技術】本発明の従来技術について特開平２−２
７１５４８号公報記載の発明に基づいて説明する。従来
例を示す図９乃至図１２に示されるように、半導体チッ
プ３の素子形成面３０ｃに、配線パターンと５０ｃこの
配線パターン５０ｃに接続する中央部のパッド５０ａ及
び周辺部のパッド５０ｄとを形成した絶縁フィルム５を
載置し、この半導体チップ３のパッド３０ａとこの絶縁
フィルム５に形成した中央パッド５０ａ、５０ｄとをそ
れぞれ対向させて接続し、絶縁フィルム５の周辺部のパ
ッド５０ｄにボンディングワイヤ４またはリードを接続
してなるよう構成する。なお、図中、符号１０ａがダイ
ステージ、符号１０ｂがインナーリード、符号２がＴＡ
Ｂフィルム、符号７がステージ、符号７０ａが突起、符
号８が押さえ金型、符号８０ａが突起である。
【０００３】
【発明が解決しようとする課題】しかしながら、従来技
術には以下に掲げる問題点があった。
【０００４】第１の問題点は、薄型の半導体装置では、
長いワイヤボンティングができなかった。その理由は、
ボンディングワイヤループ高が大きくなり、薄型ではボ
ンディングワイヤが露出するからである。
【０００５】第２の問題点は、長いボンディングワイヤ
ボンティングができなかった。その理由は、封入樹脂に
よるボンディングワイヤ流れでボンディングワイヤショ
ートするからである。
【０００６】本発明は斯かる問題点を鑑みてなされたも
のであり、その目的とするところは、長いワイヤボンデ
ィグを可能とする半導体装置及びその製造方法を提供す
る点にある。
【０００７】
【課題を解決するための手段】請求項１記載の発明の要
旨は、搭載チップ上に設けられた下絶縁膜と、該下絶縁
膜の上に延在するボンディグワイヤと、該ボンディグワ
イヤを覆う上絶縁膜とを備えたことを特徴とする半導体
装置に存する。請求項２記載の発明の要旨は、搭載チッ
プ上に設けられた下絶縁膜と、該下絶縁膜の上に接する
上絶縁膜と、該上絶縁膜と前記下絶縁膜との間に挟まれ
たボンディグワイヤとを備えたことを特徴とする半導体
装置に存する。請求項３記載の発明の要旨は、前記上絶
縁膜と前記下絶縁膜とは接着されていることを特徴とす
る請求項１又は２記載の半導体装置に存する。請求項４
記載の発明の要旨は、前記上絶縁膜の下面に接着性材料
が付されていることを特徴とする請求項１乃至３のいず
れかに記載の半導体装置に存する。請求項５記載の発明
の要旨は、前記下絶縁膜の上面に接着性材料が付されて
いることを特徴とする請求項請求項１乃至３のいずれか
に記載の半導体装置に存する。請求項６記載の発明の要
旨は、前記上絶縁膜の上面には放熱体が設けられたこと
を特徴とする請求項請求項１乃至３のいずれかに記載の
半導体装置に存する。請求項７記載の発明の要旨は、前
記放熱体は、金属板であることを特徴とする請求項６記
載の半導体装置に存する。請求項８記載の発明の要旨
は、前記放熱体は、金属箔であることを特徴とする請求
項６記載の半導体装置に存する。請求項９記載の発明の
要旨は、搭載チップ上に設けられた下絶縁膜の上に延在
するボンディグワイヤが上絶縁膜により覆われているこ
とを特徴とする半導体装置構造に存する。請求項１０記
載の発明の要旨は、搭載チップ上に設けられた下絶縁膜
と、該絶縁膜に接する上絶縁膜との間にボンディングワ
イヤが挟まれていることを特徴とする半導体装置構造に
存する。請求項１１記載の発明の要旨は、予め搭載チッ
プ上に形成された下絶縁膜上を通過するボンディグワイ
ヤにより、チップ電極パッドとインナリードとを結線す
る工程と、該ボンディングワイヤを上絶縁膜により前記
下絶縁膜との間に挟む工程とを備えたことを特徴とする
半導体装置の製造方法に存する。請求項１２記載の発明
の要旨は、予め搭載チップ上に形成された下絶縁膜上を
通過するボンディグワイヤにより、チップ電極パッドと
インナリードとを結線する工程と、該ボンディングワイ
ヤを挟むように上絶縁膜を前記下絶縁膜に貼り付ける工
程とを備えたことを特徴とする半導体装置の製造方法に
存する。請求項１３記載の発明の要旨は、前記搭載チッ
プ上を絶縁加工し、前記下絶縁膜を備えないことを特徴
とした請求項１乃至８のいずれかに記載の半導体装置に
存する。
【０００８】
【発明の実施の形態】以下、本発明の実施の形態を図面
に基づいて詳細に説明する。 （第１実施の形態）第１の実施の形態に係る半導体装置
は、図５に示すように、搭載チップ５上に設けられた下
ポリイミドテープ（下絶縁膜）４と、この下ポリイミド
テープ４の上に延在するボンディグワイヤ６と、このボ
ンディグワイヤ６を覆う上ポリイミドテープ（上絶縁
膜）７とを備えている。すなわち、搭載チップ５上に設
けられた下ポリイミドテープ４と、上ポリイミドテープ
７との間にボンディグワイヤ６が挟着されている。
【０００９】上ポリイミドテープ７の下面には接着剤が
塗布されている。下ポリミイドテープ４の下面にも、接
着剤が塗布されている。チップ５に貼着されて形成され
ている。接着剤としては本発明を実施する上で好適なも
のを用いればよい。厚さとしては、例えば、ボンディン
グ金ワイヤ径２０μｍ、ポリイミドテープ厚７０μｍで
形成される。
【００１０】次に、斯かる半導体装置Ｓの製造方法につ
いて、図１乃至図６を参照して詳細に説明する。
【００１１】まず、図１及び図２に示すように搭載チッ
プ５上に下ポリミイドテープ４の下面に接着剤をを搭載
チップ５に貼着する。
【００１２】次いで、図３及び図４に示すように、チッ
プ電極パッド５とインナリード１とを、下ポリイミドテ
ープ４上を通過するボンディグワイヤ６により結線す
る。
【００１３】次いで、図５及び図６に示すように、ボン
ディングワイヤ６を挟むように、換言すれば上から押さ
え付けるように上ポリイミドテープ７を下ポリイミドテ
ープ４に貼り付ける。
【００１４】続いて、通常の半導体製造装置の製造工程
と同様に樹脂封入工程等を行う。
【００１５】以上により本実施の形態に係る半導体装置
を製造することができる。
【００１６】以上のごとき製造方法によれば、ボンディ
ングワイヤ６のループ高さを低くすることができるた
め、ボンディングワイヤ６がＰＫＧ表面に露出すること
がなくなる。したがって、薄型のＰＧＫにも長いボンデ
ィグワイヤ６を用いて結線することができる。
【００１７】また、封止樹脂の圧力でボンディングワイ
ヤ６が変形しショートすることがなくなる。その結果、
歩留まりが良くなる。
【００１８】また、従来技術で示した公知例は、ボンデ
ィングワイヤとは別の構造体をチップ搭載後に設置する
必要があり製造工程が増える、また構造体コストが高価
などの問題点があり本発明が優れている。
【００１９】また、搭載チップ５上に形成された下ポリ
イミドテープ４の上方にボンディングワイヤ６を通過さ
せ、その後、上ポリイミドテープ７でボンディングワイ
ヤ６を押さえ込んで貼り付けるためボンディングワイヤ
６の高さが低くなる。
【００２０】また、従来構造リードフレームにセンタパ
ッド構造チップを搭載することにより製品のコスト低減
及び信頼性向上を実現することができる。
【００２１】（第２実施の形態）次に、本発明の第２の
実施の形態について図面を参照して説明する。図７及び
図８に示すように、第２の実施の形態に係る半導体装置
の上ポリイミドテープ６の上面には金属板８が貼着され
ている。その他の構成については第１の実施の形態と同
様である。
【００２２】金属板８については予め上ポリイミドテー
プ６に貼着しておいても良いし、上ポリイミドテープ６
を下ポリイミドテープ４に貼着した後に、金属板８を貼
着してもよい。
【００２３】第２の実施の形態によれば、この金属板８
がチップ５で発生した熱を吸収してくれるためヒートス
プレッダとして使用できる効果がある。
【００２４】なお、本実施の形態においては、樹脂封入
型の半導体装置に適用したが、本発明はそれに限定され
ず、本発明を適用する上で好適な半導体装置に適用する
ことができる。
【００２５】また、絶縁膜としてポリイミドテープを用
いたが、シリコン系のテープ等、本発明を実施する上で
好適な絶縁性のあるものを用いることができる。
【００２６】また、後から貼着する等、本発明を実施す
る上で好適な方法により形成することができる。
【００２７】また、上記実施の形態においては、一片の
絶縁膜により複数のボンディグワイヤを挟み込んだが、
１本のボンディグワイヤごとに各別に挟み込んでも良
い。
【００２８】また、上記実施の形態においては金属体は
板体（金属板８）であったが、本発明はそれに限定され
ることなく、例えば、金属箔等、放熱作用を有する好適
なものにすることができる。
【００２９】また、搭載チップとの絶縁性を確保できれ
ば下絶縁膜を付けないで、上絶縁膜のみでボンディグワ
イヤを押さえ込み上記効果を得ることもできる。斯かる
場合には、下絶縁膜を貼着する工程が減り、単価を下
げ、単位時間当たりの生産個数を増加させることができ
る。
【００３０】また、上記構成部材の数、位置、形状等は
上記実施の形態に限定されず、本発明を実施する上で好
適な数、位置、形状等にすることができる。
【００３１】なお、各図において、同一構成要素には同
一符号を付している。
【００３２】
【発明の効果】本発明は以上の用に構成されているの
で、以下に掲げる効果を奏する。第１の効果は、長いボ
ンディングワイヤでも薄型が製造できる。その理由は、
長いボンディングワイヤのループ高を上絶縁膜が押さえ
ることによって下げてくれるためである。
【００３３】第２の効果は、長いボンディングワイヤ品
でもボンディングワイヤ変形によるボンディングワイヤ
ショートを防止できる。その理由は、ボンディングワイ
ヤの一部を上絶縁膜で覆われ或いは上絶縁膜と下絶縁膜
との間に挟まれているためである。
【００３４】それ故、本発明によれば薄型の半導体装置
でも長いボンディグワイヤを用いて結線することができ
る。
【図面の簡単な説明】
【図１】第１の実施の形態に係る半導体装置の製造工程
を示す平面図である。
【図２】第１の実施の形態に係る半導体装置の製造工程
を示す端面図である。
【図３】第１の実施の形態に係る半導体装置の製造工程
を示す平面図である。
【図４】第１の実施の形態に係る半導体装置の製造工程
を示す端面図である。
【図５】第１の実施の形態に係る半導体装置の製造工程
を示す平面図である。
【図６】第１の実施の形態に係る半導体装置の製造工程
を示す端面図である。
【図７】第２の実施の形態に係る半導体装置の平面図で
ある。
【図８】第２の実施の形態に係る半導体装置の端面図で
ある。
【図９】従来例を示す半導体装置の端面図である。
【図１０】他の従来例を示す半導体装置の端面図であ
る。
【図１１】図９の縦断面図である。
【図１２】図１０の縦断面図である。
【符号の説明】
１ インナリード ２ アイランド ３ 電極パッド ４ 下ポリイミドテープ ５ チップ ６ ボンディングワイヤ ７ 上ポリイミドテープ ８ 金属板

Claims (13)

    【特許請求の範囲】
  1. 【請求項１】 搭載チップ上に設けられた下絶縁膜と、
    該下絶縁膜の上に延在するボンディグワイヤと、該ボン
    ディグワイヤを覆う上絶縁膜とを備えたことを特徴とす
    る半導体装置。
  2. 【請求項２】 搭載チップ上に設けられた下絶縁膜と、
    該下絶縁膜の上に接する上絶縁膜と、該上絶縁膜と前記
    下絶縁膜との間に挟まれたボンディグワイヤとを備えた
    ことを特徴とする半導体装置。
  3. 【請求項３】 前記上絶縁膜と前記下絶縁膜とは接着さ
    れていることを特徴とする請求項１又は２記載の半導体
    装置。
  4. 【請求項４】 前記上絶縁膜の下面に接着性材料が付さ
    れていることを特徴とする請求項１乃至３のいずれかに
    記載の半導体装置。
  5. 【請求項５】 前記下絶縁膜の上面に接着性材料が付さ
    れていることを特徴とする請求項請求項１乃至３のいず
    れかに記載の半導体装置。
  6. 【請求項６】 前記上絶縁膜の上面には放熱体が設けら
    れたことを特徴とする請求項請求項１乃至３のいずれか
    に記載の半導体装置。
  7. 【請求項７】 前記放熱体は、金属板であることを特徴
    とする請求項６記載の半導体装置。
  8. 【請求項８】 前記放熱体は、金属箔であることを特徴
    とする請求項６記載の半導体装置。
  9. 【請求項９】 搭載チップ上に設けられた下絶縁膜の上
    に延在するボンディグワイヤが上絶縁膜により覆われて
    いることを特徴とする半導体装置構造。
  10. 【請求項１０】 搭載チップ上に設けられた下絶縁膜
    と、該絶縁膜に接する上絶縁膜との間にボンディングワ
    イヤが挟まれていることを特徴とする半導体装置構造。
  11. 【請求項１１】 予め搭載チップ上に形成された下絶縁
    膜上を通過するボンディグワイヤにより、チップ電極パ
    ッドとインナリードとを結線する工程と、該ボンディン
    グワイヤを上絶縁膜により前記下絶縁膜との間に挟む工
    程とを備えたことを特徴とする半導体装置の製造方法。
  12. 【請求項１２】 予め搭載チップ上に形成された下絶縁
    膜上を通過するボンディグワイヤにより、チップ電極パ
    ッドとインナリードとを結線する工程と、該ボンディン
    グワイヤを挟むように上絶縁膜を前記下絶縁膜に貼り付
    ける工程とを備えたことを特徴とする半導体装置の製造
    方法。
  13. 【請求項１３】 前記搭載チップ上を絶縁加工し、前記
    下絶縁膜を備えないことを特徴とした請求項１乃至８の
    いずれかに記載の半導体装置。
JP9311111A 1997-10-28 1997-10-28 半導体装置及びその製造方法 Expired - Fee Related JP2954118B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP9311111A JP2954118B2 (ja) 1997-10-28 1997-10-28 半導体装置及びその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP9311111A JP2954118B2 (ja) 1997-10-28 1997-10-28 半導体装置及びその製造方法

Publications (2)

Publication Number Publication Date
JPH11135539A true JPH11135539A (ja) 1999-05-21
JP2954118B2 JP2954118B2 (ja) 1999-09-27

Family

ID=18013287

Family Applications (1)

Application Number Title Priority Date Filing Date
JP9311111A Expired - Fee Related JP2954118B2 (ja) 1997-10-28 1997-10-28 半導体装置及びその製造方法

Country Status (1)

Country Link
JP (1) JP2954118B2 (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011018797A (ja) * 2009-07-09 2011-01-27 Elpida Memory Inc 半導体装置及び半導体装置の製造方法
US8581417B2 (en) 2009-01-30 2013-11-12 Elpida Memory, Inc. Semiconductor device stack with bonding layer and wire retaining member
CN108807337A (zh) * 2018-06-27 2018-11-13 山东傲天环保科技有限公司 一种cob封装结构

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8581417B2 (en) 2009-01-30 2013-11-12 Elpida Memory, Inc. Semiconductor device stack with bonding layer and wire retaining member
US8970052B2 (en) 2009-01-30 2015-03-03 Ps4 Luxco S.A.R.L. Semiconductor device stack with bonding layer and wire retaining member
JP2011018797A (ja) * 2009-07-09 2011-01-27 Elpida Memory Inc 半導体装置及び半導体装置の製造方法
US8217517B2 (en) 2009-07-09 2012-07-10 Elpida Memory, Inc. Semiconductor device provided with wire that electrically connects printed wiring board and semiconductor chip each other
CN108807337A (zh) * 2018-06-27 2018-11-13 山东傲天环保科技有限公司 一种cob封装结构
CN108807337B (zh) * 2018-06-27 2020-10-20 上海纬而视科技股份有限公司 一种cob封装结构

Also Published As

Publication number Publication date
JP2954118B2 (ja) 1999-09-27

Similar Documents

Publication Publication Date Title
US5789803A (en) Semiconductor package
US5888847A (en) Technique for mounting a semiconductor die
KR970011649B1 (ko) 반도체 장치의 제조방법
JP3205235B2 (ja) リードフレーム、樹脂封止型半導体装置、その製造方法及び該製造方法で用いる半導体装置製造用金型
JP2972096B2 (ja) 樹脂封止型半導体装置
JPH11260856A (ja) 半導体装置及びその製造方法並びに半導体装置の実装構造
JP2003133499A (ja) リードフレーム及びその製造方法並びに該リードフレームを用いた半導体装置の製造方法
JP5197953B2 (ja) リードフレーム及びその製造方法、及び半導体装置
JP3535760B2 (ja) 樹脂封止型半導体装置，その製造方法及びリードフレーム
JP2954118B2 (ja) 半導体装置及びその製造方法
JP3103281B2 (ja) 樹脂封止型半導体装置
JP3443406B2 (ja) 樹脂封止型半導体装置
JPH09172126A (ja) 樹脂封止型半導体装置およびその製造方法
JP3959898B2 (ja) 樹脂封止型半導体装置の製造方法
JP4033780B2 (ja) 半導体装置とその製造方法
JP2570123B2 (ja) 半導体装置及びその製造方法
JP3686267B2 (ja) 半導体装置の製造方法
JPH01231333A (ja) 半導体装置の製造方法
JP2001077275A (ja) リードフレームとそれを用いた樹脂封止型半導体装置の製造方法
JPS60113932A (ja) 樹脂封止半導体装置の組立方法
JP2785441B2 (ja) 半導体装置とその製造方法
JPH05275570A (ja) 半導体装置
JP2000077433A (ja) 半導体装置およびその製造方法
JPH11162998A (ja) 半導体装置およびその製造方法
JP2005303169A (ja) 半導体装置およびその製造方法

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees