JPS60189940A - 樹脂封止型半導体装置の製法 - Google Patents
樹脂封止型半導体装置の製法Info
- Publication number
- JPS60189940A JPS60189940A JP4525384A JP4525384A JPS60189940A JP S60189940 A JPS60189940 A JP S60189940A JP 4525384 A JP4525384 A JP 4525384A JP 4525384 A JP4525384 A JP 4525384A JP S60189940 A JPS60189940 A JP S60189940A
- Authority
- JP
- Japan
- Prior art keywords
- leads
- resin
- resin seal
- resin sealing
- bent
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
- H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
- H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（技術分野）
本発明はチップキャリア構造の樹脂封止型半導体装置の
製法に関する。
製法に関する。
（従来技術）
半導体集積回路装置の高集積度化、多機能化が進行する
のに連れて、その外部リードの本数は増加する傾向にあ
る。また、そのパッケージについては小型化の請求が高
まりつつろる。
のに連れて、その外部リードの本数は増加する傾向にあ
る。また、そのパッケージについては小型化の請求が高
まりつつろる。
従来このような半導体集積回路装置の樹脂封止型パッケ
ージとしては、第１図の平面図（ａ）及び断面図（ｂ）
に示すように、半導体素子４ｔ−搭載し、金属細線３で
接続してから封止樹脂２で被覆し、四方向に導出したリ
ード１を段状に折り曲げ成形してなる四方向フラットパ
ッケージがるり、広く使用されている。
ージとしては、第１図の平面図（ａ）及び断面図（ｂ）
に示すように、半導体素子４ｔ−搭載し、金属細線３で
接続してから封止樹脂２で被覆し、四方向に導出したリ
ード１を段状に折り曲げ成形してなる四方向フラットパ
ッケージがるり、広く使用されている。
しかしながら四方向フラットパッケージには、外部に導
出したリードが曲がり易く、又パッケージの構造上自動
與装に適していない、などの欠点があり、これらの欠点
を補うため第２の断面図に示すような樹脂封止型チップ
キャリアが実用化されるようになった。しかしこのチッ
プキャリアに使用するリードフレームは、予めリード１
に対し折り曲げなど複雑な成形が施されており、そのた
め組立時、特にボンディングを行う際の変形が大きくな
って組立歩留りが悪く、リード数の少ない小型のパッケ
ージ以外には実用性に乏しいものである。
出したリードが曲がり易く、又パッケージの構造上自動
與装に適していない、などの欠点があり、これらの欠点
を補うため第２の断面図に示すような樹脂封止型チップ
キャリアが実用化されるようになった。しかしこのチッ
プキャリアに使用するリードフレームは、予めリード１
に対し折り曲げなど複雑な成形が施されており、そのた
め組立時、特にボンディングを行う際の変形が大きくな
って組立歩留りが悪く、リード数の少ない小型のパッケ
ージ以外には実用性に乏しいものである。
（発明の目的）
本発明は上記欠点を改善し、多数のリードを必要とする
半導体集積回路装置においても十分実用を有するチップ
キャリア構造の樹脂封止型半導体装置の製法を提供する
本のである。
半導体集積回路装置においても十分実用を有するチップ
キャリア構造の樹脂封止型半導体装置の製法を提供する
本のである。
（発明の構成）
本発明は、リードが折り曲げ成形されていないリードフ
レームを使用し、半導体素子の搭載と細線接続を行った
後、半導体素子を中心に少なくともリードの細繊接続部
までを樹脂封止する第１の樹脂封止工程と、該樹脂封止
部から四方に導出したリードを段状に成形する折り曲げ
工程と、該折り曲げたリードの最下面は導出させて該折
り曲げ部を含めて繭記第１の樹脂封止部を中心に樹脂封
止を行う第２の樹脂封止工程と、該第２の樹脂封止部か
ら四方に導出するリードを該樹脂封止部に沿って切断す
る工程とを含むことを特徴とするチップキャリア構造の
樹脂封止型半導体装置の製法でるる。
レームを使用し、半導体素子の搭載と細線接続を行った
後、半導体素子を中心に少なくともリードの細繊接続部
までを樹脂封止する第１の樹脂封止工程と、該樹脂封止
部から四方に導出したリードを段状に成形する折り曲げ
工程と、該折り曲げたリードの最下面は導出させて該折
り曲げ部を含めて繭記第１の樹脂封止部を中心に樹脂封
止を行う第２の樹脂封止工程と、該第２の樹脂封止部か
ら四方に導出するリードを該樹脂封止部に沿って切断す
る工程とを含むことを特徴とするチップキャリア構造の
樹脂封止型半導体装置の製法でるる。
（実施例）
本発明によるチップキャリア構造の樹脂封止型半導体装
置の製法につき、その実施例を第３図を用いて説明する
。 （ａ）、（’） 、（ｃ） 、（ｄ）はそれぞれチ
ップキャリアの組立工程を１１に示す断面図である。
置の製法につき、その実施例を第３図を用いて説明する
。 （ａ）、（’） 、（ｃ） 、（ｄ）はそれぞれチ
ップキャリアの組立工程を１１に示す断面図である。
即ち（ａ）図においては、リードフレーム上に半導体素
子４を固着し、リード１との間を金属細線３でボンディ
ングする。ここまでの工程は従来と同様である。引き続
いて封止樹脂５ａによ！７１回目の樹脂封止が行われる
。この１回目の樹脂封止は、半導体素子を保護し加えて
その後に行わｎるリード成形時の応力等でボンディング
の信頼性が低下するのを防止する役割を持っている。従
ってこの樹脂封止は、金属細線を含む最小限の領域に留
めておけばよい。
子４を固着し、リード１との間を金属細線３でボンディ
ングする。ここまでの工程は従来と同様である。引き続
いて封止樹脂５ａによ！７１回目の樹脂封止が行われる
。この１回目の樹脂封止は、半導体素子を保護し加えて
その後に行わｎるリード成形時の応力等でボンディング
の信頼性が低下するのを防止する役割を持っている。従
ってこの樹脂封止は、金属細線を含む最小限の領域に留
めておけばよい。
この後リード間を連結するタイバーを切断し、次いで（
ｂ）図に示すようにリード１′！！ｉｌ−略段状に折り
曲げてリード成形が行われる。この際各リードの最下面
は、２回目の樹脂封止の封止金型の下面と同一平面とな
るように成形される。
ｂ）図に示すようにリード１′！！ｉｌ−略段状に折り
曲げてリード成形が行われる。この際各リードの最下面
は、２回目の樹脂封止の封止金型の下面と同一平面とな
るように成形される。
上記の成形が行われた後に、（Ｃ）図に示すように封止
樹脂５ｂにより２回目の樹脂封止が行われる。
樹脂５ｂにより２回目の樹脂封止が行われる。
この際外部接続端子となるリードの最下面は露出した状
態となっている。この２回目の樹脂封止は、リードを固
定すると基にチップキャリアとしての機能を持たせるた
めに行うものである。この図では１回目の樹脂封止部全
体を封止しているが必ずしもその必要はなく、部分的に
封止するだけでもよい〇 その後（ｄ１図に示すようｉ、・リードｌを封止樹脂５
ｂの周囲に沿って切断Ｌ１チップキャリアを完成させる
。第４図に本発明によるチップキャリアの平面図（ａ）
及び側面図（ｂ） を示す。
態となっている。この２回目の樹脂封止は、リードを固
定すると基にチップキャリアとしての機能を持たせるた
めに行うものである。この図では１回目の樹脂封止部全
体を封止しているが必ずしもその必要はなく、部分的に
封止するだけでもよい〇 その後（ｄ１図に示すようｉ、・リードｌを封止樹脂５
ｂの周囲に沿って切断Ｌ１チップキャリアを完成させる
。第４図に本発明によるチップキャリアの平面図（ａ）
及び側面図（ｂ） を示す。
、以上の工程を経た後、チップキャリアはめりき等の必
要な仕上げを行う。あるいは切断前に表面処理を行って
おくことももちろん可能である。
要な仕上げを行う。あるいは切断前に表面処理を行って
おくことももちろん可能である。
（効果）
以上述べてきたような工程を経ることによって、従来の
製法では得られなかった多数の外部接続端子を持つ樹脂
封止型チップキャリアを高い歩留りで得ることができる
。これはリードの折り曲げ成形をボンディング後に行゛
うようにしたことＫよってボンディング時にリードの変
形が生じなくなり、又金属細線に不必要な力がかからな
くなったためボンディングの信頼性を大きく向上させる
ことができたことによる。
製法では得られなかった多数の外部接続端子を持つ樹脂
封止型チップキャリアを高い歩留りで得ることができる
。これはリードの折り曲げ成形をボンディング後に行゛
うようにしたことＫよってボンディング時にリードの変
形が生じなくなり、又金属細線に不必要な力がかからな
くなったためボンディングの信頼性を大きく向上させる
ことができたことによる。
更にリード端子の精度を悪化させることもなくなるため
、リード数の多い、従ってパッケージ外形が大きく且つ
封止樹脂中のリードの長いものの組立も問題なく行うこ
とができる。
、リード数の多い、従ってパッケージ外形が大きく且つ
封止樹脂中のリードの長いものの組立も問題なく行うこ
とができる。
第１図は従来の７ラツトパツケージの平面図（ａ）。
断面図（ｂ）を示す。第２図は従来のチップキャリアの
断面図、第３図は本発明の実施例を（ａ） 、 （ｂ）
、 （Ｃ） 。 （ｄ）の工程順に示す図で、それぞれチップキャリアの
断面図が示しである。第４図は本発明により組立てられ
たチップキャリアの平面図（ａ）、側面図（ｂ）である
。 １・・・・・・リード、２・・・・・・封止樹脂、３・
・・・・・金属細線、４・・・・・・半導体素子、５ａ
、５ｂ・・・・・・封止樹脂。 第１図 第２図 （ゐ） ■別 １゜ （ｄ） 第３図 （Ｉ）） 第４図 ／１
断面図、第３図は本発明の実施例を（ａ） 、 （ｂ）
、 （Ｃ） 。 （ｄ）の工程順に示す図で、それぞれチップキャリアの
断面図が示しである。第４図は本発明により組立てられ
たチップキャリアの平面図（ａ）、側面図（ｂ）である
。 １・・・・・・リード、２・・・・・・封止樹脂、３・
・・・・・金属細線、４・・・・・・半導体素子、５ａ
、５ｂ・・・・・・封止樹脂。 第１図 第２図 （ゐ） ■別 １゜ （ｄ） 第３図 （Ｉ）） 第４図 ／１
Claims (1)
- リードが折り曲げ成形されていないリードフレームを使
用し、半導体素子の搭載と細線接続を行った後、半導体
素子を中心に少なくともリードの細線接続部までを樹脂
封止する第１の樹脂封止工程と、該樹脂封止部から四方
に導出したリードを段状に成形する折り曲げ工程と、該
折り曲げたリードの最下面は導出させて該折り曲げ部を
含めて前記第１の樹脂封止部を中心に樹脂封止を行う第
２の樹脂封止工程と、該第２の樹脂封止部から四方に導
出するリードを該樹脂封止部に沿って切断する工程とを
含むことを特徴とするチップキャリア構造の樹脂封止型
半導体装置の製法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4525384A JPS60189940A (ja) | 1984-03-09 | 1984-03-09 | 樹脂封止型半導体装置の製法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4525384A JPS60189940A (ja) | 1984-03-09 | 1984-03-09 | 樹脂封止型半導体装置の製法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS60189940A true JPS60189940A (ja) | 1985-09-27 |
Family
ID=12714109
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4525384A Pending JPS60189940A (ja) | 1984-03-09 | 1984-03-09 | 樹脂封止型半導体装置の製法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS60189940A (ja) |
Cited By (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4788583A (en) * | 1986-07-25 | 1988-11-29 | Fujitsu Limited | Semiconductor device and method of producing semiconductor device |
| EP0390996A2 (en) * | 1989-04-06 | 1990-10-10 | Mitsubishi Denki Kabushiki Kaisha | IC card module |
| JPH033746U (ja) * | 1989-06-02 | 1991-01-16 | ||
| US5106785A (en) * | 1989-01-16 | 1992-04-21 | Siemens Aktiengesellschaft | Method for encapsulating electronic components or assemblies using a thermoplastic encapsulant |
| JPH0621295A (ja) * | 1993-05-24 | 1994-01-28 | Rohm Co Ltd | パッケージ型半導体装置の製造方法 |
| JPH06209227A (ja) * | 1994-02-01 | 1994-07-26 | Ngk Spark Plug Co Ltd | ラダー型圧電フィルタの組付け方法 |
| US5412157A (en) * | 1992-07-17 | 1995-05-02 | Mitsubishi Denki Kabushiki Kaisha | Semiconductor device |
| WO1999063594A1 (fr) * | 1998-05-29 | 1999-12-09 | Rohm Co., Ltd. | Dispositif a semi-conducteurs |
| EP4102546A1 (en) * | 2021-06-11 | 2022-12-14 | NXP USA, Inc. | An integrated circuit package and method to manufacture the integrated circuit package to reduce bond wire defects in the integrated circuit package |
-
1984
- 1984-03-09 JP JP4525384A patent/JPS60189940A/ja active Pending
Cited By (15)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4788583A (en) * | 1986-07-25 | 1988-11-29 | Fujitsu Limited | Semiconductor device and method of producing semiconductor device |
| US5376824A (en) * | 1989-01-16 | 1994-12-27 | Siemens Aktiengesellschaft | Method and an encapsulation for encapsulating electrical or electronic components or assemblies |
| US5106785A (en) * | 1989-01-16 | 1992-04-21 | Siemens Aktiengesellschaft | Method for encapsulating electronic components or assemblies using a thermoplastic encapsulant |
| EP0390996A2 (en) * | 1989-04-06 | 1990-10-10 | Mitsubishi Denki Kabushiki Kaisha | IC card module |
| US5079673A (en) * | 1989-04-06 | 1992-01-07 | Mitsubishi Denki Kabushiki Kaisha | Ic card module |
| JPH033746U (ja) * | 1989-06-02 | 1991-01-16 | ||
| US5412157A (en) * | 1992-07-17 | 1995-05-02 | Mitsubishi Denki Kabushiki Kaisha | Semiconductor device |
| JP2560194B2 (ja) * | 1993-05-24 | 1996-12-04 | ローム株式会社 | パッケージ型半導体装置の製造方法 |
| JPH0621295A (ja) * | 1993-05-24 | 1994-01-28 | Rohm Co Ltd | パッケージ型半導体装置の製造方法 |
| JPH06209227A (ja) * | 1994-02-01 | 1994-07-26 | Ngk Spark Plug Co Ltd | ラダー型圧電フィルタの組付け方法 |
| WO1999063594A1 (fr) * | 1998-05-29 | 1999-12-09 | Rohm Co., Ltd. | Dispositif a semi-conducteurs |
| US6603148B1 (en) | 1998-05-29 | 2003-08-05 | Rohm Co., Ltd. | Semiconductor device |
| EP1081761A4 (en) * | 1998-05-29 | 2006-08-09 | Rohm Co Ltd | SEMICONDUCTOR DEVICE |
| EP4102546A1 (en) * | 2021-06-11 | 2022-12-14 | NXP USA, Inc. | An integrated circuit package and method to manufacture the integrated circuit package to reduce bond wire defects in the integrated circuit package |
| US11784112B2 (en) | 2021-06-11 | 2023-10-10 | Nxp Usa, Inc. | Integrated circuit package and method to manufacture the integrated circuit package to reduce bond wire defects in the integrated circuit package |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US9484288B2 (en) | Semiconductor device and a method of manufacturing the same and a mounting structure of a semiconductor device | |
| KR101131353B1 (ko) | 반도체 장치 | |
| JPH11260856A (ja) | 半導体装置及びその製造方法並びに半導体装置の実装構造 | |
| US4801997A (en) | High packing density lead frame and integrated circuit | |
| JPS60189940A (ja) | 樹脂封止型半導体装置の製法 | |
| US20230090848A1 (en) | Lead frame for a package for a semiconductor device, semiconductor device and process for manufacturing a semiconductor device | |
| US5361970A (en) | Method of producing a semiconductor integrated circuit device having terminal members provided between semiconductor element and leads | |
| JP2634249B2 (ja) | 半導体集積回路モジュール | |
| JP3036339B2 (ja) | 半導体装置 | |
| JP2589520B2 (ja) | 樹脂封止型半導体装置の製造方法 | |
| JP2003188332A (ja) | 半導体装置およびその製造方法 | |
| JPH0653399A (ja) | 樹脂封止型半導体装置 | |
| JPS5986251A (ja) | 樹脂封止型半導体装置用リ−ドフレ−ム | |
| JPH02278857A (ja) | 樹脂封止型半導体装置 | |
| KR100201389B1 (ko) | 반도체 패키지 | |
| JPH09129803A (ja) | ホール素子及びその製造方法 | |
| KR920006185B1 (ko) | 접합형 리드 프레임을 사용한 ic 제조방법 | |
| JPH04254357A (ja) | 紫外線消去型メモリ集積回路 | |
| JPS61150246A (ja) | 半導体装置 | |
| JPH02303056A (ja) | 半導体集積回路の製造方法 | |
| JPH06120287A (ja) | リードフレームを用いた半導体装置とその製造方法 | |
| JPH08186137A (ja) | 半導体チップの樹脂封止方法 | |
| JPH11191608A (ja) | 半導体装置およびその製造方法 | |
| JPS6217383B2 (ja) | ||
| JPH02192758A (ja) | リードフレーム及び半導体装置の製造方法 |