JPH02192758A - リードフレーム及び半導体装置の製造方法 - Google Patents

リードフレーム及び半導体装置の製造方法

Info

Publication number
JPH02192758A
JPH02192758A JP1245889A JP1245889A JPH02192758A JP H02192758 A JPH02192758 A JP H02192758A JP 1245889 A JP1245889 A JP 1245889A JP 1245889 A JP1245889 A JP 1245889A JP H02192758 A JPH02192758 A JP H02192758A
Authority
JP
Japan
Prior art keywords
lead
leads
lead frame
tie bar
chip
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP1245889A
Other languages
English (en)
Inventor
Yuichi Asano
祐一 浅野
Fumihito Takahashi
高橋 文仁
Hitoshi Kobayashi
均 小林
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Miyagi Electronics Ltd
Original Assignee
Fujitsu Miyagi Electronics Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Miyagi Electronics Ltd filed Critical Fujitsu Miyagi Electronics Ltd
Priority to JP1245889A priority Critical patent/JPH02192758A/ja
Publication of JPH02192758A publication Critical patent/JPH02192758A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Lead Frames For Integrated Circuits (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔概要〕 本発明は、リードフレーム及び半導体装置の製造方法に
関し、小さいピッチで配列されているインナーリードの
変形を防ぐとともに、ICの品質を向上させることを目
的とし、ダイステージと、一端がチップとワイヤーを介
して接続され、他端がタイバーと接続された複数のイン
ナーリードを有するリードフレームであって、該複数の
インナーリード相互間はインナーリードタイバーを介し
°ζ接続され、互いに所定間隔を保って配列されている
リードフレーム及び、ダイステージ上にチップを搭載し
たのち該チップと前記インナーリードとをワイヤーで接
続する工程と、前記インナーリードタイバーに挟まれる
領域内に樹脂を注入してHg 61域内に配置されてい
る前記チップを封止する工程と、前記インナーリードタ
イバーを切断し、前記複数のインナーリード同士を切り
離す工程と、前記タイバーに囲まれる領域に樹脂を注入
し、前記インナーリードを封止する工程を含んだ半導体
装置の製造方法を特徴とする。
〔産業上の利用分野〕
本発明は、リードフレーム及び半導体装置の製造方法に
関し、特に多数の入出力ビンを有する樹脂封止型半導体
パッケージに使用される小ピツチで配列されたインナー
リードを有するリードフレーム及び該リードフレームを
使用した半導体チップの対土方法に関する。
近年、半導体チップは高集積化及び多機能化が進み、そ
れに伴い該半導体チップが有する入出力パッドの数も増
加傾向にある。これにより、前記半導体チップを搭載し
、且つ該入出力パッドと外部回路とを接続する役目を持
つリードフレームのリードの数も増えてきている。特に
チップ搭載部の近傍に配置され、樹脂に封止(モールド
)されるインナーリードにおいては、その幅及び隣接す
る該インナーリード間の間隔が非常に狭くなってしまう
該インナーリードは、樹脂によって封止されるため、そ
の時に加えられる熱及び注入される樹脂のため該インナ
ーリードが変形し、これにより隣接するインナーリード
同士がショートしたり、チップと該インナーリードを接
続するワイヤーが切断される等の問題が生じていた。
このように多ピン化した半導体パッケージは、インナー
リードが変形しないリードフレームを必要としている。
〔従来の技術) 第6図は、従来のリードフレーム10の平面図を示して
いる。この第6図において、11は半導体チップ、工は
該チップ11を搭載するダイステージ、9は前記チップ
11の入出力パッドと外部回路の間の信号を伝達するリ
ード、3は該リード9相互間を接続しリードを固定して
いるタイバー、5は一端がワイヤー12を介して前記チ
ップに接続され他端が前記タイバー3に接続され樹脂封
止工程(モールド工程)後、該樹脂の中に封止されるイ
ンナーリード、2は一端が前記タイバー3に固定された
アウターリード、6は前記タイバー3を固定するフレー
ム、8は前記インナ−リード5相互間にまたがって貼ら
れたポリイミドテープをそれぞれ示している。尚、イン
ナーリード5及びアウターリード2でリード9を構成し
ている。
第6図に示しているように、半導体チップ11は多数の
入出力パッド13を有しており、そのため、該入出力パ
ッド13と外部回路を接続するり−ド9も多数本必要と
なる。そして、半導体チップ11に近接するインナーリ
ード5は、該半導体チップ11の外周の狭い領域に全て
配置させなければならないので、その幅は狭く、又隣接
するインナーリード5相互の間隔は非常に狭く、且つ該
インナーリード5は前記半導体チップに近づくほど細く
しなければならない。従って、前記インナーリード5の
機械的強度は非常に弱く、きわめて変形しやすくなって
いる。
前記インナーリード5の機械的強度を向上させるため、
第6図に示すように従来のリードフレームには、複数の
インナーリード5にまたがってポリイミド樹脂等からな
るポリイミドテープ8が貼られている。これにより、た
とえある1本のインナーリード5に変形させる力がはた
らいても、核力は、その外の複数のインナーリード5に
該テープを伝わって分散されるので、前記インナーリー
ド5が容易に変形するのを防止することができる前記テ
ープ8が貼られたリードフレーム10は第6図のように
半導体チップ11が搭載されたあと、タイバー3及びフ
レーム6に囲まれた領域に樹脂が注入され、チップ11
、ダイステージ11ワイヤー12、テープ8、及びイン
ナーリード5が該樹脂によって封止される。そして、封
止したのち、タイバー3を隣接するり一ド9の間で切断
することにとってリード9を1つ1つに切離し、フレー
ム6を取り去り、そして該リードを下方(紙面向こう側
)に折り曲げることにより、半導体パッケージを完成す
ることができる。
〔発明が解決しようとする課題〕
しかしながら、上記複数のインナーリード5にまたがっ
て貼られたポリイミドテープを有するリードフレームを
半導体パッケージの製造に使用した場合、以下のような
問題が生ずる。
すなわち、チップ付け、ワイヤー配線等、加熱を必要と
する工程を行なったリードフレーム10は、次いで行わ
れる樹脂封止工程の際、加熱された流動可能状態の樹脂
が注入されるため、かなり(170度程度)の高温に加
熱される。この樹脂封止工程の際、リードフレームの材
料である鉄アロイ(鉄とニッケルの合金)、銅アロイ(
銅の合金)等の熱膨張係数と、ポリイミド樹脂からなる
ポリイミドテープの熱膨張係数とは大きく異なっている
ので前記リードフレームのインナーリード5は、前記ポ
リイミドテープ8から熱膨張係数の差による応力を受け
る。この応力によりインナーリード5が変形し、それに
より、隣接するインナーリード同士あるいは隣接するワ
イヤ−12同士が接触してショートしたり、該ワイヤー
12が変形する等の問題を生ずる。
また、前記樹脂封止工程の際、前記ポリイミドテープと
インナーリード5とを接着している接着剤からガスが発
生する。このガスは、半導体チップ11を腐食させるの
で、半導体パッケージの品質に悪影響を与えてしまう。
さらに、従来のリードフレームは、ポリイミドテープ8
を用いる分だけコストが上昇してしまう従って、本発明
は、樹脂封止工程を施してもインナーリードが変形せず
、且つ半導体パッケージの品質を向上させ、またコスト
の安いリードフレーム及び半導体装置の製造方法を提供
することを目的とする。
〔課題を解決するための手段〕
本発明は、従来のポリイミドテープに替えて、その部位
にインナーリードタイバーを設けたリードフレームを用
いて半導体パッケージを製造することを特徴とする。
すなわち、上記課題は、チップが搭載されるダイステー
ジと、一端が該チップとワイヤーを介して接続され、他
端がタイバーと接続された複数のインナーリードを有す
るリードフレームにおいて、該複数のインナーリード相
互間はインナーリードタイバーを介して接続され、互い
に所定間隔を保って配列されていることを特徴とするリ
ードフレーム、及び前記リードフレームのダイステージ
上にチ・ンプを搭載したのち該チップと前記インナーリ
ードとをワイヤーで接続する工程と、前記インナーリー
ドタイバーに挟まれるまたは囲まれる領域内に樹脂を注
入して該領域内に配置されている前記チップを封止する
工程と、前記インナーリードタイバーを切断し、前記複
数のインナーリード同士を切り離す工程と、前記タイバ
ーに挟まれるまたは囲まれる領域に樹脂を注入し、前記
インナーリードを封止する工程を含むことを特徴とする
半導体装置の製造方法によって解決することができる。
(作用) 従来のポリイミドテープに替えて、その部位にインナー
リードタイバーを設けたリードフレームを用いて半導体
パッケージを製造することより、該リードフレームはす
べて同一の熱膨張係数を持つ材料で構成できるので、樹
脂封止工程時に、インナーリードに応力が加わることを
防止することができる。また、従来のようにポリイミド
テープを使用しないので、樹脂封止工程時に該テープと
インナーリードとを接着する接着剤からガスが生ずるこ
とはなく、したがって半導体パッケージの品質を向上さ
せることができる。さらに、使用していたポリイミドテ
ープ分のコストを減少させることができる。
〔実施例〕
第1図は、本発明の詳細な説明するリードフレームの平
面図である。尚、従来例と同一の部位には、同一の番号
を付記し、その説明については省略する。
本発明の第1図と従来の第6図とは、従来ポリイミドテ
ープが貼られていた部位にインナーリードタイバー4が
設けられている点においてのみ異なっている。すなわち
、本発明は、複数のインナーリード5にまたがってイン
ナーリードタイバー4を設け、これにより隣接するイン
ナーリード5の位置を固定するとともに、該インナーリ
ード5の応力に対する機械的強度を向上させている。
尚、本発明のリードフレーム10は、鉄アロイ、銅アロ
イ等の材質からなる平らな金属の板を抜き型で打ち抜く
ことによって作成することができる、従って、本発明の
インナーリードタイバー4を有するリードフレーム10
を形成する場合には、前記抜き型を該インナーリードタ
イバー4の部分が残るように変更するだけで良く、且つ
本発明ではポリイミドテープをインナーリードにまたが
って貼る工程が不要なので、従来の工程数よりも少ない
工程数でリードフレームを形成できる。また、インナー
リード5とインナーリードタイバー4は、共に同じ材質
で形成されているので熱膨張率の差による応力は生じな
い。
第2図乃至第4図は、本発明による半導体パッケージの
製造工程平面図を示している。なお、第5図(a)は、
第2図のA−A’断面図、また、第5図(b)は、第4
図のB−B’断面図をそれぞれ示している。
以下、第2図乃至第5図を参照しつつ、本発明による半
導体パッケージの製造工程を説明する。
第2図参照 まず、ダイステージ1上に半導体チップを例えばAu−
5i共晶合金或いは恨ペーストによって固着したのち、
該半導体チップ表面に設けられている複数の入出力パッ
ドとそれに対応するインナーリード5とを例えば金或い
はアルミニウムからなるワイヤー12で接続する。そし
て、必要に応じて前記半導体チップ11表面上にα線防
止用のポリイミド樹脂をボッティングしたのち、インナ
ーリードタイバー4及びタイバー3で囲まれた領域内に
例えばエポキシ樹脂を170度の雰囲気中において注入
し、第5図(a)に示すように、半導体チップ及び前記
インナーリードタイバー4より内側のインナーリード5
を封止する。
第3図参照 隣接するインナーリード5に接続され、該インナーリー
ド5を固定しているインナーリードタイバー4を隣接す
るインナーリード5の間の部分で切断し、該インナーリ
ードタイバー4によって繋がれていた複数のインナーリ
ード5を個々に切り離す。
第4図参照 タイバー3に挟まれた領域にさらに樹脂を注入する。こ
れにより、第5図(b)に示すように、第2図における
第1の封止工程で封止されずに残っていたインナーリー
ド5が封止される。尚、この時インナーリード5は′、
一端が前記第1の封止工程のときに形成された樹脂に固
定され、他端がタイバー3に固定されているので、該イ
ンナーリード5かこの工程で変形することはない。
このあと、アウターリード2を繋いでいるタイバー3及
びフレーム6を切離し、該アウターリード2を下方(紙
面向こう側)に折り曲げて半導体パッケージを完成させ
る。
このように、本発明の半導体パッケージの製造方法は、
樹脂封止工程を2度繰り返すことを特徴としている。
以上の実施例では、デュアルインラインパッケージ(D
IP)の製造方法について述べたが、この実施例に限ら
ず、本発明は、樹脂封止型のパ・ンケージであれば、P
 L CC(Plastic LeadedCbip 
Carrier) 、Q F P (Quad Fla
t Package )等のタイプのパッケージに対し
ても適用することができる。例えば、アウターリードが
4方向に導出されているQFPの場合、本発明のインナ
ーリードタイバーは半導体チップの四方を囲むように形
成される。そして、第2図乃至第5図に示した実施例と
同様、まずインナーリードタイバーに囲まれた領域を封
止し、次いで該インナーリードタイバーを切断し、最後
にタイバーで囲まれた領域内を封止することによって半
導体パッケージを完成することができる。
〔発明の効果〕
本発明によれば、ポリイミドテープを省略することがで
きるので、コストダウンが図れるとともに、封止工程時
の該テープとインナーリードとを接着する接着剤からの
ガスの発生、及び応力によるインナーリードの変形とパ
ッケージ割れを防止することができる。また、ポリイミ
ドテープ上に複数のインナーリード間にまたがる水の進
入経路ができなくなるので、半導体パッケージの耐湿性
を向上させることができる。さらに、近年、半導体パッ
ケージの大型化及びリードフレームのダイステージの大
型化に伴い、このような大型のパッケージを1回の封止
工程にて形成すると、−度に多量のモールド樹脂を注入
するため、ダイステージの変形、ボイドの発生等パッケ
ージの品質の劣化が起こり易いが、本発明のように封止
工程を2度に分けて行えば、−回の封止工程で注入され
る樹脂の量は従来よりも少なくて済むので、前記パッケ
ージの品質の劣化を防止することができる。
【図面の簡単な説明】
第1図は、本発明の実施例を示すリードフレームの平面
図、第2図乃至第4図は、本発明の製造工程を示すリー
ドフレームの平面図、第5図は、本発明の製造工程を示
すリードフレームの断面図、第6図は、従来例を示すリ
ードフレームの平面図をそれぞれ示している。 また、 1・・ダイステージ 2・・アウターリード 3・・タイバー 4・・インナーリードタイバー 5・・インナーリード 6・・フレーム 7.7° ・・モールド樹脂 8・・ポリイミドテープ 9・・リード 10・ ・リードフレーム 11・−半導体チップ 12・・ワイヤー 13・・入出力パッド /象す−ドフレーム 本発明、家き枦1を示(リートフレー4つ平t℃凸1シ
 1 1〕 、=[EI月t、I!Aa工噂拍記示1リードフレー4
の斗15図嶌 2 犯 本4芒日月f)ヤ距呆と1謬生を示1リードルー乙、9
千汚ムI]築 図 ノドづeHMシ苧楚埴νエイ【乞汀じiリートフレー4
!パわ韮11118第 凹 、h侘」月/lλ蛙享1工才り呪すリードフレー4の乎
狛トハ嶌4 招 //!2 リードフレー4 零ξ」(A列?汀、Tリートフレー乙、の乎酒す図zg

Claims (2)

    【特許請求の範囲】
  1. (1)チップが搭載されるダイステージと、一端が該チ
    ップとワイヤーを介して接続され、他端がタイバーと接
    続された複数のインナーリードを有するリードフレーム
    において、 該複数のインナーリード相互間はインナーリードタイバ
    ーを介して接続され、互いに所定間隔を保って配列され
    ていることを特徴とするリードフレーム。
  2. (2)請求項1のリードフレームのダイステージ上にチ
    ップを搭載したのち該チップと前記インナーリードとを
    ワイヤーで接続する工程と、 前記インナーリードタイバーに挟まれるまたは囲まれる
    領域内に樹脂を注入して該領域内に配置されている前記
    チップを封止する工程と、 前記インナーリードタイバーを切断し、前記複数のイン
    ナーリード同士を切り離す工程と、前記タイバーに挟ま
    れるまたは囲まれる領域に樹脂を注入し、前記インナー
    リードを封止する工程を含むことを特徴とする半導体装
    置の製造方法
JP1245889A 1989-01-20 1989-01-20 リードフレーム及び半導体装置の製造方法 Pending JPH02192758A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP1245889A JPH02192758A (ja) 1989-01-20 1989-01-20 リードフレーム及び半導体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP1245889A JPH02192758A (ja) 1989-01-20 1989-01-20 リードフレーム及び半導体装置の製造方法

Publications (1)

Publication Number Publication Date
JPH02192758A true JPH02192758A (ja) 1990-07-30

Family

ID=11805904

Family Applications (1)

Application Number Title Priority Date Filing Date
JP1245889A Pending JPH02192758A (ja) 1989-01-20 1989-01-20 リードフレーム及び半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JPH02192758A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP4102546A1 (en) * 2021-06-11 2022-12-14 NXP USA, Inc. An integrated circuit package and method to manufacture the integrated circuit package to reduce bond wire defects in the integrated circuit package

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP4102546A1 (en) * 2021-06-11 2022-12-14 NXP USA, Inc. An integrated circuit package and method to manufacture the integrated circuit package to reduce bond wire defects in the integrated circuit package

Similar Documents

Publication Publication Date Title
KR100753749B1 (ko) 반도체 집적 회로 장치 및 그 제조 방법
JP2929273B2 (ja) ボールグリッドアレイ半導体パッケージ用ユニットpcbキャリヤフレーム及びこれを用いるボールグリッドアレイ半導体パッケージの製造方法
US6777262B2 (en) Method of packaging a semiconductor device having gull-wing leads with thinner end portions
KR100674548B1 (ko) 반도체 장치
US4951120A (en) Lead frame and semiconductor device using the same
KR20080067289A (ko) 반도체 장치
EP0657922B1 (en) A packaged semiconductor device and method of its manufacture
JPH02125651A (ja) リードフレーム
US7572674B2 (en) Method for manufacturing semiconductor device
JPH098186A (ja) 半導体集積回路装置およびその製造方法
US5361970A (en) Method of producing a semiconductor integrated circuit device having terminal members provided between semiconductor element and leads
JPS60189940A (ja) 樹脂封止型半導体装置の製法
JP3226244B2 (ja) 樹脂封止型半導体装置
JPH088385A (ja) 樹脂封止型半導体装置
JPH02192758A (ja) リードフレーム及び半導体装置の製造方法
KR100308899B1 (ko) 반도체패키지및그제조방법
JPS5986251A (ja) 樹脂封止型半導体装置用リ−ドフレ−ム
JPH06260589A (ja) 樹脂封止型半導体装置及びその製造方法及びその実装方法
JPH08148518A (ja) 半導体装置及びその製造方法
JP2001053214A (ja) 半導体装置
JPH01227462A (ja) リードフレーム
JPH0472655A (ja) 複合リードフレームおよび半導体素子
JPH04316359A (ja) リードフレーム及びそれを用いた半導体装置の製造方法
JP2001210668A (ja) 半導体装置およびその製造方法
JPS63133554A (ja) 半導体装置