JPH0621295A - パッケージ型半導体装置の製造方法 - Google Patents
パッケージ型半導体装置の製造方法Info
- Publication number
- JPH0621295A JPH0621295A JP12119993A JP12119993A JPH0621295A JP H0621295 A JPH0621295 A JP H0621295A JP 12119993 A JP12119993 A JP 12119993A JP 12119993 A JP12119993 A JP 12119993A JP H0621295 A JPH0621295 A JP H0621295A
- Authority
- JP
- Japan
- Prior art keywords
- lead terminal
- forming
- bent
- mold
- lead terminals
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/484—Connecting portions
- H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
- H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
Landscapes
- Bending Of Plates, Rods, And Pipes (AREA)
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
- Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
Abstract
(57)【要約】
【目的】 半導体チップ１１に対する各リード端子１
２，１３を、モールド部１４内における内部リード端子
部１２ａ，１３ａと、モールド部１４の底面に露出する
外部リード端子部１２ｂ，１３ｂとに段状に屈曲する場
合に、モールド部１４のうち前記リード端子の屈曲部１
２ｃ，１３ｃに該当する部分に、合成樹脂の剥離や欠け
が発生することを低減する。 【構成】 前記リード端子を、段状に屈曲するようにフ
ォーミングするに際して、その屈曲部１２ｃ，１３ｃの
内周面を、押圧して潰し変形することによって、当該屈
曲部を、角張った形状にする。
２，１３を、モールド部１４内における内部リード端子
部１２ａ，１３ａと、モールド部１４の底面に露出する
外部リード端子部１２ｂ，１３ｂとに段状に屈曲する場
合に、モールド部１４のうち前記リード端子の屈曲部１
２ｃ，１３ｃに該当する部分に、合成樹脂の剥離や欠け
が発生することを低減する。 【構成】 前記リード端子を、段状に屈曲するようにフ
ォーミングするに際して、その屈曲部１２ｃ，１３ｃの
内周面を、押圧して潰し変形することによって、当該屈
曲部を、角張った形状にする。
Description
【０００１】
【産業上の利用分野】本発明は、半導体チップの部分を
合成樹脂製のモールド部にてパッケージして成る形式の
いわゆるパッケージ型半導体装置のうち、面実装に適す
るように構成したパッケージ型半導体装置の改良に関す
るものである。
合成樹脂製のモールド部にてパッケージして成る形式の
いわゆるパッケージ型半導体装置のうち、面実装に適す
るように構成したパッケージ型半導体装置の改良に関す
るものである。
【０００２】
【従来の技術】従来、面実装に適するパッケージ型半導
体装置では、その各リード端子を、合成樹脂製モールド
部の側面から突出し、各リード端子のうちモールド部か
ら突出する部分を、モールド部の底面と同一平面に沿う
ように屈曲する構成にしているから、モールド部から突
出する各リード端子の占有面積が大きくて、プリント基
板に対する高密度実装を妨げると共に、リード端子の強
度が低い等の不具合があった。
体装置では、その各リード端子を、合成樹脂製モールド
部の側面から突出し、各リード端子のうちモールド部か
ら突出する部分を、モールド部の底面と同一平面に沿う
ように屈曲する構成にしているから、モールド部から突
出する各リード端子の占有面積が大きくて、プリント基
板に対する高密度実装を妨げると共に、リード端子の強
度が低い等の不具合があった。
【０００３】そこで、先行技術としての特開昭５７−１
７６７５１号公報は、図７及び図８に示すように、半導
体チップ１に対して接続した左右一対のリード端子２，
３を、合成樹脂製のモールド部４内における内部リード
端子部２ａ，３ａと、モールド部４における底面４ａに
露出してこの底面４ａに沿って延びる外部リード端子部
２ｂ，３ｂとに段状に屈曲した構成にすることによっ
て、前記の不具合を解消することを提案している。
７６７５１号公報は、図７及び図８に示すように、半導
体チップ１に対して接続した左右一対のリード端子２，
３を、合成樹脂製のモールド部４内における内部リード
端子部２ａ，３ａと、モールド部４における底面４ａに
露出してこの底面４ａに沿って延びる外部リード端子部
２ｂ，３ｂとに段状に屈曲した構成にすることによっ
て、前記の不具合を解消することを提案している。
【０００４】
【発明が解決しようとする課題】しかし、この先行技術
における半導体装置においては、両リード端子２，３
を、モールド部４内において内部リード端子部２ａ，３
ａと、前記モールド部４の底面４ａに露出してこの底面
４ａに沿って延びる外部リード端子部２ｂ，３ｂとに段
状に屈曲するに際して、その屈曲部２ｃ，３ｃには、必
然的に比較的大きい半径Ｒの丸角状に形成されることに
なるので、前記モールド部４の成形に際して、前記屈曲
部２ｃ，３ｃの外周面と、モールド部成形用キャビティ
ーの内面との間に、先窄まりの狭い隙間ができ、この先
窄まりの狭い隙間に合成樹脂が充填されることにより、
前記モールド部４のうち、前記両リード端子２，３にお
ける丸角状屈曲部２ｃ，３ｃに該当する箇所における部
分４ｄ，４ｅは、バリ状のきわめて薄肉の状態になる。
における半導体装置においては、両リード端子２，３
を、モールド部４内において内部リード端子部２ａ，３
ａと、前記モールド部４の底面４ａに露出してこの底面
４ａに沿って延びる外部リード端子部２ｂ，３ｂとに段
状に屈曲するに際して、その屈曲部２ｃ，３ｃには、必
然的に比較的大きい半径Ｒの丸角状に形成されることに
なるので、前記モールド部４の成形に際して、前記屈曲
部２ｃ，３ｃの外周面と、モールド部成形用キャビティ
ーの内面との間に、先窄まりの狭い隙間ができ、この先
窄まりの狭い隙間に合成樹脂が充填されることにより、
前記モールド部４のうち、前記両リード端子２，３にお
ける丸角状屈曲部２ｃ，３ｃに該当する箇所における部
分４ｄ，４ｅは、バリ状のきわめて薄肉の状態になる。
【０００５】従って、前記モールド部４の成形後におけ
る各種の取扱いに際して、モールド部４のうち前記のよ
うに薄肉状になる部分４ｄ，４ｅに、合成樹脂の剥離や
欠けが発生して、両外部リード端子部２ｂ，３ｂと、モ
ールド部４との境界線が、図８に二点鎖線で示すよう
に、ギザギザになるから、商品価値の低下を招来すると
共に、各リード端子２，３における外部リード端子部２
ｂ，３ｂのモールド部４からの露出寸法（Ｓ）が、可成
り大きく不揃いになると言う問題を招来するのであっ
た。
る各種の取扱いに際して、モールド部４のうち前記のよ
うに薄肉状になる部分４ｄ，４ｅに、合成樹脂の剥離や
欠けが発生して、両外部リード端子部２ｂ，３ｂと、モ
ールド部４との境界線が、図８に二点鎖線で示すよう
に、ギザギザになるから、商品価値の低下を招来すると
共に、各リード端子２，３における外部リード端子部２
ｂ，３ｂのモールド部４からの露出寸法（Ｓ）が、可成
り大きく不揃いになると言う問題を招来するのであっ
た。
【０００６】本発明は、このような問題を招来すること
がないようにした製造方法を提供することを技術的課題
とするものである。
がないようにした製造方法を提供することを技術的課題
とするものである。
【０００７】
【課題を解決するための手段】この技術的課題を達成す
るため本発明は、「少なくとも、半導体チップに複数本
のリード端子を接続する工程と、この各リード端子を、
内部リード端子部と外部リード端子部とに段状に屈曲す
るフォーミング工程と、前記半導体チップの部分を、合
成樹脂製のモールド部にて、各リード端子における外部
リード端子部が当該モールド部の底面に露出してこの底
面に沿って延びるようにパッケージする工程とを有する
パッケージ型半導体装置の製造方法。」において、「前
記フォーミング工程が、リード端子を内部リード端子部
と外部リード端子部とに段状に屈曲するときに、その屈
曲部の内周面を押圧して潰し変形する工程を含んでいる
ことを特徴とする。」ものである。
るため本発明は、「少なくとも、半導体チップに複数本
のリード端子を接続する工程と、この各リード端子を、
内部リード端子部と外部リード端子部とに段状に屈曲す
るフォーミング工程と、前記半導体チップの部分を、合
成樹脂製のモールド部にて、各リード端子における外部
リード端子部が当該モールド部の底面に露出してこの底
面に沿って延びるようにパッケージする工程とを有する
パッケージ型半導体装置の製造方法。」において、「前
記フォーミング工程が、リード端子を内部リード端子部
と外部リード端子部とに段状に屈曲するときに、その屈
曲部の内周面を押圧して潰し変形する工程を含んでいる
ことを特徴とする。」ものである。
【０００８】
【作 用】各リード端子を、フォーミングによって、
内部リード端子部と外部リード端子部とに段状に屈曲す
るに際して、この屈曲部の内周面を押圧して潰し変形す
ることにより、当該屈曲部の内周面に凹みができて、内
部リード端子部と外部リード端子部とを、この凹みの存
在によって小さい半径で屈曲することができるから、こ
の屈曲部における外周面を、半径の小さい角張った形状
にすることができるのである。
内部リード端子部と外部リード端子部とに段状に屈曲す
るに際して、この屈曲部の内周面を押圧して潰し変形す
ることにより、当該屈曲部の内周面に凹みができて、内
部リード端子部と外部リード端子部とを、この凹みの存
在によって小さい半径で屈曲することができるから、こ
の屈曲部における外周面を、半径の小さい角張った形状
にすることができるのである。
【０００９】このため、モールド部の成形に際して、各
リード端子のうち内部リード端子部は、モールド部成形
用キャビティーにおける底面から当該キャビティー内に
向って直接に立ち上がった状態になり、各リード端子に
おける屈曲部の外周面と、モールド部形成用キャビティ
ーの底面との間に、前記先行技術の場合のように、先窄
まりの隙間が形成されることを防止できるから、モール
ド部のうち前記各リード端子の屈曲部に該当する箇所に
おける部分が、バリ状の薄肉になることがないのであ
る。
リード端子のうち内部リード端子部は、モールド部成形
用キャビティーにおける底面から当該キャビティー内に
向って直接に立ち上がった状態になり、各リード端子に
おける屈曲部の外周面と、モールド部形成用キャビティ
ーの底面との間に、前記先行技術の場合のように、先窄
まりの隙間が形成されることを防止できるから、モール
ド部のうち前記各リード端子の屈曲部に該当する箇所に
おける部分が、バリ状の薄肉になることがないのであ
る。
【００１０】
【発明の効果】従って、本発明によると、モールド部の
うち各リード端子の屈曲部に該当する箇所における部分
に、合成樹脂の剥離や欠けが発生することを確実に低減
できるから、商品価値を向上することができると共に、
各リード端子における外部リード端子部のモールド部か
らの露出寸法が不揃いになることを大幅に改善できる効
果を有する。
うち各リード端子の屈曲部に該当する箇所における部分
に、合成樹脂の剥離や欠けが発生することを確実に低減
できるから、商品価値を向上することができると共に、
各リード端子における外部リード端子部のモールド部か
らの露出寸法が不揃いになることを大幅に改善できる効
果を有する。
【００１１】
【実施例】以下、本発明の実施例を、ダイオードに適用
した場合の図面について説明する。図１及び図２は、本
発明の方法によって製造したダイオードを示す。この図
において符号１２，１３は、半導体チップ１１の上下両
面に接続した左右一対のリード端子を示し、また、符号
１４は、前記半導体チップ１１の全体及び両リード端子
１２，１３の一部を封止するようにした合成樹脂製のモ
ールド部を示す。
した場合の図面について説明する。図１及び図２は、本
発明の方法によって製造したダイオードを示す。この図
において符号１２，１３は、半導体チップ１１の上下両
面に接続した左右一対のリード端子を示し、また、符号
１４は、前記半導体チップ１１の全体及び両リード端子
１２，１３の一部を封止するようにした合成樹脂製のモ
ールド部を示す。
【００１２】前記両リード端子１２，１３は、モールド
部１４内において、内部リード端子部１２ａ，１３ａ
と、前記モールド部１４の底面１４ａに露出してこの底
面１４ａに沿ってモールド部１４の側面１４ｂ，１４ｃ
より突出するように延びる外部リード端子部１２ｂ，１
３ｂとに、段状に屈曲されている。そして、その製造に
際しては、先づ、半導体チップ１１の両面に 両リード
端子１２，１３を接合したのち、両リード端子１２，１
３を、図３及び図４に示すように、一対のフォーミング
金型Ａ，Ｂによる挟み付けにより、内部リード端子部１
２ａ，１３ａと外部リード端子部１２ｂ，１３ｂとに段
状に屈曲するようにフォーミングするのである。
部１４内において、内部リード端子部１２ａ，１３ａ
と、前記モールド部１４の底面１４ａに露出してこの底
面１４ａに沿ってモールド部１４の側面１４ｂ，１４ｃ
より突出するように延びる外部リード端子部１２ｂ，１
３ｂとに、段状に屈曲されている。そして、その製造に
際しては、先づ、半導体チップ１１の両面に 両リード
端子１２，１３を接合したのち、両リード端子１２，１
３を、図３及び図４に示すように、一対のフォーミング
金型Ａ，Ｂによる挟み付けにより、内部リード端子部１
２ａ，１３ａと外部リード端子部１２ｂ，１３ｂとに段
状に屈曲するようにフォーミングするのである。
【００１３】このフォーミングに際して、前記一対のフ
ォーミング金型Ａ，Ｂのうち、一方のフォーミング金型
Ａに、突起部ａを一体的に造形して、この突起部ａによ
って、前記リード端子１２，１３における屈曲部１２
ｃ，１３ｃの内周面を押圧して潰し変形する。すると、
当該屈曲部１２ｃ，１３ｃの内周面に凹み１２ｃ′，１
３ｃ′ができて、内部リード端子部１２ａ，１３ａと外
部リード端子部１２ｂ，１３ｂとを、この凹み１２
ｃ′，１３ｃ′の存在によって、例えば、半径Ｒが０．
０３mm以下の小さい半径で屈曲することができるから、
この屈曲部１２ｃ，１３ｃにおける外周面を、半径の小
さい角張った形状にすることができるのである。
ォーミング金型Ａ，Ｂのうち、一方のフォーミング金型
Ａに、突起部ａを一体的に造形して、この突起部ａによ
って、前記リード端子１２，１３における屈曲部１２
ｃ，１３ｃの内周面を押圧して潰し変形する。すると、
当該屈曲部１２ｃ，１３ｃの内周面に凹み１２ｃ′，１
３ｃ′ができて、内部リード端子部１２ａ，１３ａと外
部リード端子部１２ｂ，１３ｂとを、この凹み１２
ｃ′，１３ｃ′の存在によって、例えば、半径Ｒが０．
０３mm以下の小さい半径で屈曲することができるから、
この屈曲部１２ｃ，１３ｃにおける外周面を、半径の小
さい角張った形状にすることができるのである。
【００１４】従って、前記フォーミング後において、モ
ールド部１４を成形するに際して、図５及び図６に示す
ように、当該モールド部１４の底面１４ａにおいて分割
した一対の成形用金型Ｃ，Ｄを使用し、この両成形用金
型Ｃ，Ｄの間に、両リード端子１２，１３を挟んだと
き、前記リード端子１２，１３のうち内部リード端子部
１２ａ，１３ａは、モールド部成形用キャビティーＥに
おける底面ｅから当該キャビティーＥ内に向って直接に
立ち上がった状態になり、リード端子１２，１３におけ
る屈曲部１２ｃ，１３ｃの外周面と、モールド部形成用
キャビティーＥの底面ｅとの間に、前記先行技術の場合
のように、先窄まりの隙間が形成されることを防止でき
るから、前記モールド部形成用キャビティーＥ内への溶
融合成樹脂のゲートＦからの充填によって成形されるモ
ールド部１４のうち前記両リード端子１２，１３の屈曲
部１２ｃ，１３ｃに該当する箇所における部分１４ｄ，
１４ｅが、バリ状の薄肉になることがないのである。
ールド部１４を成形するに際して、図５及び図６に示す
ように、当該モールド部１４の底面１４ａにおいて分割
した一対の成形用金型Ｃ，Ｄを使用し、この両成形用金
型Ｃ，Ｄの間に、両リード端子１２，１３を挟んだと
き、前記リード端子１２，１３のうち内部リード端子部
１２ａ，１３ａは、モールド部成形用キャビティーＥに
おける底面ｅから当該キャビティーＥ内に向って直接に
立ち上がった状態になり、リード端子１２，１３におけ
る屈曲部１２ｃ，１３ｃの外周面と、モールド部形成用
キャビティーＥの底面ｅとの間に、前記先行技術の場合
のように、先窄まりの隙間が形成されることを防止でき
るから、前記モールド部形成用キャビティーＥ内への溶
融合成樹脂のゲートＦからの充填によって成形されるモ
ールド部１４のうち前記両リード端子１２，１３の屈曲
部１２ｃ，１３ｃに該当する箇所における部分１４ｄ，
１４ｅが、バリ状の薄肉になることがないのである。
【００１５】その結果、前記両部分１４ｄ，１４ｅに、
合成樹脂の剥離や欠けが発生することを低減できるか
ら、両リード端子１２，１３における外部リード端子部
１２ｂ，１３ｂのモールド部１４からの露出寸法（Ｓ）
が不揃いになることを大幅に改善できるのである。な
お，前記実施例は、一つの半導体チップに対して二本の
リード端子１２，１３を有するダイオードに適用した場
合を示したが、本発明は、これに限らず、少なくとも三
本のリード端子を備えたトランジスターとか、多数本の
リード端子を備えたＩＣ等のように、他の種類のパッケ
ージ型半導体装置に対しても同様に適用できることは云
うまでもない。
合成樹脂の剥離や欠けが発生することを低減できるか
ら、両リード端子１２，１３における外部リード端子部
１２ｂ，１３ｂのモールド部１４からの露出寸法（Ｓ）
が不揃いになることを大幅に改善できるのである。な
お，前記実施例は、一つの半導体チップに対して二本の
リード端子１２，１３を有するダイオードに適用した場
合を示したが、本発明は、これに限らず、少なくとも三
本のリード端子を備えたトランジスターとか、多数本の
リード端子を備えたＩＣ等のように、他の種類のパッケ
ージ型半導体装置に対しても同様に適用できることは云
うまでもない。
【図１】本発明によって製造したダイオードの縦断正面
図である。
図である。
【図２】図１の底面図である。
【図３】本発明の方法においてリード端子をフォーミン
グする前の状態を示す図である。
グする前の状態を示す図である。
【図４】本発明の方法においてリード端子をフォーミン
グしている状態を示す図である。
グしている状態を示す図である。
【図５】本発明の方法においてモールド部を成形する状
態を示す図である。
態を示す図である。
【図６】図５のVI−VI視断面図である。
【図７】従来の製造方法によるダイオードを示す縦断正
面図である。
面図である。
【図８】図７の底面図である。
１１ 半導体チップ １２，１３ リード端子 １２ａ，１３ａ 内部リード端子部 １２ｂ，１３ｂ 外部リード端子部 １２ｃ，１３ｃ 屈曲部 １４ モールド部 １４ａ モールド部の底面 Ａ，Ｂ フォーミング金型 Ｃ，Ｄ モールド部成形用金型
フロントページの続き (51)Int.Cl.5 識別記号 庁内整理番号 ＦＩ 技術表示箇所 Ｈ０１Ｌ 23/28 Ａ 8617−4Ｍ
Claims (1)
- 【請求項１】少なくとも、半導体チップに複数本のリー
ド端子を接続する工程と、この各リード端子を、内部リ
ード端子部と外部リード端子部とに段状に屈曲するフォ
ーミング工程と、前記半導体チップの部分を、合成樹脂
製のモールド部にて、各リード端子における外部リード
端子部が当該モールド部の底面に露出してこの底面に沿
って延びるようにパッケージする工程とを有するパッケ
ージ型半導体装置の製造方法において、前記フォーミン
グ工程が、リード端子を内部リード端子部と外部リード
端子部とに段状に屈曲するときに、その屈曲部の内周面
を押圧して潰し変形する工程を含んでいることを特徴と
するパッケージ型半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5121199A JP2560194B2 (ja) | 1993-05-24 | 1993-05-24 | パッケージ型半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5121199A JP2560194B2 (ja) | 1993-05-24 | 1993-05-24 | パッケージ型半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0621295A true JPH0621295A (ja) | 1994-01-28 |
| JP2560194B2 JP2560194B2 (ja) | 1996-12-04 |
Family
ID=14805324
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5121199A Expired - Fee Related JP2560194B2 (ja) | 1993-05-24 | 1993-05-24 | パッケージ型半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2560194B2 (ja) |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS59121862A (ja) * | 1982-12-28 | 1984-07-14 | Fujitsu Ltd | 樹脂封止形半導体装置 |
| JPS60189940A (ja) * | 1984-03-09 | 1985-09-27 | Nec Corp | 樹脂封止型半導体装置の製法 |
| JPS6448051U (ja) * | 1987-09-18 | 1989-03-24 |
-
1993
- 1993-05-24 JP JP5121199A patent/JP2560194B2/ja not_active Expired - Fee Related
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS59121862A (ja) * | 1982-12-28 | 1984-07-14 | Fujitsu Ltd | 樹脂封止形半導体装置 |
| JPS60189940A (ja) * | 1984-03-09 | 1985-09-27 | Nec Corp | 樹脂封止型半導体装置の製法 |
| JPS6448051U (ja) * | 1987-09-18 | 1989-03-24 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2560194B2 (ja) | 1996-12-04 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5083186A (en) | Semiconductor device lead frame with rounded edges | |
| JP2560194B2 (ja) | パッケージ型半導体装置の製造方法 | |
| JP2995119B2 (ja) | パワートランジスタ用リードフレームの製造方法 | |
| JP2580740B2 (ja) | リードフレーム | |
| JPH065645A (ja) | 半導体素子の樹脂成形方法 | |
| JP2512441Y2 (ja) | 合成樹脂封止型半導体装置 | |
| JPS60161646A (ja) | 半導体装置用リ−ドフレ−ム | |
| US5304841A (en) | Lead frame | |
| JPH088375A (ja) | 半導体装置およびその製造に使用されるリードフレーム並びに金型 | |
| KR900001989B1 (ko) | 반도체장치 | |
| JPH0621127A (ja) | 樹脂モールドｉｃ用封入金型 | |
| JPH06232304A (ja) | フルモールドパッケージ用リードフレーム | |
| JPH0236557A (ja) | リードフレームおよびそれを用いた半導体装置 | |
| JPS6214450A (ja) | リ−ドフレ−ム | |
| JP3008015B2 (ja) | 半導体装置およびその製造方法 | |
| JPS6223094Y2 (ja) | ||
| JPH1027875A (ja) | リードフレーム及びその成形装置 | |
| JPS6215827A (ja) | 封止金型装置 | |
| JPH03175658A (ja) | 樹脂封止型半導体装置及びその製造方法 | |
| JPS6334289Y2 (ja) | ||
| JP2552139Y2 (ja) | リードフレーム | |
| JPH1012802A (ja) | リードフレーム及びそれを用いた半導体装置 | |
| JPH0546044U (ja) | 半導体装置用リードフレーム | |
| JPH02280360A (ja) | 半導体パッケージ | |
| JPH05206347A (ja) | 半導体装置及びその製造方法及び半導体装置用リードフレーム |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |