JPH05206347A - 半導体装置及びその製造方法及び半導体装置用リードフレーム - Google Patents

半導体装置及びその製造方法及び半導体装置用リードフレーム

Info

Publication number
JPH05206347A
JPH05206347A JP3059060A JP5906091A JPH05206347A JP H05206347 A JPH05206347 A JP H05206347A JP 3059060 A JP3059060 A JP 3059060A JP 5906091 A JP5906091 A JP 5906091A JP H05206347 A JPH05206347 A JP H05206347A
Authority
JP
Japan
Prior art keywords
semiconductor device
lead
leads
package
lead frame
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP3059060A
Other languages
English (en)
Inventor
Rikuro Sono
陸郎 薗
Akihiro Kubota
昭弘 窪田
Junichi Kasai
純一 河西
Masanori Yoshimoto
正則 吉本
Keiichi Masaki
慶一 政木
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shinko Electric Industries Co Ltd
Fujitsu Ltd
Original Assignee
Shinko Electric Industries Co Ltd
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shinko Electric Industries Co Ltd, Fujitsu Ltd filed Critical Shinko Electric Industries Co Ltd
Priority to JP3059060A priority Critical patent/JPH05206347A/ja
Priority to US07/853,798 priority patent/US5343615A/en
Priority to EP19920400769 priority patent/EP0505290A3/en
Priority to KR1019920004681A priority patent/KR960003854B1/ko
Publication of JPH05206347A publication Critical patent/JPH05206347A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49121—Beam lead frame or beam lead device

Abstract

(57)【要約】 【目的】本発明は半導体装置及びその製造方法及び半導
体装置用リードフレームに関し、歩留りを向上し得ると
共に製品コストの低減を図ることを目的とする。 【構成】アウターリード部３０を有する半導体装置にお
いて、アウターリード部３０の面を均一でかつ連続した
面とする。このため、リードフレーム２３の製造におい
て、タイバーを設けることなく、スリット２８を設ける
ことによりインナーリード部２６とアウターリード部３
０とにより構成されるリード２２と、このリード２２間
に位置するスペーサ部３１とを形成する。

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は半導体装置及びその製造
方法及び半導体装置用リードフレームに関する。
【０００２】一般に半導体装置の製造工程では、半導体
素子をパッケージ内に封止する前に、リードフレームに
半導体素子を搭載し、リードフレームのインナーリード
と半導体素子をワイヤボンディングにより接続した上
で、樹脂，セラミック等により封止することが行われて
いる。
【０００３】また近年、半導体素子の高集積化に伴いリ
ード（インナーリードとアウターリードとにより構成さ
れる）の数も増大する傾向にあり、各リードのピッチも
狭くなってきている。
【０００４】そこで、狭ピッチのリードを有する半導体
装置を生産性良く形成する方法が望まれている。
【０００５】
【従来の技術】図８は一般的な半導体装置１の断面図で
あり、この半導体装置１のパッケージはＳＯＰ（Small
Outline Package ）形と呼ばれるものである。同図にお
いて、２は半導体素子、３は半導体素子２がダイ付けさ
れるステージ、４はリード、５は樹脂製パッケージ（梨
地で示す）である。
【０００６】半導体素子３は樹脂製パッケージ５に封止
されることにより保護される。またリード４は、インナ
ーリード８とアウターリード９とにより構成されてお
り、インナーリード８は半導体素子３とワイヤボンディ
ングされ、アウターリード９はパッケージ５から外部へ
延出し外部回路と接続される構成となっている。また、
上記ステージ３，インナーリード８，アウターリード９
は、半導体装置１の製造工程途中においては、リードフ
レームとして一体的に取り扱われるものである。
【０００７】図９は従来におけるリードフレーム６を示
している。従来のリードフレーム６は、ステージ部７，
インナーリード部８，アウターリード部９をタイバー部
１０及びクレドール１１により保持した構成とされてい
る。このように、各インナーリード部８及びアウターリ
ード部９を個別に扱うのではなく、リードフレーム６と
して一括的に扱うことにより、半導体装置１の生産性を
向上させることができる。
【０００８】上記タイバー部１０は、製造工程において
各インナーリード部８及びアウターリード部９を所定の
ピッチ（同図中、Ｐで示す）で位置決めすると共に、パ
ッケージ５の樹脂モールド時において樹脂がアウターリ
ード部９側へ洩れ出すのを防止する機能を奏するもので
ある。図９中、実線で示すのはパッケージ５が配設され
る位置である。
【０００９】パッケージ５が形成される際、図１０に示
すようにリードフレーム６（この状態で半導体素子２は
リードフレーム６に搭載されている）は金型１２に装着
され樹脂モールドされる。この時、リードフレーム６は
上型１２ａと下型１２ｂに挟まれた状態となるが、隣合
うインナーリード部８間にはリードフレーム６の板厚分
の隙間（図中、矢印Ａで示す）が生じ、この隙間部分か
ら樹脂が洩れ出す。しかるに、タイバー部１０を形成し
ておくことにより、樹脂は隣合う一対のインナーリード
部８とタイバー部１０で囲まれる部分までは洩れ出すが
それ以上に漏洩することはない。
【００１０】また、パッケージ５が形成されると、イン
ナーリード部８はパッケージ５を構成する樹脂により固
定され、その後タイバー部１０及びクレドール１１が切
断除去され、インナーリード部８及びアウターリード部
９よりなるリード４が形成される。上記の一連の工程に
より半導体装置１は製造されていた。
【００１１】
【発明が解決しようとする課題】しかるに、上記のよう
にタイバー部１０を有するリードフレーム６では、リー
ド４に必然的にタイバー部１０の切断部４ａが存在する
ことになる。タイバー部１０の切断工程において切断が
適正に行われなかった場合、切断部４ａがインナーリー
ド部８及びアウターリード部９の側面に対し、突出した
状態となることがある（この状態を図１１に示す。尚、
図１１は説明の理解を容易にするため突出量を誇張して
描いている）。特にタイバー部１０及びクレドール１１
が切断工程は高速処理が行われており、この切断部４ａ
に突出が生じ易いことが経験的に知られている。前記し
たように、半導体素子２の高集積化によりリード４の配
設ピッチが狭くなると、切断部４ａに突出があると隣合
うリード間で短絡が生じ、半導体装置１が動作できなく
なる場合が発生し、製品歩留りが低下してしまうという
問題点があった。これに加えて、リード４は図８に示す
ように折曲されるが、切断部４ａに突出があるとリード
４の剛性が均一でなくなるため所定の形状に折曲するこ
とができず、これによっても隣合うリード間で短絡が生
じたり、リード４を回路基板に半田付けする際リード４
の浮きが発生するという問題点があった。また、これを
防止すべくタイバー部１０の切断を深く行うと、切断部
４ａの幅寸法がインナーリード部８及びアウターリード
部９の幅寸法より細くなってしまい、強度面において問
題が生じる。
【００１２】また、前記したように、パッケージ５の樹
脂モールド工程において、樹脂は隣合うインナーリード
部８とタイバー部１０で囲まれる部分に洩れ出す（図９
中、洩れ出した樹脂を梨地で示す）。この洩れ出した樹
脂は、パッケージ５の成形後パッケージ５の側部に付着
した状態で残る（以下、これをバリという）ため、この
バリを除去する必要がある。このバリを残したままだ
と、リード４を所定の形状に折り曲げ加工する際の邪魔
となり、リード４を所定の形状に形成できない場合が生
じる。リード４を所定の形状に形成できないと、リード
間で短絡が生じたり、またリード４を回路基板に半田付
けする際、リード４の浮きが発生したりする。しかる
に、バリは図９に示されるように隣合うインナーリード
部間に存在するため、取り除く作業が困難かつ面倒であ
るという問題点があった。
【００１３】また、上記のようにタイバー部１０の切断
は高精度に行う必要があるため、切断に用いる金型も高
精度のものを必要とし、金型コストが上昇し、これに伴
い製品コストが上昇してしまうという問題点があった。
【００１４】本発明は上記の点に鑑みてなされたもので
あり、歩留りを向上し得ると共に製品コストの低減を図
り得る半導体装置及びその製造方法及び半導体装置用リ
ードフレームを提供することを目的とする。
【００１５】
【課題を解決するための手段】上記課題を解決するため
に、本発明では、半導体素子を内設するパッケージよ
り、半導体素子を外部回路と接続するためのリードが延
出した構成の半導体装置において、上記リードを、その
切断面が均一でかつ連続した面としたことを特徴とする
ものである。
【００１６】また、上記構成の半導体装置を製造する方
法としては、半導体素子が搭載される搭載部を形成する
と共に、スリットを設けることによりインナーリード部
とアウターリード部とにより構成されるリードと、この
リード間に位置するスペーサ部とを形成してリードフレ
ームを作成し、次に上記半導体素子を搭載部に搭載しイ
ンナーリード部と接続した上で、上記スペーサ部の搭載
部側端部と略同一位置まで樹脂モールドすることにより
半導体素子を樹脂封止するパッケージを形成し、その
後、リードを独立させるためスペーサ部を取り除くこと
を特徴とするものである。
【００１７】また、半導体素子を搭載する搭載部と、半
導体素子とワイヤボンディングされるインナーリード部
と外部回路と接続されるアウターリード部とより構成さ
れるリードと、搭載部及びリードと一体的に接続したス
ペーサ部とにより構成される半導体装置用リードフレー
ムにおいて、スリットを形成することにより上記リード
をスペーサ部と画成する構成とすると共に、このスリッ
トにより、アウターリード部とインナーリード部とが連
続した構成となるよう構成したことを特徴とするもので
ある。
【００１８】
【作用】リードの切断面が均一でかつ連続した面となる
ことにより、隣合うリードの間隔を小さくし高密度にリ
ードを配設しても、リード間で短絡が生じるようなこと
はない。
【００１９】またパッケージの形成において、スペーサ
部の搭載部側端部と略同一位置まで樹脂モールドするこ
とにより、パッケージの形成後、パッケージにバリが発
生することがなくなり、バリ取り作業が不要となる。
【００２０】更に、従来必要とされたタイバーが不要と
なるため、タイバーの切断作業が不要となり、これに伴
いタイバー切断用の金型も要らなくなるため、半導体装
置の製造工程を簡略化できると共に、製品コストの低減
を図ることができる。
【００２１】
【実施例】次に本発明の実施例について図面と共に説明
する。図１は本発明の一実施例である半導体装置２０の
外観図である。同図に示す半導体装置２０は、例えばエ
ポキシ樹脂よりなるパッケージ２１と、その側部より外
部へ延出する複数のリード２２とにより構成されてい
る。図２は、図１では曲げられた状態であった各リード
２２を延ばした状態の半導体装置２０を示している。同
図に示すように、本発明になる半導体装置２０は、各リ
ード２２に従来の半導体装置１では必然的に存在した切
断部４ａ（図１１参照）が無く、均一で連続した面を形
成していることを特徴とする。即ち、均一で連続した面
とは、その全面にわたり一括的に一時に切断された面で
あり、部分的に切断時間或いは切断位置が異なることの
無い面である。
【００２２】従って、本発明になる半導体装置２０によ
れば、リード２２間のピッチＰを小さくしリード２２を
高密度に配設しても、隣合うリード２２が接触し短絡し
てしまうようなことはなく、半導体装置２０の信頼性を
向上することができる。また切断部がないため、リード
２２に突出部分が形成されることはなくなり、よってリ
ード２２の折曲加工を円滑に行うことができる。これに
より、図１に示すように折曲されるリード２２の折曲形
状は均一な形状となり、隣合うリード間の短絡や所謂リ
ード浮きの発生を防止することができ、これによっても
半導体装置２０の信頼性を向上することができる。
【００２３】続いて、上記構成を有する半導体装置２０
の製造方法、及び半導体装置２０の製造過程において製
造されるリードフレームの構造について以下説明する。
【００２４】半導体装置２０を製造するには、先ずリー
ドフレーム２３から製造する。リードフレーム２３を製
造するには、基材２４として４２アロイ等の鉄合金或い
はＭＦ−202 ，ＥＦＴＥＣ−64等の銅合金等の材質より
なり、厚さが0.05mm〜0.25mm程度の金属板或いは金属箔
を用意する。この基材２４として用いられる金属板或い
は金属箔の材質及び厚さは、半導体装置用のリードフレ
ーム用基材として一般に用いられるものと同じである。
【００２５】この基材２４には先ずスタンピング加工が
実施され、図３に示されるように、半導体素子３２（図
５に示す）が搭載されるステージ部２５と、後の工程で
半導体素子３２とワイヤボンディングされるインナーリ
ード部２６が形成される。この際、参照符号２７で示さ
れるエッジ部は、後に詳述するように、モールド成形さ
れるパッケージ２１の外側縁の位置と略等しくなるよう
形成されている。また、形成されたステージ部２５及び
インナーリード部２６には、例えば銀メッキ等の内部メ
ッキが施される。
【００２６】上記のようにステージ部２５及びインナー
リード部２６が形成されると、続いて本発明の特徴とな
るスリット２８がスタンピング加工により形成される。
スリット２８が形成された基材２４を図４に示す。同図
に示すように、スリット２８は、エッジ部２７の両側端
位置よりインナーリード部２６の幅と等しい幅寸法を有
しつつ、同図中左右方向に延出するよう形成されてい
る。また、スリット２８は基材２４の左右側縁近傍まで
形成されているが、基材２４の左右側部の一部はスリッ
ト２８が形成されていない部分が残されている。この残
された部分を以下クレドール２９という。また、スリッ
ト２８が形成されたことによりインナーリード部２６と
連続的に延在するようになった部分は、後にアウターリ
ード部３０となる部分である。更に、基材２４のスリッ
ト２８が形成されたことによりインナーリード部２６及
びアウターリード３０と画成された部位を以下スペーサ
部３１という。
【００２７】上記のように、スタンピング加工によりス
リット２８が形成されるが、スタンピング加工後におい
てスリット２８により画成されたインナーリード部２
６，クレドール２９，アウターリード部３０，スペーサ
部３１は、同一面上に面一となるよう構成されている。
上記一連の工程を経ることにより、リードフレーム２３
が製造される。
【００２８】上記のようにして製造されたリードフレー
ム２３には、半導体素子３２が搭載されると共に、搭載
された半導体素子３２とインナーリード部２６との間で
ワイヤーボンディングが行われる。
【００２９】続いて、半導体素子３２が搭載されたリー
ドフレーム２３は、図５に示すように樹脂モールディン
グ用の金型３３（上型３３ａと下型３３ｂとにより構成
される）に装着され、パッケージ２１のモールディング
が行われる。前記したように、リードフレーム２３に対
してパッケージ２１が形成される位置は、パッケージ２
１の外側縁がリードフレーム２３に形成されたエッジ部
２７と略同位置となるよう構成されている。
【００３０】図６は、パッケージ２１の外側縁とリード
フレーム２３に形成されたエッジ部２７の位置関係を説
明するための図である。同図に実線で示すのがパッケー
ジ２１の外側縁である。このエッジ部２７の位置とパッ
ケージ２１の外側縁との位置精度は、±0.3mm 以内とな
るよう構成されている。尚、本発明の効果の面からは、
エッジ部２７の位置はパッケージ２１の内側に位置する
のが望ましい。
【００３１】再び図５に戻って説明すると、上記構成と
されたリードフレーム２３を金型３３に装着すると、エ
ッジ部２７は金型３３の樹脂が注入される型部３３ａ-
1, ３３ｂ-1内あるいは、型部３３ａ-1, ３３ｂ-1内近
傍位置に位置することになる。よって、上型３３ａ及び
下型３３ｂにリードフレーム２３が挟まれた状態となっ
ても、上型３３ａと下型３３ｂとの間に従来の生じたよ
うな隙間は発生しなくなり、樹脂がパッケージ２１の外
部にバリとして残ることはない。よって、従来必要とさ
れた面倒なバリ取り作業は不要となり、半導体装置２０
の製造工程を簡単化することができる。
【００３２】樹脂の注入作業が終了し、パッケージ２１
が形成されると、図６に破線で示す位置で切断処理が行
われることによりクレドール２９及びスペーサ部３１は
取り除かれ、各インナーリード部２６及びアウターリー
ド部３０は電気的に独立される。このように、本発明で
は、従来行われていたタイバー部１０（図９参照）の切
断作業が不要となるため、製造工程の簡略化が図れると
共に、金型コストの低減を図ることができ、これに伴い
製品コストの低減を図ることができる。尚、スペーサ部
３１がパッケージ２１内まで入り込んだ状態であって
も、その量は±0.3mm 以内であるため、簡単にパッケー
ジ２１から取り去ることができる。
【００３３】図７はクレドール２９が取り除かれた状態
を示す図である。同図に示すように、パッケージ２１の
外部に延出するのは、スリット２８によりスペーサ部３
１と画成されたアウターリード部３０であるため、その
側面に従来のような切断部は存在しない。
【００３４】続いてアウターリード部３０には折曲加工
が実施され、図１に示す半導体装置２０が形成される。
この際、アウターリード部３０には従来のような切断部
は存在しないため、隣合うリード２２が接触し短絡して
しまうようなことはなく、またリード２２の折曲形状を
均一な形状とすることができ、半導体装置２０の信頼性
を向上することができる。
【００３５】尚、上記実施例ではスリットを形成する手
段としてスタンピング加工を用いた例を示したが、スリ
ットを形成する手段はこれに限定されるものではなく、
エッチング等の他のスリット形成手段を用いてもよい。
【００３６】
【発明の効果】上述の如く本発明によれば、リードの切
断面が均一でかつ連続した面となることにより、隣合う
リードの間隔を小さくし高密度にリードを配設しても、
リード間で短絡が生じるようなことはなく、製品の歩留
り及び信頼性を向上することができる。
【００３７】またパッケージの形成において、スペーサ
部の搭載部側端部と略同一位置まで樹脂モールドするこ
とにより、パッケージの形成後、パッケージにバリが発
生することがなくなりバリ取り作業が不要となるため、
半導体装置の製造工程を簡単化することができると共
に、リードの折曲作業を精度良く行うことができるた
め、これによっても製品の歩留り及び信頼性を向上する
ことができる。
【００３８】更に、従来必要とされたタイバーが不要と
なるため、タイバーの切断作業が不要となり、これに伴
いタイバー切断用の金型も要らなくなるため、半導体装
置の製造工程を簡略化できると共に、製品コストの低減
を図ることができる。
【図面の簡単な説明】
【図１】本発明の一実施例である半導体装置の外観図で
ある。
【図２】本発明の一実施例である半導体装置のリードを
延ばした状態を示す図である。
【図３】本発明の一実施例である半導体装置の製造工程
において、ステージ部，インナーリード部を形成する工
程を説明するための図である。
【図４】本発明の一実施例である半導体装置の製造工程
において、スリットを形成する工程を説明するための図
である。
【図５】本発明の一実施例である半導体装置の製造工程
において、パッケージを形成する工程を説明するための
図である。
【図６】パッケージの外側縁とリードフレームに形成さ
れたエッジ部の位置関係を説明するための図である。
【図７】本発明の一実施例である半導体装置のリードを
延ばした状態を示す図である。
【図８】従来における半導体装置の一例を示す断面図で
ある。
【図９】従来における半導体装置に用いられるリードフ
レームを説明するための図である。
【図１０】従来における半導体装置の製造方法におい
て、パッケージの形成工程を説明するための図である。
【図１１】従来における半導体装置の製造方法において
発生する切断部を説明するための図である。
【符号の説明】
２０ 半導体装置 ２１ パッケージ ２２ リード ２３ リードフレーム ２４ 基材 ２５ ステージ部 ２６ インナーリード部 ２７ エッジ部 ２８ スリット ２９ クレドール ３０ アウターリード部 ３１ スペーサ部 ３２ 半導体素子 ３３ 金型
フロントページの続き (72)発明者 河西 純一 神奈川県川崎市中原区上小田中1015番地 富士通株式会社内 (72)発明者 吉本 正則 神奈川県川崎市中原区上小田中1015番地 富士通株式会社内 (72)発明者 政木 慶一 長野県長野市大字栗田字舎利田711番地 新光電気工業株式会社内

Claims (6)

    【特許請求の範囲】
  1. 【請求項１】 半導体素子（３２）を内設するパッケー
    ジ（２１）より、該半導体素子（３２）を外部回路と接
    続するためのリード（２２，３０）が延出した構成の半
    導体装置において、 該リード（２２，３０）は、その切断面が均一でかつ連
    続した面であることを特徴とする半導体装置。
  2. 【請求項２】 半導体素子（３２）が搭載される搭載部
    （２５）を形成すると共に、スリット（２８）を設ける
    ことによりインナーリード部（２６）とアウターリード
    部（３０）とにより構成されるリード（２２）と、該リ
    ード（２２）間に位置するスペーサ部（３１）とを形成
    してリードフレーム（２３）を作成し、 次に該半導体素子（３２）を該搭載部（２５）に搭載し
    該インナーリード部（２６）と接続した上で、該スペー
    サ部（３１）の搭載部側端部と略同一位置まで樹脂モー
    ルドすることにより該半導体素子（３２）を樹脂封止す
    るパッケージ（２１）を形成し、 その後、該アウターリード部（３０）を独立させるため
    該スペーサ部（３１）を取り除くことを特徴とする半導
    体装置の製造方法。
  3. 【請求項３】 該スリット（２８）はエッチング加工ま
    たはスタンピング加工で形成したことを特徴とする請求
    項２記載の半導体装置の製造方法。
  4. 【請求項４】 上記樹脂モールドされるパッケージ（２
    １）の縁部は、該スペーサ部（３１）の搭載部側端部に
    対し、±0.3mm の位置に設定されてなることを特徴とす
    る請求項２の半導体装置の製造方法。
  5. 【請求項５】 半導体素子（３２）を搭載する搭載部
    （２５）と、 該半導体素子（３２）とワイヤボンディングされるイン
    ナーリード部（２６）と外部回路と接続されるアウター
    リード部（３０）とより構成されるリード（２２）と、 該搭載部（２５）及び該リード（２２）と一体的に接続
    したスペーサ部（３１）とにより構成される半導体装置
    用リードフレームにおいて、 該リード（２２）をスリット（２８）によりスペーサ部
    （３１）と画成する構成とすると共に、 該スリット（２８）により、該アウターリード部（３
    ０）と該インナーリード部（２６）とが連続した構成と
    なることを特徴とする半導体装置用リードフレーム。
  6. 【請求項６】 該スリット（２８）はエッチング加工ま
    たはスタンピング加工で形成したことを特徴とする請求
    項４記載の半導体装置の製造方法。
JP3059060A 1991-03-22 1991-03-22 半導体装置及びその製造方法及び半導体装置用リードフレーム Pending JPH05206347A (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP3059060A JPH05206347A (ja) 1991-03-22 1991-03-22 半導体装置及びその製造方法及び半導体装置用リードフレーム
US07/853,798 US5343615A (en) 1991-03-22 1992-03-19 Semiconductor device and a process for making same having improved leads
EP19920400769 EP0505290A3 (en) 1991-03-22 1992-03-20 Semiconductor device having improved leads, production process of the semiconductor device, and lead frame used in production process of the semiconductor device
KR1019920004681A KR960003854B1 (ko) 1991-03-22 1992-03-21 반도체 장치 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP3059060A JPH05206347A (ja) 1991-03-22 1991-03-22 半導体装置及びその製造方法及び半導体装置用リードフレーム

Publications (1)

Publication Number Publication Date
JPH05206347A true JPH05206347A (ja) 1993-08-13

Family

ID=13102429

Family Applications (1)

Application Number Title Priority Date Filing Date
JP3059060A Pending JPH05206347A (ja) 1991-03-22 1991-03-22 半導体装置及びその製造方法及び半導体装置用リードフレーム

Country Status (4)

Country Link
US (1) US5343615A (ja)
EP (1) EP0505290A3 (ja)
JP (1) JPH05206347A (ja)
KR (1) KR960003854B1 (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100214480B1 (ko) * 1996-05-17 1999-08-02 구본준 반도체 패키지용 리드 프레임
DE102016112181A1 (de) * 2016-07-04 2018-01-18 Kiekert Ag Verfahren zur Herstellung eines Elektrokomponententrägers für automobile Anwendungen

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5895851A (ja) * 1981-12-02 1983-06-07 Matsushita Electronics Corp リ−ドフレ−ム
JPS617653A (ja) * 1984-06-22 1986-01-14 Nec Corp 半導体用リ−ドフレ−ム
JPS61144048A (ja) * 1984-12-17 1986-07-01 Mitsubishi Electric Corp リ−ドフレ−ム
US5070039A (en) * 1989-04-13 1991-12-03 Texas Instruments Incorporated Method of making an integrated circuit using a pre-served dam bar to reduce mold flash and to facilitate flash removal
US5152056A (en) * 1991-08-27 1992-10-06 Sun Microsystems, Inc. Method for replacing tape automated bonding components on a printed circuit board

Also Published As

Publication number Publication date
KR960003854B1 (ko) 1996-03-23
EP0505290A3 (en) 1993-06-23
US5343615A (en) 1994-09-06
KR920018917A (ko) 1992-10-22
EP0505290A2 (en) 1992-09-23

Similar Documents

Publication Publication Date Title
KR100809818B1 (ko) 반도체 장치의 제조 방법
JP3444410B2 (ja) リードフレームおよび半導体装置の製造方法
KR101054602B1 (ko) 반도체 장치의 제조 방법
US7271037B2 (en) Leadframe alteration to direct compound flow into package
JP2005026466A (ja) 半導体装置およびリードフレーム
US10964629B2 (en) Siderail with mold compound relief
JPH05206347A (ja) 半導体装置及びその製造方法及び半導体装置用リードフレーム
JP2580740B2 (ja) リードフレーム
JP2937032B2 (ja) リードフレームの製造方法
JP5512784B2 (ja) 半導体装置の製造方法
JPH04293243A (ja) 樹脂封止用金型装置とゲートの切断方法
JPH0783081B2 (ja) 半導体装置に用いるリードフレームの製造方法
JP2714002B2 (ja) 樹脂封止型半導体装置の製造方法
JPH08264702A (ja) 半導体装置のリードフレーム及びこれを用いた半導体装置
JP2979724B2 (ja) 樹脂封止型半導体装置およびその製造方法
KR970001889B1 (ko) 리드프레임 및 그 리드프레임을 갖는 반도체 장치의 제조방법
JPH05166864A (ja) 半導体装置の樹脂成形方法
JP2004039709A (ja) リードフレームおよびその製造方法
JPH0638435B2 (ja) 半導体モ−ルド方法
JPS60195958A (ja) リ−ドフレ−ム
JPH08227961A (ja) 半導体装置用リードフレームおよびその製造方法
JPH05152487A (ja) リードフレーム及びその製造方法並びに半導体装置
JPH07297339A (ja) 半導体装置及びその製造方法
JPH0766358A (ja) 半導体装置
JPH07176673A (ja) リードフレーム及びそれを用いた半導体装置の製造方法

Legal Events

Date Code Title Description
A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 19990615