KR960003854B1 - 반도체 장치 제조방법 - Google Patents

반도체 장치 제조방법 Download PDF

Info

Publication number
KR960003854B1
KR960003854B1 KR1019920004681A KR920004681A KR960003854B1 KR 960003854 B1 KR960003854 B1 KR 960003854B1 KR 1019920004681 A KR1019920004681 A KR 1019920004681A KR 920004681 A KR920004681 A KR 920004681A KR 960003854 B1 KR960003854 B1 KR 960003854B1
Authority
KR
South Korea
Prior art keywords
leads
lead
package
semiconductor device
lead frame
Prior art date
Application number
KR1019920004681A
Other languages
English (en)
Other versions
KR920018917A (ko
Inventor
미찌오 소노
아끼히로 구보따
주니찌 가사이
마사노리 요시모또
게이찌 마사끼
Original Assignee
후지쓰 가부시끼가이샤
세끼자와 다다시
신꼬오 덴기 고오교오 가부시끼가이샤
이노우에 사다오
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 후지쓰 가부시끼가이샤, 세끼자와 다다시, 신꼬오 덴기 고오교오 가부시끼가이샤, 이노우에 사다오 filed Critical 후지쓰 가부시끼가이샤
Publication of KR920018917A publication Critical patent/KR920018917A/ko
Application granted granted Critical
Publication of KR960003854B1 publication Critical patent/KR960003854B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49121—Beam lead frame or beam lead device

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Lead Frames For Integrated Circuits (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)

Abstract

내용 없음.

Description

반도체 장치 제조방법
제 1 도는 종래의 반도체 장치를 나타내는 횡단면도.
제 2 도는 종래의 리드후레임(lead frame)을 나타내는 평면도.
제 3 도는 다이(die)내의 종래 반도체 장치 세트를 나타내는 횡단면도.
제 4 도는 리드후레임의 타이바(tie-bar)와 크레이들(cradle)이 절취된 종래 반도체 장치의 평면도.
제 5 도는 본 발명의 일실시예에 의한 반도체 장치의 외관을 나타내는 사시도.
제 6 도는 리드들이 소정형상으로 휘어지기전의 반도체 장치를 나타내는 평면도.
제 7 도는 리드후레임 제조에 사용되는 기판의 평면도.
제 8 도는 본 발명의 일실시예에 의한 리드후레임을 나타내는 평면도.
제 9 도는 수지모울딩 다이내의 반도체 장치 세트를 나타내는 횡단면도.
제 10 도는 수지패키지가 그위에서 성형되는 리드후레임을 나타내는 평면도.
제 11 도는 외부 리드들이 휘기전에 상기 실시예에 의한 반도체 장치를 나타내는 평면도.
본 발명은 반도체 장치, 그의 제조방법, 및 이 반도체 장치의 제조방법에 사용되는 리드후레임에 관한 것이다.
반도체 장치의 일반 제조방법에서는, 반도체 소자를 리드후레임의 스테이지(stage)부에 접착시키는 다이본딩(die bonding) 공정과, 상기 반도체 소자의 각 전극을 와이어에 의하여 상기 리드후레임의 리드중 하나에 접속시키는 와이어본딩 공정 및, 수지패키지 또는 세라믹 패키지에 의해서 반도체를 봉지하는 봉지 공정을 행한다. 최근, 반도체 장치의 집적도 증가에 따라서 리드후레임내에 설치된 리드의 수가 증가되는 경향이 있다.
따라서, 이웃한 리드들의 피치가 좁아진다. 이웃한 리드들의 피치가 좁은 리드후레임을 사용하고 높은 수율로 반도체 장치를 제조하는 것이 바람직하다.
제 1 도는 SOP(Small Outline Package)형으로서 불리는 종래의 반도체 장치를 나타내는 횡단면도이다. 제 1 도에 도시된 반도체 장치(1)에서는, 반도체 소자(2)가 리드후레임의 스테이지부(3)에 접착돼 있고, 반도체 소자(2)의 각 전극은, 와이어본딩 공정에서, 와이어(예를 들어, Au로 된)에 의하여, 리드들(4)중 하나에 접속된다. 상기 반도체 소자(2)와 각 리드(4)의 일부가 수지패키지(5)에 의해 봉지돼 있다. 상기 수지패키지(5)내부에 배치된 각 리드(4)의 부분을 내측리드(8)라고 한다. 상기 수지패키지(5)외측에 배치된 각 리드(4)의 부분을 외측리드(9)라고 한다.
상기 와이어는 상기 내측리드(8)의 일단부에 접착돼 있고, 상기 외측리드(9)는 외부회로에 전기적으로 접속돼 있다. 상기 반도체 장치의 제조공정에서는, 적어도 상기 봉지 공정이 끝날때까지, 상기 스테이지부(3)와 리드들(4)이, 서로 함께 리드후레임으로서 일체적으로 취급된다.
제 2 도는 종래의 리드후레임을 나타낸다. 제 2 도에 도시된 리드후레임(6)은, 스테이지부(7)와, 각각, 내측리드(8)와 외측리드(9)를 가진 리드, 이웃하는 리드쌍을 각각 접속시키는 타이바(10) 및, 외측리드(9)의 단부들을 접속하는 크레이들(11)로써 구성돼 있다.
상기 리드들은, 상기 타이바(10)와 크레이들(10)에 의하여, 서로 흩어져 분리되는 것이 방지된다.
상기 타이바들(10)은 반도체 장치의 제조공정에서, 이웃하는 리드들의 피치를 소정치 P에 유지하는 로케이션(location)바들로써 사용된다. 상기 타이바들(10)은, 상기 봉지 공정에서 수지모울딩을 행할 때, 수지가 상기 외측리드(9)측으로 누출하는 것을 방지하는 작용을 한다.
제 2 도에서, 상기 수지패키지(5)는 영역 Ap상에 배치돼 있다. 상기 봉지 공정에서, 상기 다이본딩 및 와이어본딩 공정후에 얻어진, 리드후레임(6)이 제 3 도에 도시된 바와같이 다이(12)내에 세트돼 있다.
상기 리드후레임(6)이 상기 다이(12)내에 세트되면, 상부다이(12a)와, 하부다이(12b) 사이에서 이웃한 내측리드들(8)간의 영역내에 소공간 A가 형성된다. 이런한 상태에서, 상기 다이(12) 내에서 수지모울딩을 행하면, 다이(12)로부터 상기 소공간을 통하여 수지가 누출된다. 그러나, 상기 누출된 수지는, 각각의 이웃한 내측리드쌍(8)과 각 타이바(10)에 의해 포위된 공간내에 포착된다.
상기 봉지 공정이 종료되면, 상기 타이바(10)와 크레이들(11)이 절단됨으로써, 상기 리드들(4)이 제 4 도에 도시된 바와같이, 상기 수지패키지의 양측으로부터 돌출된다. 이후는, 상기 리드들(4)을 휘어서 땜납주에 침지시킴으로써 반도체 장치(1)를 제 1 도에 도시된 바와같이 성형한다.
상기 타이바들(10)의 절단으로 인하여, 새로운 절단면을 갖는 절단부(4a)가 상기 각 리드(4)의 각 측면에 존재한다.
상기 리드후레임(6)이 상기 수지성형 공정(봉지 공정)에서 공급되는 열에 의해 변형되므로 상기 절단부(4a)의 표면(새로운 절단면)과 상기 각 리드(4)의 측면(최초 절단면)이 균일하게 지속되도록 상기 타이바를 정확힐 절단하기가 곤란하다.
따라서, 종래의 반도체 장치에서는 제 4 도에 도시된 바와같이, 상기 절단부(4a)가 각 리드(4)의 측면으로부터 돌출된다. 반도체의 집적도가 증가되는 경우에는, 상기 수지패키지(5)로부터 돌출하는 리드(4)의 수가 증가된다. 상기 각 타이바(10)의 절단부(4a)의 돌출은, 반도체 장치의 집적도가 증가되는 것을 방지한다. 또한, 상기 리드들(4)이 휘어서, 소정현상을 갖게 된다.
그러나, 각 리드(4)로부터 돌출되는 절단부(4a)가 있는 경우, 각 리드(4)의 강성도가 불균일하다. 그 결과, 각 리드(4)가 소정형상으로 휘지 않으며, 따라서, 이웃한 리드들(4)이 서로 접촉될 수 없는 경우와, 상기 리드가 외부회로에 접속되지 않는 경우가 있다. 다른 한편, 절단되는 각 타이바(10)의 길이가 연장되어, 상기 절단부(4a)가 각 리드의 각 측면으로부터 돌출되는 것을 방지하면, 상기 절단부(4a)에서 리드의 폭이, 절단부(4a)가 없는 부분에서 리드의 폭보다 더 작은 경우가 생길 수 있다. 이 경우, 상기 절단부(4a)에서 리드의 폭이 좁을수록, 각 리드(4)의 강도가 저하된다.
따라서, 본 발명의 일반 목적은, 상기 종래 기술의 결점이 해소된 신규하고 유용한 반도체 장치와, 반도체 장치의 제조방법과, 상기 반도체 장치의 제조방법에 사용되는 리드후레임을 제공하는데 있다.
본 발명의 보다 구체적인 목적은, 집적도를 증가시킬 수 있는 반도체 장치를 제공하는데 있다.
본 발명의 다른 목적은, 각 리드를 용이하게 소정형상으로 휠 수 있는 반도체 장치를 제공하는데 있다. 본 발명의 상기 목적들은 ; 반도체 소자 성형패키지와 ; 상기 패키지 내측에 설치된 내측리드와 상기 패키지 외측에 설치된 외측리드로 각각 구성된 복수의 리드를 구비하며, 상기 리드가 일직선상에 소정피치로 배치돼 있고, 상기 반도체 소자가 상기 각 리드의 상기 내측리드에 전기적으로 접속돼 있고, 상기 외측리드의 각 측면이 평탄한 것이 특징인 반도체 장치에 의해서 달성된다.
본 발명의 다른 목적은, 상기 반도체 장치의 제조공정을 제공하는데 있다.
본 발명의 상기 목적들은, 반도체 소자 성형패키지와 ; 상기 패키지 내측에 설치된 내측리드와 상기 패키지 외측에 설치된 외측리드로 각각 구성된 복수의 리드를 구비하며, 상기 리드가 일직선상에 소정피치로 배치돼 있고, 상기 반도체 소자가 상기 각 리드의 상기 내측리드에 전기적으로 접속돼 있고, 상기 외측리드의 각 측면이 평탄한 반도체 장치의 제조방법에 있어서 ; (a) 그 내부에 공간이 형성돼 있는 후레임 본체와 ; 상기 후레임 본체의 상기 공간에 대향된, 내측단부로부터 돌출된 스테이지부와 ; 상기 후레임 본체의, 상기 공간에 대향된 내측단부로부터 돌출되어, 상기 스테이지부를 둘러싸는 복수의 내측리드와 ; 상기 후레임 본체상에 형성된 복수의 외측리드와, 여기서, 상기 복수의 외측리드 각각의 제 1 단부는 상기 복수의 내측리드 중 하나에 연속적으로 접속돼 있고, 상기 복수의 외측리드 각각이 상기 내측리드들 중 대응하는 것이 뻗은 방향으로 뻗어있고, 상기 복수의 외측리드 각각의 제 2 단부가 상기 후레임 본체와 결합돼 있으며 ; 상기 후레임 본체상에 형성된 복수의 절편을 구비하며, 상기 복수의 절편 각각이 이웃한 외측리드들간에 배치되어 직선상 슬릿에 의해 상기 외측 리드들로부터 분리돼 있고, 상기 복수의 절편 각각의 제 1 단부가 상기 후레임 본체의, 상기 공간과 대향하는 내측단부에 도달돼 있고, 상기 복수의 절편 각각의 제 2 단부가 상기 후레임 본체와 결합돼 있는, 리드후레임을 제조하고 ; (b) 상기 반도체 소자를 상기 리드후레임의 상기 스테이지부에 접착하고 ; (c) 상기 반도체 소자를, 상기 리드후레임의 복수의 내측리드 각각에 전기적으로 접속시키고 ; (d) 상기 반도체 소자, 상기 스테이지부 및, 상기 복수의 내측리드가 패키지내에 배치되도록 상기 반도체 소자를 봉지시키고 ; (e) 상기 리드후레임을 상기 복수의 외측리드와 상기 복수의 절편을 횡단하는 방향으로 절단함으로써, 상기 복수의 절편들을 상기 패키지로부터 제거하는 것이 특징인, 반도체 장치의 제조방법에 의하여 달성된다.
본 발명의 다른 목적은, 상기 반도체 장치의 제조방법에서 사용되는 리드후레임을 제공하는데 있다. 본 발명의 상기 목적은, 반도체 소자 성형패키지와 ; 상기 패키지 내측에 설치된 내측리드와 상기 패키지 외측에 설치된 외측리드로 각각 구성된 복수의 리드를 구비하며, 상기 리드가 일직선상에 소정피치로 배치돼 있고, 상기 반도체 소자가 상기 각 리드의 상기 내측리드에 전기적으로 접속돼 있고, 상기 외측리드의 각 측면이 평탄한, 반도체 장치의 제조방법에 사용되는 리드후레임에 있어서 ; 그 내부에 공간이 형성돼 있는 후레임 본체와 ; 상기 후레임 본체의 상기 공간에 대향된, 내측단부로부터 돌출된 스테이지부와 ; 상기 후레임 본체의, 상기 공간에 대향된 내측단부로부터 돌출되어, 상기 스테이지부를 둘러싸는 복수의 내측리드와 ; 상기 후레임 본체상에 형성된 복수의 외측리드와, 여기서, 상기 복수의 외측리드 각각의 제 1 단부는 상기 복수의 내측리드 중 하나에 연속적으로 접속돼 있고, 상기 복수의 외측리드 각각이 상기 내측리드들중 대응하는 것이 뻗은 방향으로 뻗어있고, 상기 복수의 외측리드 각각의 제 2 단부가 상기 후레임 본체와 결합돼 있으며 ; 상기 후레임 본체상에 형성된 복수의 절편을 구비하며, 상기 복수의 절편 각각이 이웃한 외측리드들간에 배치되어 직선상 슬릿에 의해 상기 외측리드들로부터 분리돼 있고, 상기 복수의 절편 각각의 제 1 단부가 상기 후레임 본체의, 상기 공간과 대향하는 내측단부에 도달돼 있고, 상기 복수의 절편 각각의 제 2 단부가 상기 후레임 본체와 결합돼 있는 것이 특징인 리드후레임에 의하여 달성된다.
본 발명에 의하면, 상기 각 외측리드의 각 측면이 평탄하므로, 이웃한 외측리드의 피차가 감소될 수 있다. 따라서, 상기 반도체 장치의 집적도를 높일 수 있다. 또한, 상기 외측리드들을 소정형상으로 원활하게 세트할 수 있다.
본 발명의 기타 목적, 특장점들을 첨부도면을 참조한 하기 상세한 설명으로부터 명백히 이해할 수 있다.
본 발명의 일실시예에 의한 반도체 장치를 제 5 도와 제 6 도를 참조하여 설명한다.
제 5 도는, 반도체 장치의 외관을 나타내는 사시도이고, 제 6 도는, 리드들이 휘어지기 전의 상태의 반도체장치를 나타내는 평면도이다. 제 5 도와 제 6 도를 참조해 보면, 반도체 장치(20)는, 패키지(21)와, 이 패키지(21)의 각 측면으로부터 돌출된, 복수의 리드(22)를 갖고 있다. 상기 패키지(21)는, 예를 들어, 에폭시 수지로 구성돼 있다. 상기 각 리드(22)의 각 측면은, 상기 각 리드(22)의 단부(e)와, 상기 각 리드(22)가 상기 패키지(21)내로 들어간 지점(i) 사이에서 평탄하다.
즉, 상기 각 리드(22)는, 제 4 도에 도시된 절단부(4a)를 갖고 있지 않다. 따라서, 하나의 반도체 장치와 함께 설치되는 리드수를 증가시킬 수 있고, 따라서, 상기 집적도가 증가된 반도체 장치를 얻을 수 있다. 이 경우, 각각의 이웃 리드(21)쌍의 피치 P가 감소됨으로써, 상기 반도체 장치의 집적도가 높아지더라도, 상기 이웃한 리드들(21)이 거의 서로 접촉되지 않는다. 또한, 상기 리드(22)를 제 5 도에 도시된 바와같이 소정형상으로 원활하게 휘어질 수 있다. 상기 반도체 장치의 제조방법을 제 5 도와 제 6 도를 참조하여 설명한다.
상기 반도체 장치의 제조방법에서는, 제 8 도에 도시된 리드후레임(23)이 사용된다.
상기 리드후레임(23)은 하기와 같이 제조된다.
제 1 스탬핑(stamping) 공정에서는 기판(24)을 스탬프하여 제 7 도에 도시된 형상으로 만든다. 상기 기판(24)은, 42-합금 등의 철합금, F-202EFTEC-64 등의 동합금 등으로 구성한다.
상기 기판(24)은, 0.05mm~0.25mm 두께의 금속판 또는 금속호일이다. 상기 재료로 되고 상기 두께를 갖는, 금속판과 금속호일이 상기 리드후레임용 기판으로서 통상 사용된다.
상기 제 1 스탬핑 공정에서 상기 기판(24)의 스탬핑으로 인하여, 상기 기판(24)상에 공간(SP)이 형성됨으로써, 상기 공간(SP)에 대향되는, 상기 기판(24)의 단부(27)로부터 상기 스테이지부(25)와 내측리드들(26)이 돌출한 상태에서, 스테이지부(25)와 복수의 내측리드(26)가 상기 기판에 잔존된다.
상기 스테이지부(25)는, 상기 기판(24)의 중심에 배치돼 있고, 상기 내측드들(26)이 상기 스테이지부(25)를 둘러싸고 있다.
제 2 스템핑 공정에서는, 상기 기판(24)을 더 스탬프하여, 제 8 도에 도시된 리드후레임(23)을 얻는다. 제 2 스탬핑 공정에서 상기 기판(24)을 스탬핑함으로 인하여, 내측리드들(26)의 단부에 대응하는 슬릿들(28)이 상기 기판(24)상에 형성돼 있다.
각각의 슬릿(28)은, 상기 각 내측리드(26)와 단부중 대응하는 하나가 상기 제 1 스탬핑 공정에서 형성된 공간(SP)을 대향하는 단부(27)에 결합되는 지점으로부터, 각각의 내측리드(26)의 단부중 대응하는 것이 뻗은 방향으로 연속돼 있다. 상기 각 슬릿(28)은, 상기 공간(SP)에 대향하는 단부(27)와 상기 기판(24)의 외측단부간의 길이 미만의 소정길이를 갖으므로 상기 기판(24)의 변부에 크레이들(29)이 형성돼 있다. 상기 각 내측리드(26)의 2단부에 대응하는 이웃하는 슬릿들(28)간에 외측리드(30)가 형성되어, 상기 각 내측리드(26)로부터 연속적으로 뻗어있다. 또한, 서로 대향하여 이웃한 내측리드들(26)의 단부에 대응하는 이웃한 슬릿들(28) 사이에 절편(31)이 형성돼 있다. 즉, 외측리드들(30)과 절편들(31)이 교호 배치돼 있다.
상기 제 1 과 제 2 스탬핑 공정에 의하여 제 8 도에 도시된 리드후레임(23)이 완성된다.
상기 리드후레임(23)을 반도체 장치의 제조공정에 사용하여, (다이본딩 공정에서)이 리드후레임(23)의 스테이지부(25)상에 반도체 소자(32)를 접착한다. 다음은, (와이어본딩 공정에서)상기 반도체 소자(32)의 표면상에 형성된 각각의 전극을, Au 와이어에 의하여, 상기 내측리드들(26)중 대응하는 것에 접속한다. 상기 다이본딩 및 와이어 본딩 공정후에, 제 9 도에 도시된 바와같이, 상기 리드후레임(23)을 수지모울딩 다이(33)(상부다이(33a)와 하부다이(33b)에 의해 구성된 것)내에 세트한다. 즉, 상기 리드후레임(23)을 상기 수지모울딩 다이 (33)내에 세트시킴으로써, 상기 리드후레임(23)의 공간(SP)에 대향하는, 각 절편(31)의 단부(27)가, 상기 수지모울딩 다이(33)의 공통 내측과 그 공통 외측간의 경계근방에 배치된다. 상기 공통은, 패키지(21)에 대응하는 형상을 갖고 있으며, 상부다이(33a)상에 형성된 상부공동(33a-1)과 하부다이(33b)상에 형성된 하부공동(33b-1)으로 구성돼 있다. 상기 리드후레임(23)을 상기 수지모울딩 다이(33)내에 세트시킨 후에, 상기 수지모울딩(33)를 소정경화온도에서 소정경화시간 동안 유지시키는 상태에서, 상기 공동에 수지를 채운다.
경화시간이 경과하면, 상기 상부다이(33a)와 하부다이(33b)를 서로 분리하고, 수지패키지(21)와 함께 설치된 리드후레임(23)을 상기 수지모울딩 다이(33)로부터 제거한다.
상기 수지패키지(21)를, 제 10 도에 도시된 바와같이 상기 리드후레임(23)상에 배치된다. 상기 수지패키지(21)의 외측면은, 상기 리드후레임(23)의 공간(sp)에 대향하는 각 절편(31)의 단부(27)에 대하여 ±0.3mm범위내 영역내에 배치된다.
상기 각 절편(31)의 단부(27)가 상기 수지패키지(21)내에 배치되는 것이 바람직하다.
상기 리드후레임(23)이 상기 수지모울딩 다이(33)내에 세트되어, 상기 단부(27)와 상기 수지모울딩 다이(33)의 공동간의 배치관계가 상기와 같이 유지되는 경우에는, 상기 상부타이(33a)와 하부다이(33b)간에서, 상기 소공간이 거의 형성되지 않는다. 따라서, 상기 수지모울딩 공정에서, 상기 수지가 상기 수지모울딩 다이 (33)로부터 거의 누출되지 않음으로써, 상기 수지패키지(21) 부근 영역상의 각 외측리드(31)에 부착된 버어(burr)의 양이 제 2 도에 도시된 종래의 리드후레임에 부착된 버어의 양보다 더 적다. 그 결과, 상기 리드후레임으로 부터 상기 버어를 제거하는 공정을 반도체 장치 제조공정에서 생략할 수 있다.
상기 수지패키지(12)를 상기 리드후레임 (23)상에서 성형한 후, 상기 리드후레임(23)을 제 10 도에서 점선도시된 지점에 스탬프한다. 그 결과, 상기 크레이들(29)과 절편(31)이 상기 리드후레임으로부터 제거됨으로서, 제 11 도에 도시된 바와같이, 상기 수지패키지(21)로부터 돌출된 외측리드들(30)이 서로 분리된다. 각 절편의 단부(27)는 상기 수지패키지(21)내에 배치된다. 그러나, 상기 수지패키지(21)내에 배치된 각 절편(31)의일부가 가늘기(최대 0.3mm)때문에, 상기 절편(31)을 더 수지패키지(21)로부터 용이하게 제거할 수 있다.
상기 리드후레임(23)이 스탬프된 후, 제 5 도에 도시된 바와같이 상기 외측리드들(30)이 소정형상으로 휜다. 다음 상기 외측리드들(30)을 땜납중에 침지시킴으로서, 상기 각 외측리드(30)의 표면에 상기 땜납이 부착된다.
상기 실시예에 의하면, 외측리드들(30)과 절편들(31)이 교호로 배열된 리드후레임을, 반도체 장치 제조공정에 사용하므로, 상기 외측리드들(30)의 측면들에 돌기부가 존재하지 않는다. 따라서, 이웃한 외측리드들(30)이 서로 거의 접촉되지 않으며, 각 외측리드(30)를 소정형상으로 원활하게 휠 수 있다.
상기 리드후레임(23)의 제조공정에서, 상기 패키지(21)로부터 돌출하게 되는, 상기 각 외측리드(30)의 각각의 측단부는 1회의 스탬핑 공정으로 형성된다.
즉, 상기 각 외측리드(30)의 측면 각각은 하나의 전단면을 갖고 있다. 따라서, 상기 외측리드들(30)이 땜잡중에 침지되면, 상기 땜납이 상기 외측리드(30)에 균일하게 부착될 수 있다. 다른 한편, 상기 패키지로부터 돌출된 리드들을 갖는 종래의 반도체 장치에서는, 상기 각 리드(4)의 각각의 측면이 2 이상의 전단면을 갖고 있다. 즉, 상기 각 타이바(10)의 절단부(4a)상에 제 1 전단면이 형성돼 있고, 타이바(10)가 없는 부분상에 제 2 절단면이 형성돼 있다.
상이한 전단면에 대한 땜납 부착의 정도는 서로 상이하다. 따라서, 상기 리드들을 땜납중에 침지하는 공정에서, 각 리드에 땜납을 균일하게 부착시키기가 곤란하다.
땜납이 상기 각 리드에 균일하게 부착되면, 상기 반도체 장치의 안정한 전기적 특성을 얻을 수 없다.
상기 실시예에서는 상기 슬릿들(28)을 스탬핑 공정으로 형성했다. 그러나, 상기 슬릿들(28)은, 에칭공정 또는 기타 다른 공정에 의하여도 형성할 수 있다.
본 발명은 상기 실시예들에 한정되지 않으며, 본 발명의 요지범위내에서 다양한 변형이 가능하다.

Claims (5)

  1. 반도체 소자(32)를 갖는 성형 패키지(21)와 ; 상기 패키지(21) 내측에 설치된 내측리드(26)와 상기 패키지(21) 외측에 설치된 외측리드(30)로 각각 구성된 복수의 리드(22)를 구비하며, 상기 리드(22)가 일직선상에 소정피치(P)로 배치돼 있고, 상기 반도체 소자(32)가 상기 각 리드의 상기 내측리드(26)에 전기적으로 접속되고 있고, 상기 외측리드(30)의 각 측면이 평탄한 반도체 장치의 제조방법에 있어서 ; (a)내부에 내측단부(27)가 형성되는 공간(SP)이 형성되어 있는 후레임 본체(24,23)와 ; 상기 공간(SP)의 내측단부(27)로부터 돌출된 스테이지부(25)와 ; 상기 공간(SP)의 내측단부(27)로부터 돌출되어 상기 스테이지부(25)를 둘러싸는 복수의 내측 리드(26)와 ; 상기 내측리드(26)를 각각이 내향으로 뻗어 있고, 또한 상기 복수의 내측리드(26)중 하나에 연속적으로 접속되어 있는 제 1 단부와 상기 후레임 본체(23,24)와 결합되어 있는 제 2 단부를 가지며, 상기 후레임 본체(23,24)상에 형성되는 복수의 외측리드(30)와, 상기 후레임 본체상에 형성되며, 각각이 이웃한 외측리드들(30)간에 배치되어 상기 외측리드를 각각 위에서 평평한 측면을 형성하는 직선상 슬릿(28)에 의해 상기 외측리드들로부터 분리되어 있고, 또한 상기 후레임 본체(23, 24)의 상기 공간(SP)과 대향하는 내측단부(27)에 도달되는 제 1 단부와, 상기 후레임 본체(23,24)와 결합되어 있는 제 2 단부를 갖는 복수의 절편(31)으로 구성된 리드후레임(23)을 제조하는 단계와, (b) 상기 반도체 소자(32)를 상기 리드후레임(23)의 스테이지부(25)에 접착하는 단계와, (c)상기 반도체 소자(32)를 상기 리드후레임(23)의 복수의 내측리드(26) 각각에 전기적으로 접속시키는 단계와, (d) 상기 반도체 소자(32), 상기 스테이지부(25) 및 상기 복수의 내측리드(26)가 패키지(21)내에 배치되도록 상기 반도체 소자(32)를 봉지시키되, 상기 패키지를 형성하는 단계와, (e) 상기 리드후레임(23)을 상기 복수의 외측리드(30)의상기 복수의 절편(31)을 횡단하는 방향으로 절단함으로써 상기 복수의 절편(31)들을 상기 패키지(21)로부터 제거하는 단계로 된 것이 특징인 반도체 장치의 제조방법.
  2. 제 1 항에 있어서, 상기 단계(d)에서 상기 봉지단계는 상기 패키지(21)를 형성하도록 수지를 모울딩하는 것이 특징인 반도체 장치의 제조방법.
  3. 제 1 항에 있어서, 상기 단계(e)는 상기 복수의 외측리드(30)와 상기 복수의 절편(31)을 횡단하는 방향으로 상기 리드후레임(23)을 스탬핑하는 단계를 포함하는 것이 특징인 반도체 장치의 제조방법.
  4. 제 1 항에 있어서, 상기 복수의 외측리드(30) 각각의 제 2 단부와 상기 복수의 절편(31) 각각의 제 2 단부가 상기 리드프레임의 단부 근방의 위치까지 연장된 것이 특징인 반도체 장치의 제조방법.
  5. 제 1 항에 있어서, 상기 패키지는 상기 복수의 절편(31) 각각의 제 1 단부가 상기 패키지 내측에 위치되도록 단계(d)에서 형성되는 것이 특징인 반도체 장치의 제조방법.
KR1019920004681A 1991-03-22 1992-03-21 반도체 장치 제조방법 KR960003854B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP91-59060 1991-03-22
JP91-059060 1991-03-22
JP3059060A JPH05206347A (ja) 1991-03-22 1991-03-22 半導体装置及びその製造方法及び半導体装置用リードフレーム

Publications (2)

Publication Number Publication Date
KR920018917A KR920018917A (ko) 1992-10-22
KR960003854B1 true KR960003854B1 (ko) 1996-03-23

Family

ID=13102429

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019920004681A KR960003854B1 (ko) 1991-03-22 1992-03-21 반도체 장치 제조방법

Country Status (4)

Country Link
US (1) US5343615A (ko)
EP (1) EP0505290A3 (ko)
JP (1) JPH05206347A (ko)
KR (1) KR960003854B1 (ko)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100214480B1 (ko) * 1996-05-17 1999-08-02 구본준 반도체 패키지용 리드 프레임
DE102016112181A1 (de) * 2016-07-04 2018-01-18 Kiekert Ag Verfahren zur Herstellung eines Elektrokomponententrägers für automobile Anwendungen

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5895851A (ja) * 1981-12-02 1983-06-07 Matsushita Electronics Corp リ−ドフレ−ム
JPS617653A (ja) * 1984-06-22 1986-01-14 Nec Corp 半導体用リ−ドフレ−ム
JPS61144048A (ja) * 1984-12-17 1986-07-01 Mitsubishi Electric Corp リ−ドフレ−ム
US5070039A (en) * 1989-04-13 1991-12-03 Texas Instruments Incorporated Method of making an integrated circuit using a pre-served dam bar to reduce mold flash and to facilitate flash removal
US5152056A (en) * 1991-08-27 1992-10-06 Sun Microsystems, Inc. Method for replacing tape automated bonding components on a printed circuit board

Also Published As

Publication number Publication date
JPH05206347A (ja) 1993-08-13
KR920018917A (ko) 1992-10-22
EP0505290A2 (en) 1992-09-23
US5343615A (en) 1994-09-06
EP0505290A3 (en) 1993-06-23

Similar Documents

Publication Publication Date Title
USRE35109E (en) Semiconductor device and method for fabricating the same
US6410979B2 (en) Ball-grid-array semiconductor device with protruding terminals
US4862246A (en) Semiconductor device lead frame with etched through holes
JP2875139B2 (ja) 半導体装置の製造方法
EP0854511B1 (en) Resin sealing type semiconductor device
US6157074A (en) Lead frame adapted for variable sized devices, semiconductor package with such lead frame and method for using same
KR20110105754A (ko) 반도체 장치
US5028741A (en) High frequency, power semiconductor device
KR0141952B1 (ko) 반도체 패키지 및 그 제조방법
KR960003854B1 (ko) 반도체 장치 제조방법
JPS63296252A (ja) 樹脂封止型半導体装置
JPS6215844A (ja) 半導体リ−ドフレ−ム
US20020113298A1 (en) Electronic part and method of fabricating thereof
JPH11186481A (ja) リードフレーム
KR200331876Y1 (ko) 반도체리드프레임의타이바와인너리드고정구조
KR0148203B1 (ko) 리드 프레임의 내부 리드 설계 방법
KR100321149B1 (ko) 칩사이즈 패키지
KR100819794B1 (ko) 리드프레임 및, 그것을 이용한 반도체 패키지 제조 방법
JPS62198143A (ja) リ−ドフレ−ム
KR200187486Y1 (ko) 반도체 패키지
KR19980073905A (ko) 합성수지 댐바가 구비된 리드 프레임 및 그 제조방법
JP2000150761A (ja) 樹脂封止型半導体装置及びその製造方法
JPH0590473A (ja) 半導体装置
JPH08264705A (ja) 半導体装置及びそれを用いた実装構造及び実装方法
JP2708342B2 (ja) リードフレーム

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
G160 Decision to publish patent application
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 19990312

Year of fee payment: 4

LAPS Lapse due to unpaid annual fee