JPS61144048A - リ−ドフレ−ム - Google Patents
リ−ドフレ−ムInfo
- Publication number
- JPS61144048A JPS61144048A JP26796484A JP26796484A JPS61144048A JP S61144048 A JPS61144048 A JP S61144048A JP 26796484 A JP26796484 A JP 26796484A JP 26796484 A JP26796484 A JP 26796484A JP S61144048 A JPS61144048 A JP S61144048A
- Authority
- JP
- Japan
- Prior art keywords
- external lead
- leads
- external
- frame
- interval
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/495—Lead-frames or other flat leads
- H01L23/49541—Geometry of the lead-frame
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Landscapes
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Lead Frames For Integrated Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
この発明は、帯状枠部から複数本宛の外部リード部の群
が出されてアシ、半導体チップが装着されるリードフレ
ームに関する。
が出されてアシ、半導体チップが装着されるリードフレ
ームに関する。
従来の半導体装置用のリードフレームは、第３図に一部
平面図で示すようになっていた。帯状枠部（１）から複
数本宛の外部リード部（２）群が出され、これらの群が
複数並列に打抜き形成されである。
平面図で示すようになっていた。帯状枠部（１）から複
数本宛の外部リード部（２）群が出され、これらの群が
複数並列に打抜き形成されである。
各群の外部リード部（２）の他端は、中央の分にはダイ
パッド部（３）が設けられ、トランジスタチップなど半
導体チップ（図示は略す）が固着されるようＫしてあシ
、両側の分には半導体チップの電極からの内部リードを
接続する接続部（４）が設けられである。（５）は各外
部リード部（２）間に残されたタイバ一部で、各リード
部（２）の他端側を連結し間隔を安定に保つためと、後
工程で半導体チップを装着し樹脂封止したとき、成形金
型から外部リード部（２）に沿って漏れ出る封止用樹脂
をくい止め、樹脂ば９の範囲を制限する丸めとに設けで
ある。（６）は位置決め穴である。
パッド部（３）が設けられ、トランジスタチップなど半
導体チップ（図示は略す）が固着されるようＫしてあシ
、両側の分には半導体チップの電極からの内部リードを
接続する接続部（４）が設けられである。（５）は各外
部リード部（２）間に残されたタイバ一部で、各リード
部（２）の他端側を連結し間隔を安定に保つためと、後
工程で半導体チップを装着し樹脂封止したとき、成形金
型から外部リード部（２）に沿って漏れ出る封止用樹脂
をくい止め、樹脂ば９の範囲を制限する丸めとに設けで
ある。（６）は位置決め穴である。
このように形成されたリードフレームは、各ダイパッド
部（３）に半導体チップが装着され、半導体チップの電
極部と両側の接続部（４）とが内部リード又はワイヤボ
ンディングなどで接続される。この後、半導体チップ部
を樹脂封止成形し、第４図に示すように樹脂封止体（７
）が形成される。
部（３）に半導体チップが装着され、半導体チップの電
極部と両側の接続部（４）とが内部リード又はワイヤボ
ンディングなどで接続される。この後、半導体チップ部
を樹脂封止成形し、第４図に示すように樹脂封止体（７
）が形成される。
つづいて、各外部リード部（２）の一端部ｔ−Ａ−Ａ機
で切断するとともに、各外部リード部（２）間のりイバ
一部（５）をＢ線で切断し、それぞれ分離した３木宛の
外部リードをもつ複数の半導体装置に分割される゛。
で切断するとともに、各外部リード部（２）間のりイバ
一部（５）をＢ線で切断し、それぞれ分離した３木宛の
外部リードをもつ複数の半導体装置に分割される゛。
上記のような従来のリードフレームでは、半導体チップ
部を装着し樹脂封止体（７）を形成した後、各外部リー
ド部（２）闇のタイバ一部（５）の切断を要し、そのう
え、外部リードのタイバ一部切離し跡は商品価値上良好
な仕上シでなければならず、プレスの切断金型は高精度
を必要とし、その設備や補修を要するという問題点があ
った。
部を装着し樹脂封止体（７）を形成した後、各外部リー
ド部（２）闇のタイバ一部（５）の切断を要し、そのう
え、外部リードのタイバ一部切離し跡は商品価値上良好
な仕上シでなければならず、プレスの切断金型は高精度
を必要とし、その設備や補修を要するという問題点があ
った。
この発明は、このような問題点を解決するためになされ
たもので、従来のようなタイバ一部の切断を不要とし、
その切断設備と補修を要しないリードフレームを得るこ
とを目的としている。
たもので、従来のようなタイバ一部の切断を不要とし、
その切断設備と補修を要しないリードフレームを得るこ
とを目的としている。
この発明は、このような問題点を解決するためＫなされ
たもので、各外部リード部間は他端部間の外は、外部リ
ード部の両側にスリットを入れたのみで間隔部として残
しておくようにしたものである。
たもので、各外部リード部間は他端部間の外は、外部リ
ード部の両側にスリットを入れたのみで間隔部として残
しておくようにしたものである。
この発明においては、各外部リード部間に残した間隔部
によシ、外部リードの曲シを防ぐとともに封止樹脂のば
シを制限しタイバ一部を要せず、樹脂封止後は、各外部
リード部の一端部を帯条枠部から切離すのみで、各外部
リードとして分離される。
によシ、外部リードの曲シを防ぐとともに封止樹脂のば
シを制限しタイバ一部を要せず、樹脂封止後は、各外部
リード部の一端部を帯条枠部から切離すのみで、各外部
リードとして分離される。
第１図はこの発明によるリードフレームの一夾施例門示
す一部平面図である。帯状枠部（１）から３木宛の外部
リード部（２）群がそれぞれ両側のスリット（ロ）によ
シ形成され、これら各外部リード部（２）の他端部は中
央の分にはダイパッド部（３）が、両側の分には接続部
（４）がそれぞれ打抜き形成されている。
す一部平面図である。帯状枠部（１）から３木宛の外部
リード部（２）群がそれぞれ両側のスリット（ロ）によ
シ形成され、これら各外部リード部（２）の他端部は中
央の分にはダイパッド部（３）が、両側の分には接続部
（４）がそれぞれ打抜き形成されている。
各外部リード部（２）間は他端部間の外は間隔部（２）
。
。
（至）として残されである。各スリットαυはできるだ
け幅を小さくしてあり、各外部リード部（２）が間隔部
（２）、Ｑｌによシ機械的に保護され、折れ曲夛が防止
されるようＫしている。帯状枠部（１）は以後の組立工
程に支障の々いように十分な幅にしてあシ、間隔部（２
）によ〕補強される。
け幅を小さくしてあり、各外部リード部（２）が間隔部
（２）、Ｑｌによシ機械的に保護され、折れ曲夛が防止
されるようＫしている。帯状枠部（１）は以後の組立工
程に支障の々いように十分な幅にしてあシ、間隔部（２
）によ〕補強される。
上記のように形成された一実施例のリードフレームの各
ダイパッド部（３）Ｋ）ランジスタチツプなど半導体チ
ップ（図示は略す）を固着し、両側の接続部（４）に内
部リードを接続する。この後、第２図に示すように、半
導体チップ部を樹脂封止成形し樹脂封止体（７）が形成
される。この樹脂封止の際、樹脂漏れＫよる各外部リー
ド部（２）の他端側の樹脂ばシは、各間隔部ａＳ、ａ端
により制限される。
ダイパッド部（３）Ｋ）ランジスタチツプなど半導体チ
ップ（図示は略す）を固着し、両側の接続部（４）に内
部リードを接続する。この後、第２図に示すように、半
導体チップ部を樹脂封止成形し樹脂封止体（７）が形成
される。この樹脂封止の際、樹脂漏れＫよる各外部リー
ド部（２）の他端側の樹脂ばシは、各間隔部ａＳ、ａ端
により制限される。
つづいて、各外部リード部（２）の一端側をＡ−Ａ線で
切断し、それぞれ分離し九３木宛の外部＋７−ドをもつ
複数の半導体装置に分割される。
切断し、それぞれ分離し九３木宛の外部＋７−ドをもつ
複数の半導体装置に分割される。
以上のように、この発明によれば、各外部リード部間は
他端部間の外は、外部リード部の両側にスリットを入れ
たのみで間隔部として残したので、従来のようなタイバ
一部を要せず、最終工程でのタイバ一部の切断が不要と
なり、その高価な切断設備や補修を要せず、生産性が向
上される。
他端部間の外は、外部リード部の両側にスリットを入れ
たのみで間隔部として残したので、従来のようなタイバ
一部を要せず、最終工程でのタイバ一部の切断が不要と
なり、その高価な切断設備や補修を要せず、生産性が向
上される。
８１図はこの発明によるリードフレームの一実施例の一
部平面図、第２図は第１図のリードフレームに半導体チ
ップを装着し樹脂封止した状態を示す平面図、３３図は
従来のリードフレームの一部平面図、第４図は第３図の
リードフレームに半導体チップを装着し樹脂封止した状
態を示す平面図である。 ｌ・・・帯状枠部、２・・・外部リード部、３・・・ダ
イパッド部、４・・・接続部、１１・・・スリット、１
２．１３・・・間隔部 なお、図中同一符号は同−又は相当部分を示す。
部平面図、第２図は第１図のリードフレームに半導体チ
ップを装着し樹脂封止した状態を示す平面図、３３図は
従来のリードフレームの一部平面図、第４図は第３図の
リードフレームに半導体チップを装着し樹脂封止した状
態を示す平面図である。 ｌ・・・帯状枠部、２・・・外部リード部、３・・・ダ
イパッド部、４・・・接続部、１１・・・スリット、１
２．１３・・・間隔部 なお、図中同一符号は同−又は相当部分を示す。
Claims (1)
- 帯状枠部から複数本宛の外部リード部の群が、それぞれ
両側のスリットにより形成されて出され、これら外部リ
ード部の他端部には打抜きによりダイパッド部又は接続
部が形成されており、上記各外部リード部間には、他端
部間の外は間隔部を残してあることを特徴とするリード
フレーム。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP26796484A JPS61144048A (ja) | 1984-12-17 | 1984-12-17 | リ−ドフレ−ム |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP26796484A JPS61144048A (ja) | 1984-12-17 | 1984-12-17 | リ−ドフレ−ム |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS61144048A true JPS61144048A (ja) | 1986-07-01 |
Family
ID=17452036
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP26796484A Pending JPS61144048A (ja) | 1984-12-17 | 1984-12-17 | リ−ドフレ−ム |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS61144048A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| FR2612448A1 (fr) * | 1987-10-01 | 1988-09-23 | Asm Fico | Chassis a conducteurs pour le moulage sans bavures d'elements metalliques noyes, et procede y relatif |
| US5343615A (en) * | 1991-03-22 | 1994-09-06 | Fujitsu Limited | Semiconductor device and a process for making same having improved leads |
-
1984
- 1984-12-17 JP JP26796484A patent/JPS61144048A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| FR2612448A1 (fr) * | 1987-10-01 | 1988-09-23 | Asm Fico | Chassis a conducteurs pour le moulage sans bavures d'elements metalliques noyes, et procede y relatif |
| US5343615A (en) * | 1991-03-22 | 1994-09-06 | Fujitsu Limited | Semiconductor device and a process for making same having improved leads |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR0163079B1 (ko) | 수지봉지형 반도체장치의 제조방법과, 이 제조방법에 이용되는 복수의 반도체소자를 설치하기위한 리드프레임과, 이 제조방법에 의해 제조되는 수지봉지형 반도체장치 | |
| FR2176103B1 (ja) | ||
| JPS61144048A (ja) | リ−ドフレ−ム | |
| JPS58218149A (ja) | 樹脂封止ダイオ−ド用リ−ドフレ−ム | |
| JP2874435B2 (ja) | 樹脂封止型半導体装置の製造方法およびリードフレーム | |
| JPS60136248A (ja) | リ−ドフレ−ムの製造方法 | |
| JPS6050347B2 (ja) | シングルインライン半導体装置用リ−ドフレ−ム | |
| JPS60164345A (ja) | リ−ドフレ−ムの製造方法 | |
| JPH03219663A (ja) | 半導体装置用リードフレーム | |
| JPH04284656A (ja) | 樹脂封止形半導体装置およびリードフレーム | |
| JPS59103365A (ja) | 樹脂封止型半導体装置 | |
| JPH02159752A (ja) | リードフレーム | |
| JPS63306647A (ja) | 電子部品の製造方法 | |
| JPS5947462B2 (ja) | 半導体装置用リ−ド構成 | |
| JPH06232304A (ja) | フルモールドパッケージ用リードフレーム | |
| JPH01123426A (ja) | 樹脂封止型電子部品の製造方法 | |
| KR200331874Y1 (ko) | 반도체의다핀형태패키지 | |
| JPS633463B2 (ja) | ||
| JPH03136270A (ja) | リードフレーム | |
| JPS634355B2 (ja) | ||
| JPH0538906U (ja) | リードフレーム | |
| EP0357759A1 (en) | Alignment of leads for ceramic integrated circuit packages | |
| JPH09134986A (ja) | リードフレーム | |
| JPH0766357A (ja) | リ−ドフレ−ムとその製造方法、及び、このリ−ドフレ−ムを用いた半導体装置 | |
| JPH02288258A (ja) | 半導体装置およびその製造方法ならびにモールド型 |