JPH02288258A - 半導体装置およびその製造方法ならびにモールド型 - Google Patents

半導体装置およびその製造方法ならびにモールド型

Info

Publication number
JPH02288258A
JPH02288258A JP1108885A JP10888589A JPH02288258A JP H02288258 A JPH02288258 A JP H02288258A JP 1108885 A JP1108885 A JP 1108885A JP 10888589 A JP10888589 A JP 10888589A JP H02288258 A JPH02288258 A JP H02288258A
Authority
JP
Japan
Prior art keywords
lead
leads
semiconductor device
mold
package
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP1108885A
Other languages
English (en)
Inventor
Masachika Masuda
正親 増田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP1108885A priority Critical patent/JPH02288258A/ja
Publication of JPH02288258A publication Critical patent/JPH02288258A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491Disposition
    • H01L2224/4912Layout
    • H01L2224/49171Fan-out arrangements
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181Encapsulation
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/30Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/306Lead-in-hole components, e.g. affixing or retention before soldering, spacing means
    • H05K3/308Adaptations of leads

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は半導体装置の製造技術、たとえばトランスファ
モールドによって直接ZIP型半導体装置等を製造でき
る半導体装置の製造技術に関する。
〔従来の技術] IC(集積回路)、LSI(大規模集積回路)等の半導
体装置は、チップ(半導体素子)の配線パターンやリー
ド(端子:ピン)ピッチの微細化を図ることによって、
高集積化を図るとともに、製品の小型化を図っている。
D RA M (Dynamic Random AC
cess Memory)等の大容量メモリの実装にお
いて、高密度実装を目的として、従来多用されているD
 I P (Dual InlinePackage)
構造の半導体装置に代わって、SOJ(Small 0
utline J l、eaded)、  Z I P
 (ZigzagInline PaCkage)  
、  S I P (Single InlinePa
ckage)等の構造の半導体装置の使用比率が高くな
ってきている。これらの半導体装置は、実装効率を向上
させるために基板の両面にも実装される。大容量メモリ
の実装については、日経フグロウヒル社発行「日経エレ
クトロニクスJ 1987年9月7日号P99〜P10
7に記載されている。
上記の各半導体装置は、いずれもIc等の半導体素子(
チップ)やリードの内端等をパッケージで封止したレジ
ンパンケージ構造となっている。
レジンパンケージ技術については、特r5:1昭6I2
87237号公報に記載されている。
前記レジンパッケージは一般にトランスファモールドで
形成される。このトランスファモールドにあっては、ト
ランスファモールドプレスが用いられている。この装置
では、チップ搭載、ワイヤ張りが終了したリードフレー
ムをモールド型(金型)の上型と下型との間に挟んで型
締めした後、上型のポット内に投入されかつ下型のカル
上に載るレジンタプレントを、プランジャで加圧加熱し
て溶融させ、溶けたレジンを上・下型によって形成され
たレジン流路(メインランナー、サブランナー、ゲート
)を通してキャビティ内に送り込み、キャビティ内に位
置するリードフレーム部分をレジンで被うようになって
いる。また、キャビティおよびレジン流路内のレジンは
キュア処理されて硬化するので、硬化した成形品は上型
と下型とが引き離された(型開き)後取り出される。な
お、トランスファモールド(トランスファ成形)につい
ては、工業調査会発行「電子材料」1987年8月号、
昭和62年8月1日発行、P73〜P79に記載されて
いる。
〔発明が解決しようとする課題] 半導体パッケージの一つに前述のようにZIP型半導体
装置がある。このZIP型半導体装置は、パンケージの
一面から同一方向にリードが突出する構造となるととも
に、各リード(端子:ビン)の先端部分の配列は千鳥状
となっている。そして、このZIP型半導体装置は、そ
の実装時プリント基板などの基板の孔に111記リード
が挿入される。
このZIP型半導体装置は、その実装面積が従来の同一
ピン数のDIP型半導体装置に比べて、たとえば1/3
でよいなどの利点を持つ。
しかし、このZIP型半導体装置は、DIP型半導体装
置を縦にした構造であることから、パッケージの幅は、
たとえばl/3に縮小できるが、リードピンチを同一に
した場合、ZIP型半導体装lはリード配列が千鳥状配
列であることから、リードピ・ンチの半分の長さだけD
IP型半導体装置よりも長くなってしまう。
すなわち、現在、DIP型半導体装置のリードピンチは
通常100ミル(25,4mm)であることから、ZI
P型半導体装胃はリード配列方向のパッケージの長さが
、50ミル(1,27mm)とDIP型半導体装置のパ
ンケージの長さよりも長くなってしまう。
ところで、このようなZIP型半導体装置にあっては、
各リードの先端部分は千鳥状配列構造となっているが、
パッケージの付は根部分では一列となっている。したが
って、各列におけるリードピッチを小さくするには、パ
ッケージの付は根におけるリードピッチを狭くする必要
がある。このリードピッチは、各リードが折り曲げられ
ない平坦なリードフレーム状態での本来のリードピンチ
であり、リードフレームの厚さ、リードパターンの形成
余裕度、さらには各リードを連結しモールド後に切断除
去されるダムの切断時の位置合わせ余裕度等を加味して
決定される。一般には、半導体装置を実装するための基
板(配線基板)の厚さは1mmとなり、かつリードを挿
入するための孔(ランド)の孔径は0.8mm、ランド
ピッチは100ミルとなっている。
一方、前記基板の厚さを0.5mmとするとともに、孔
径を0.5mm、  ランドピッチを50ミルとする要
請も強い、このような場合、リード(リードフレーム)
の厚さも従来の0.25mmから0.15mmあるいは
それ以下の厚さとなる。
しかし、いずれにしても、リードピンチの縮小化を図る
ためには、リードフレームの薄板化、より一層の精緻パ
ターン技術の確立、ダム切断時の高精度位置合わせ技術
が要求される。
そこで、本発明者は前記ダム切断を廃止すれば、ダム切
断時の位置合わせ余裕度を考慮する必要もなく、その分
リードピンチの縮小化が図れるのではないか、との観点
から本発明を成した。
本発明の目的はリードピンチの縮小化が達成できる半導
体装置の製造技術を提供することにある。
本発明の他の目的はリードピンチの小さいZIP型半導
体装置を提供することにある。
本発明の前記ならびにそのほかの目的と新規な特徴は、
本明細書の記述および添付図面からあきらかになるであ
ろう。
〔課題を解決するための手段〕
本願において開示される発明のうち代表的なものの概要
を簡単に説明すれば、下記のとおりであすなわち、本発
明にあっては、レジンの流出を防止するダムがなくかつ
タブ、リード、タブ吊りリードおよびこれらを連結支持
する枠およびタイバーからなるリードフレームを形成し
た後、平坦なリードフレームの状態でチップ搭載、ワイ
ヤボンディングを行ない、その後、前記各リードが前記
枠またはタイバーから切断されても各リードがばらばら
とならないように各リードを絶縁性のテープで連結し、
かつ前記リードを前記枠またはタイバーから切断分離し
、ついで前記リードを成形してリード先端側を千鳥状配
列構造にした後、前記リードの屈曲部分をも含めてレジ
ンでモールドしてリード内端、タブ、半導体素子等をパ
ッケージで封止し、さらに前記パッケージから突出する
不要リードフレーム部分を切断してZIP型の半導体装
置を製造する。
また、本発明にあっては、前記リードフレームにおいて
、モールド時レジンの流出を防ぐダムが設けられていな
いことから、モールド型は、千鳥状配列構造となる各リ
ード部分を上型と下型に設けられた相互に隙間なく噛み
合う歯の先端部と歯と歯の間の谷部部間に挟持して各リ
ードを上・下型のみでシールする状態でモールドを行な
うようになっている。
〔作用] 上記のように、本発明によれば、リードフレームにあっ
ては、各リードを連結するダムが設けられないことから
、リードパターン形成時、その後のダム切断の位置合わ
せ余裕度を考慮することなく、できる限り最小寸法でリ
ードパターン形成ができるため、リードピッチを従来に
比較して狭くすることができ、リードピッチの小さい小
型のZIP型半導体装置あるいはリード数の多いZIP
型半導体装置を提供することができる。
また、本発明によれば、モールド工程後、ダム切断工程
が不要となることから、工数の低減によって生産性向上
、製品コスト低減が達成できるとともに、ダム切断に付
随するトラブルも発生しなくなる。
〔実施例〕
以下図面を参照して本発明の一実施例について説明する
第1図は本発明の一実施例によるZIP型半導体装置の
製造におけるモールド状態を示す断面図、第2図は同し
くZIP型半導体装置の外観を示す斜視図、第3図〜第
9図は同しくZIP型半導体装置の製造各工程における
図であって、第3図は製造手順を示すフローチャート、
第4図はリードフレームを示す平面図、第5図はテープ
で各リードを連結支持するとともにチンプボンディング
ワイヤボンディングが成されたリードフレームを示す平
面図、第6図はリード外端が切断された状態を示すリー
ドフレームの平面図、第7図はリードの成形が行われた
後モールドが成されたリードフレームを示す平面図、第
8図はリードの成形状態を示す斜視図、第9図はモール
ド型を示す正面図、第10図は実装状態のZIP型半導
体装置を示す模式図である。
この実施例にあっては、第3図のフローチャートで示さ
れるように、リードフレーム形成、テープによるリード
支持、チンプボンディング、ワイヤボンディング、リー
ドの外端切断、リード成形。
モールド、支持部切断の各工程を経て、第2図に示され
るようなZIP型の半導体装置が製造される。
この実施例のZIP型半導体装置1は、第2図に示され
るように、略矩形状レジンからなるパッケージ2と、こ
のパッケージ2の底面から二列となって突出する複数の
リード3とからなっている。
前記リード列の間隔Wは、たとえば、2.54mm(1
00ミル)となるとともに、各列のリードピッチaは1
.27mm (50ミル)となっている。また、相互に
対面する二列のリードは相互に対面するリードの中間に
位置し、隣り合うリード列の投影寸法すは、前記リード
ピンチの1/2、すなわち、25ミルとなっている。ま
た、リードの厚さは0.25mmとなっている。また、
このZIP型半導体装置1の二列のり一ドピッチ群は、
いわゆる千鳥状配列構造、すなわち、ジグザグ状配列構
造となっている。そして、このジグザグ状態は、従来の
ZIP型の半導体装置とは異なり、前記リード3が途中
で折り曲げられて千鳥状配列を構成するのではなく、前
記パッケージ2から突出する状態で既に千鳥状配列とな
っていることである。
これにより、この実施例のZIP型半導体装直1はその
外観からもわかるように、従来各リードを連結していた
ダムがリードフレームの状態で存在していないこともあ
って、前記リードピンチaを狭くできるため、製品の小
型化あるいはリード(ビン)の多数化(多ピン化)が図
れる。この点については後で詳細に説明する。
また、このZIP型半導体装置1にあっては、前記リー
ド3は、途中で折り曲げら′れた従来の半導体装置の場
合に比較して、リード3がパッケージ2から真っ直ぐ延
在する構造となっているため、リード列先端の位置関係
が高精度なものとなる。
なお、このようなZIP型半導体装置Iは、第10図に
示されるように、基板(配線載板)4に、そのリード3
を挿し込むようにして並べて実装されるため、実装効率
が高くなる。
つぎに、半導体装置の製造方法について説明する。この
実施例のZIP型半導体装置1の製造においては、第4
図に示されるようなモールド時レジンの流出を防ぐダム
のないリードフレーム10が用いられる。
リードフレーム10は同圓に示されるように、一対の平
行に延在する枠11と、これら枠11を所定間隔で連結
する細いタイバー12とからなる矩形領域が単位リード
パターンを構成している。
また、前記枠11およびタイバー12によって形成され
る枠内において、一方のタイバー12に寄った側に矩形
のタブ13が設けられている。このタブ13は前記タイ
バー12に沿って延在するとともに、前記一対の枠11
からそれぞれ延在するタブ吊りリード14および遠い位
置にあるタイバー12の中央から延在するタブ吊りリー
ド15で支持されている。また、前記タブ吊りリード1
5が設けられるタイバー12の内縁から複数のり−ド3
が前記タブ13の方向に延在している。これらリード3
は、前記枠11に対して平行に延在するとともに、途中
で屈曲して先端を前記タブ13の周辺に臨ませている。
このリードフレーム10は各リードを連結したり、ある
いはリードと枠を連結するダムは設けられておらず、最
外側のリードを除く他のり−ド3は片持梁構造となって
いる。前記最外側のり一ド3は、前記枠11から延在す
る支持部16によって、その先端側が支持されている。
また、前記枠11の内縁からは、前記パンケージ2を形
成するためのモールド領域17内に先端が入り込む支持
補助片18が延在している。さらに、前記枠11には、
リードフレーム10の搬送や位置決め等に使用されるガ
イド孔19が設けられている。リードフレーム10は鉄
−ニッケル系あるいは銅系合金からなるとともに、厚さ
は0.25mmとなっている。また、各リードの平行部
分でのピッチは25ミルとなっている。また、リードピ
ッチがこのように狭くできるのは、モールド後に従来行
なわれているダムの切断がないことによる。
つぎに、前記リードフレーム10の各リード3は絶縁体
、すなわち、細い絶縁性のテープ20で連結される。す
なわち、このリードフレームlOにあっては、各リード
3は殆ど片持梁構造であることから撓み易い。そこで、
第5回に示されるように、絶縁性の細いテープ20をリ
ード3を横切るように配し、このテープ20を各リード
3に貼り付けることによって、各リード3を一体化させ
る。このテープ20は前記モールド領域17内る位置す
るように設けられる。なお、モールド後不要部分を切断
除去するならば、テープの両端部分はそれぞれ前記枠1
1にまで延在するようにして、さらにテープ20による
リード3の支持強度向上を高めるようにしてもよい。
つぎに、チップボンディング(チップ搭載)が行われ、
第5図に示されるように、前記タブ13上に半導体素子
(チップ)25がボンディングされる。また、その後、
ワイヤボンディングが行われ、前記チップ25の電橋と
、これら電極に対応するり−ド3の内端とがワイヤ26
で接続される。
前記チップボンディングおよびワイヤボンディングは、
リードフレームIOが平坦な状態で行なわれることから
高精度に行なえる。
つぎに、第6図に示されるように、各リード3は支持さ
れているタイバー12の付は根部分で切断される。これ
らリード3は、テープ20によって全体が連結されてい
るため、バラバラとはならない。
つぎに、第7図および第8図に示されるように、リード
3の成形が行なわれる。このリード成形は、−本おきの
リード3を階段状に一段折り曲げた後、前記リードフレ
ーム10を裏返し、ついで折り曲げが成されていない真
直ぐ伸びたリードフレーム10を前記同様に一段折り曲
げることによって、リード3の先端側を千鳥状配列にす
る。第8図に示されるように、折り曲げられないリード
部分のピッチbは25ミル、二列となったリード列の各
列のり一ドビソチaは50ミルN、27mm)となる、
二列のリード列の間隔Wは100ミル(2,54mm)
となる。
つぎに、チップボンディング、ワイヤボンディングが終
了したリードフレーム10は、第1図に示されるように
、トランスファモールドプレスのモールド型27に型締
めされる。モールド型27は、下型28と上型29とか
らなり、型締めによって、レジン30が流れる図示しな
いランナーゲート31(第9図参照)、キャビティ32
およびエアーベント33(第9図参照)等を形成するよ
うになっている。そこで、前記ランナーからゲート31
を通してキャビティ32内に点々で示されるようにレジ
ン30を圧入させ、がっレジンのキュアによってレジン
30を硬化させる。なお、前記モールド型27は千鳥状
配列状にリード3が並ぶため、下型28と上型29のリ
ード3に対するパーティング面部分は、第9図に示され
るような相互に噛み合う山状の歯40.41を存する構
造となっている0、また、各歯40,41の先端には、
リード3の周面の一面または隣り合う二面に密着する締
付部42.43が設けられるとともに、前記歯40.4
1と歯40.41の間の谷底には、前記リード3の周面
の二面または三面に密着する受部44.45が設けられ
ている。そして、前記下型28と上型29との型締めに
よって、各り一ド3は対面する締付部42.43と受部
44,45とによって、周面四面が被われる(シール)
すなわち、このモールド型27では、前記キャビティ3
2から外れるリード3は、下型28と上型29でシール
される結果、レジン流出は殆どなく、したがって、隣接
するリード間に従来発生していたレノンバリは発生しな
くなる。
また、モールド時、第1図および第9図に示されるよう
に、前記リード3は下型28.上型29でその延在方向
を規定されてモールドされるため、各リード3のリード
ピッチaおよび二列のリード列の間隔Wは常に再現性良
く一定に形成される。
つぎに、モールドが完了したリードフレーム10は、前
記モールド型27から取り出される。その後、タブ吊り
リード148支持部16.支持補助片18が、前記パッ
ケージ2の付は根で切断され、第2図に示されるような
ZIP型半型半導体装置架造される。なお、前記モール
ドにおいて、前記枠11から突出する支持補助片18の
先端部分がZIP型半導体装置1内に臨んでいることか
ら、パッケージ2と枠11とは強固に接続されているた
め、前記モールド型27からリードフレーム10を取り
出す際、取り出しが確実となる。
このような実施例によれば、つぎのような効果が得られ
る。
(1)本発明のZIP型半導体装置の製造方法で用いら
れるモールド型は、リードが千鳥状配列構造となったリ
ードフレームをモールドすることができるという効果が
得られる。
(2)上記(1)により、本発明のZIP型半導体装置
の製造方法にあっては、リードが千鳥状配列構造となっ
たリードフレームのモールドが可能となることから、リ
ードを千鳥状配列に成形する前のリードフレームにおい
ては、レジンモールド時のレジンの流出を抑止するダム
を設ける必要がなくなるという効果が得られる。
(3)上記(2)により、本発明のZIP型半導体装置
の製造方法にあっては、リードフレームにおいてはダム
を設けなくとも良くなることから、ダム切断の位置決め
余裕度を考慮に入れる必要もなくリードパターンが形成
できるため、リードピンチを極限まで狭くすることがで
きるという効果が得られる。
(4)上記(3)により、本発明によれば、リードピン
チの小さい半導体装置、たとえばZIP型半導体装置を
提供することができるという効果が得られる。
(5)上記(4)により、本発明によれば、リードピン
チの狭小化が図れることから、単位長さ当たりのリード
本数(ピン本数)の増大が可能となり多ピン化が達成で
きるという効果が得られる。
(6)上記(2)により、本発明のZIP型半導体装置
の製造にあっては、リードフレームにダムが設けられて
いないことから、モールド後ダムを切断する作業が不要
となり工数の低減が達成できるという効果が得られる。
(7)上記(6)により、本発明によればダム切断に派
生するトラブルが解消することから、品質の優れた半導
体装置を高歩留りで生産できるという効果が得られる。
(8)上記(1)〜(7)により、本発明によれば、リ
ードピッチの狭い半導体装置を安価に製造できるという
相乗効果が得られる。
以上本発明者によってなされた発明を実施例に基づき具
体的に説明したが、本発明は上記実施例に限定されるも
のではなく、その要旨を逸脱しない範囲で種々変更可能
であることはいうまでもない、たとえば、前記実施例に
おいて、モールド前にチップ25とリード3の内端側(
インナーリード)をボ・ンティングによって絶縁性樹脂
で仮り封止し、その後、リード3の外端側(アウターリ
ード)を成形しても前記実施例同様な効果が得られる。
また、前記実施例では、リードの厚さを0゜25mmと
したが、薄くすればさらにリードピンチを小会くできる
第11図は本発明の他の実施例による半導体装置の外観
を示す斜視図である。同図に示されるように、この例で
は矩形状のパンケージ2の周面4面からそれぞれ千鳥状
配列構造のリード3を突出させた半導体装置46を示す
、この構造では、パンケージ2の4面からそれぞれリー
ド3が突出する構造となることから、面実装により基板
に実装される。この場合、二列のリード列において、上
列のリード3は、下列のリード3よりもパッケージ2か
ら長く突出させることによって、下列のリード3との接
触を防ぐことができ、高集積化が達成できる。
以上の説明では主として本発明者によってなされた発明
をその背景となった利用分野であるZIP型半導体装置
の製造技術に適用した場合について説明したが、それに
限定されるものではない。
本発明は少なくともリードフレーム等の精緻なパターン
に対してレジンモールドを行う技術には適用できる。
〔発明の効果〕
本願において開示される発明のうち代表的なものによっ
て得られる効果を簡単に説明すれば、下記のとおりであ
る。
本発明によれば、ダムを設けないリードフレームを用い
てモールドが行えることから、リードフレーム形成時、
リードピッチを狭くすることができ、リードピッチの小
さいZIP型半導体装置を提供することができる。
【図面の簡単な説明】
第1図は本発明の一実施例によるZIP型半導体装置の
製造におけるモールド状態を示す断面図、第2図は同じ
<ZIP型半導体装置の外観を示す斜視図、 第3図は同じ<zrp型半導体装置の製造手順を示すフ
ローチャート、 第4図は同じくリードフレームを示す平面図、第5図は
同じくテープで各リードを連結支持するとともにチップ
ボンディング、ワイヤボンディングが成されたリードフ
レームを示す平面図、第6図は同じくリード外端が切断
された状態を示すリードフレームの平面図、 第7図は同じくリードの成形が行われた後モールドが成
されたリードフレームを示す平面図、第8図は同じくリ
ードの成形状態を示す斜視図、第9図は同じくモールド
型を示す正面図、第1θ図は同じく実装状態のZIP型
半導体装置を示す模式図である。 第11図は本発明の他の実施例による半導体装置の外観
を示す斜視図である。 l・・・ZIP型半導体装置、2・・・パッケージ、3
・・・リード、4・・・基板、10・・・リードフレー
ム、ll・・・枠、12・・・タイバー、13・・・タ
ブ、14.15・・・タブ吊りリード、16・・・支持
部、17・・・モールド領域、18・・・支持補助片、
19・・・ガイド孔、20・・・テープ、25・・・半
導体素子(チップ)、26・・・ワイヤ、27・・・モ
ールド型、28・・・下型、29・・・上型、30・・
・レジン、31・・・ゲート、32・・・キャビティ、
33・・・エアーベント、40.41・・・歯、42.
43・・・締付部、44.45・・・受部、46・・・
半導体装置。 第  1 図 第  2  図 1− ZZP 型14礫イ$グf【 2−ハ′1リケーシ 3o−レジン

Claims (1)

  1. 【特許請求の範囲】 1、パッケージと、このパッケージの少なくとも一面か
    ら突出する複数のリードとを有する半導体装置であって
    、前記リードはパッケージから突出する部分が多列構造
    となっていることを特徴とする半導体装置。 2、前記リードはパッケージから突出する部分が二列の
    千鳥状配列構造となっていることを特徴とする特許請求
    の範囲第1項記載の半導体装置。 3、レジンの流出を防止するダムがなくかつタブ、リー
    ド、タブ吊りリードおよびこれらを連結支持する枠およ
    びタイバーからなるリードフレームを形成する工程と、
    前記タブ上に半導体素子を搭載するとともにこの半導体
    素子の電極とリードとをワイヤで接続する工程と、前記
    各リードが前記枠またはタイバーから切断されても各リ
    ードがばらばらとならないように各リードを絶縁体で連
    結する工程と、前記リードを前記枠またはタイバーから
    切断分離する工程と、前記リードを成形する工程と、前
    記リードの成形による屈曲部分をも含めてレジンでモー
    ルドしてリード内端、タブ、半導体素子等をパッケージ
    で封止する工程と、前記パッケージから突出する不要リ
    ードフレーム部分を切断する工程と、を有する半導体装
    置の製造方法。 4、下型と上型とによってキャビティを形成するととも
    にこの下型と上型との間に被モールド物を型締めするモ
    ールド型であって、前記下型と上型のパーティング面は
    少なくともキャビティの一側面において屈曲した面とな
    っていることを特徴とするモールド型。 5、前記下型と上型のパーティング面は相互に噛み合う
    歯を複数有するとともに、被モールド物に対面する部分
    では前記被モールド物の1面乃至3面に密着する構造と
    なっていることを特徴とする特許請求の範囲第4項記載
    のモールド型。 6、前記被モールド物が半導体装置製造用のリードフレ
    ームである場合であって、前記リードフレームの各リー
    ドは前記歯の先端部と谷部間にそれぞれ挟持され、かつ
    各リードは千鳥状配列となるように構成されていること
    を特徴とする特許請求の範囲第5項記載のモールド型。 7、前記キャビティから外方に延在する被モールド物部
    分の周面が上型と下型に密着するような形状となってい
    ることを特徴とするモールド型。
JP1108885A 1989-04-27 1989-04-27 半導体装置およびその製造方法ならびにモールド型 Pending JPH02288258A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP1108885A JPH02288258A (ja) 1989-04-27 1989-04-27 半導体装置およびその製造方法ならびにモールド型

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP1108885A JPH02288258A (ja) 1989-04-27 1989-04-27 半導体装置およびその製造方法ならびにモールド型

Publications (1)

Publication Number Publication Date
JPH02288258A true JPH02288258A (ja) 1990-11-28

Family

ID=14496064

Family Applications (1)

Application Number Title Priority Date Filing Date
JP1108885A Pending JPH02288258A (ja) 1989-04-27 1989-04-27 半導体装置およびその製造方法ならびにモールド型

Country Status (1)

Country Link
JP (1) JPH02288258A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6321192B1 (en) * 1998-10-22 2001-11-20 International Business Machines Corporation Adaptive learning method and system that matches keywords using a parsed keyword data structure having a hash index based on an unicode value

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6321192B1 (en) * 1998-10-22 2001-11-20 International Business Machines Corporation Adaptive learning method and system that matches keywords using a parsed keyword data structure having a hash index based on an unicode value

Similar Documents

Publication Publication Date Title
US7019388B2 (en) Semiconductor device
JP4173346B2 (ja) 半導体装置
US6650020B2 (en) Resin-sealed semiconductor device
JPS61269345A (ja) 半導体装置
JP3209696B2 (ja) 電子部品の製造方法
JP2538107B2 (ja) 高密度半導体モジユ−ルの製造方法
JPH07273268A (ja) 半導体パッケージ及び半導体パッケージ用リードフレーム
JP2003332513A (ja) 半導体装置およびその製造方法
US6780679B2 (en) Semiconductor device and method of manufacturing the same
JP4243270B2 (ja) 半導体装置の製造方法
JPH08139257A (ja) 面実装型半導体装置
JPS58218149A (ja) 樹脂封止ダイオ−ド用リ−ドフレ−ム
JPH02288258A (ja) 半導体装置およびその製造方法ならびにモールド型
JP4031005B2 (ja) 半導体装置の製造方法
JPH11186481A (ja) リードフレーム
JP2937032B2 (ja) リードフレームの製造方法
JP2001077285A (ja) リードフレームとそれを用いた樹脂封止型半導体装置の製造方法
JPH11233709A (ja) 半導体装置およびその製造方法ならびに電子装置
JP4747188B2 (ja) 半導体装置の製造方法
JPH1154685A (ja) 半導体装置およびそれに使用されるリードフレーム
JP2000277677A (ja) リードフレーム、半導体パッケージ及びその製造方法
JPH1126670A (ja) 半導体装置およびその製造方法並びにそれに使用されるリードフレーム
JPS6347272B2 (ja)
JPH01119045A (ja) リードフレーム
JPS6245157A (ja) 電子部品の製造方法およびその方法において用いられるリ−ドフレ−ム