JPS6245157A - 電子部品の製造方法およびその方法において用いられるリ−ドフレ−ム - Google Patents
電子部品の製造方法およびその方法において用いられるリ−ドフレ−ムInfo
- Publication number
- JPS6245157A JPS6245157A JP60184246A JP18424685A JPS6245157A JP S6245157 A JPS6245157 A JP S6245157A JP 60184246 A JP60184246 A JP 60184246A JP 18424685 A JP18424685 A JP 18424685A JP S6245157 A JPS6245157 A JP S6245157A
- Authority
- JP
- Japan
- Prior art keywords
- resin
- lead frame
- lead
- dams
- leads
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/484—Connecting portions
- H01L2224/4847—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond
- H01L2224/48472—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond the other connecting portion not on the bonding area also being a wedge bond, i.e. wedge-to-wedge
Landscapes
- Lead Frames For Integrated Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔技術分野〕
本発明は電子部品、特に、半導体装置の製造方法および
その方法において用いられるリードフレームに関する。
その方法において用いられるリードフレームに関する。
電子機器は、機能面から高密度実装化が、実装面から軽
量化、小型化、薄型化が要請されている。
量化、小型化、薄型化が要請されている。
また、電子部品の製造コスト低減のために、パッケージ
形態は材料が安（かつ生産性が良好なレジンパッケージ
が多用されている。
形態は材料が安（かつ生産性が良好なレジンパッケージ
が多用されている。
レジンパッケージ型半導体装置の製造、すなわち、パン
ケージ部（モールド部）のモールド（トランスファモー
ルド）にあっては、そのモールド時、モールド部を形成
するためのモールド型のキャビティにレジンを注入する
ゲートは、レジンが円滑にキャビティ内に入るように、
たとえば、特公昭５６−４３８５４号公報にも記載され
ているように、リードフレームの平坦面領域に対応する
ように設けられるのが一般的なモールド思想である。
ケージ部（モールド部）のモールド（トランスファモー
ルド）にあっては、そのモールド時、モールド部を形成
するためのモールド型のキャビティにレジンを注入する
ゲートは、レジンが円滑にキャビティ内に入るように、
たとえば、特公昭５６−４３８５４号公報にも記載され
ているように、リードフレームの平坦面領域に対応する
ように設けられるのが一般的なモールド思想である。
一方、電子部品（半導体装置）の一つとして、たとえば
、特開昭５７−１７７５４８号に記載されているように
、ハウジングの両側から、一方は一体となった２本のリ
ード、他方は相互に別体となった２本のリードを有する
半導体装置モジュールが知られている。
、特開昭５７−１７７５４８号に記載されているように
、ハウジングの両側から、一方は一体となった２本のリ
ード、他方は相互に別体となった２本のリードを有する
半導体装置モジュールが知られている。
このような構造の半導体装置は、電気的引き出し端子が
ソース、ドレイン、ゲートと３つであることから、一方
のリード（ドレイン）は幅広の二叉リードとなり、モー
ルド時のレジン注入用ゲート部分が対応するようになっ
ている。
ソース、ドレイン、ゲートと３つであることから、一方
のリード（ドレイン）は幅広の二叉リードとなり、モー
ルド時のレジン注入用ゲート部分が対応するようになっ
ている。
しかし、このような従来のモールド思想を採用した半導
体装置の製造方法では、つぎのような不具合が生じるこ
とが本発明者によってあきらかとされた。すなわち、二
叉のリードはパンケージ側は幅広となっているため、リ
ード成形時に大きな力が必要となることから、レジンモ
ールド部に大きな衝撃が加わり、レジンモールド部にク
ラックが生じ易く、半導体装置の耐湿性が低（なる。
体装置の製造方法では、つぎのような不具合が生じるこ
とが本発明者によってあきらかとされた。すなわち、二
叉のリードはパンケージ側は幅広となっているため、リ
ード成形時に大きな力が必要となることから、レジンモ
ールド部に大きな衝撃が加わり、レジンモールド部にク
ラックが生じ易く、半導体装置の耐湿性が低（なる。
また、幅広のリード上で硬化したレジン部分（以下、不
要硬化レジン部と称する。）は除去しなければならない
が、不要硬化レジン部とリード部分との接触面積が大き
いことから、不要硬化レジン部は剥離し難くなり、不要
レジンの除去に手間が掛る。
要硬化レジン部と称する。）は除去しなければならない
が、不要硬化レジン部とリード部分との接触面積が大き
いことから、不要硬化レジン部は剥離し難くなり、不要
レジンの除去に手間が掛る。
また、引き出し端子を４本とするような場合、レジンモ
ールド後に、途中で二叉となったリードの幅広平坦部分
を分断除去するため、リード材が軟化してリードの打ち
抜きが難しくなり、パリが出たりあるいはダレが生じた
りし易くなる。
ールド後に、途中で二叉となったリードの幅広平坦部分
を分断除去するため、リード材が軟化してリードの打ち
抜きが難しくなり、パリが出たりあるいはダレが生じた
りし易くなる。
また、前記ゲート対応部のレジンの除去が完全でなく突
出（突条：バリ）していると、自動搭載装置におけるポ
ールフィーダ等による整送供給の際、このハリが隣り合
う半導体装置との間で引っ掛り、整列供給の信頬性も低
下する。
出（突条：バリ）していると、自動搭載装置におけるポ
ールフィーダ等による整送供給の際、このハリが隣り合
う半導体装置との間で引っ掛り、整列供給の信頬性も低
下する。
なお、レジン注入のゲートのために幅広の平坦部分を設
けることは、ゲート幅をも考慮してこの部分のリード幅
を広くする必要があるため、単位リードフレームパター
ンが大きくなり、材料のスペース効率が低くなる。
けることは、ゲート幅をも考慮してこの部分のリード幅
を広くする必要があるため、単位リードフレームパター
ンが大きくなり、材料のスペース効率が低くなる。
本発明の目的はリード成形が容易な半導体装置の製造方
法を提供することにある。
法を提供することにある。
本発明の他の目的は耐湿性の優れた半導体装置を製造す
る方法を提供することにある。
る方法を提供することにある。
本発明の他の目的は単位リードパターンの小型化が図れ
るリードフレームを提供することにある。
るリードフレームを提供することにある。
本発明の前記ならびにそのほかの目的と新規な特徴は、
本明細書の記述および添付図面からあきらかになるであ
ろう。
本明細書の記述および添付図面からあきらかになるであ
ろう。
本願において開示される発明のうち代表的なものの概要
を簡単に説明すれば、下記のとおりである。
を簡単に説明すれば、下記のとおりである。
すなわち、本発明によれば、半導体装置のパンケージの
製造時、あらかじめ、チップ固定部と。
製造時、あらかじめ、チップ固定部と。
このチップ固定部を支持するリードと、前記チップ固定
部に向かって延在する複数のリードと、各リードを連結
するレジン流出防止用ダムとを有するリードフレームに
おいて、所定の一対のリード間に特に前記ダムを設けな
いリードフレームを用意しておき、レジンモールド時は
、前記ダムが設けられていない一対のリードおよびモー
ルド型のパーティング面とによって形成されるゲートか
らレジンを注入することによってモールドを行い、その
後、前記ダムおよびその他の不要リードフレーム部分を
切断除去するとともに、不要硬化レジン部を除去するた
め、リード成形時はダムの切断だけであることから、リ
ート部分に大きな力は作用せず、レジンモール１部にク
ラックが入ったりするようなことはなくなり、耐湿性の
向上が達成できる。
部に向かって延在する複数のリードと、各リードを連結
するレジン流出防止用ダムとを有するリードフレームに
おいて、所定の一対のリード間に特に前記ダムを設けな
いリードフレームを用意しておき、レジンモールド時は
、前記ダムが設けられていない一対のリードおよびモー
ルド型のパーティング面とによって形成されるゲートか
らレジンを注入することによってモールドを行い、その
後、前記ダムおよびその他の不要リードフレーム部分を
切断除去するとともに、不要硬化レジン部を除去するた
め、リード成形時はダムの切断だけであることから、リ
ート部分に大きな力は作用せず、レジンモール１部にク
ラックが入ったりするようなことはなくなり、耐湿性の
向上が達成できる。
また、モールド後の不要硬化レジン部の除去、特にゲー
ト部分で硬化したレジン部分の除去は、この硬化したレ
ジン部分はその両側がリードの側面と接触しているだけ
であることから、接触面積が小く除去（剥離）は容易と
なり、不要硬化レジン部の除去作業がし易くなるばかり
でなく、バッケージを構成するレジンモールド部分から
不要硬化レジン部は確実に除去でき、ハリ等が発生しな
くなる。
ト部分で硬化したレジン部分の除去は、この硬化したレ
ジン部分はその両側がリードの側面と接触しているだけ
であることから、接触面積が小く除去（剥離）は容易と
なり、不要硬化レジン部の除去作業がし易くなるばかり
でなく、バッケージを構成するレジンモールド部分から
不要硬化レジン部は確実に除去でき、ハリ等が発生しな
くなる。
また、リードフレームとしてみれば、モールド時のレジ
ン注入は一対のリードと、モールド型の一対のパーティ
ング面とによ、って形成される矩形断面の空間がレジン
注入空間（ゲート）となるため、従来のようなゲート対
応部分に平坦なリードフレーム部分を確保しておく必要
もなく、その分リードパターンを小さくすることができ
、スペース効率が向上する。
ン注入は一対のリードと、モールド型の一対のパーティ
ング面とによ、って形成される矩形断面の空間がレジン
注入空間（ゲート）となるため、従来のようなゲート対
応部分に平坦なリードフレーム部分を確保しておく必要
もなく、その分リードパターンを小さくすることができ
、スペース効率が向上する。
第１図は本発明の一実施例による半導体装置の製造方法
におけるモールド状態を示す斜視図、第２図は同じく半
導体装置を示す斜視図、第３図は同じ（モールド状態を
示す断面図、第４図は同じくリードフレームを示す斜視
図、第５図は本発明による半導体装置を一列に並べた状
態を示す正面図である。
におけるモールド状態を示す斜視図、第２図は同じく半
導体装置を示す斜視図、第３図は同じ（モールド状態を
示す断面図、第４図は同じくリードフレームを示す斜視
図、第５図は本発明による半導体装置を一列に並べた状
態を示す正面図である。
この実施例における半導体装置１は、第２図に示される
よ）に、レジン（たとえば、エポキシ樹脂）ノハノ５゛
−ジ２の両側からそれぞれ２木のり一ド３を突出させた
構造となっている。また、前記リード３はパンケージ２
の付は根近傍で実装面側に折れ曲がるいわゆるデュアル
インライン型の半導体装置となっている。この半導体装
置１はパッケージ２の周面にパリ等の突起は存在してい
ない。したがって、自動搭載装置におけるポールフィー
ダ等によって半導体装置を整送供給した際、パッケージ
の周面にはパリが存在しないことから、隣り合う半導体
装置との間でハリ部分が引っ掛るようなこともなく整列
供給の信頼性が高くなる。
よ）に、レジン（たとえば、エポキシ樹脂）ノハノ５゛
−ジ２の両側からそれぞれ２木のり一ド３を突出させた
構造となっている。また、前記リード３はパンケージ２
の付は根近傍で実装面側に折れ曲がるいわゆるデュアル
インライン型の半導体装置となっている。この半導体装
置１はパッケージ２の周面にパリ等の突起は存在してい
ない。したがって、自動搭載装置におけるポールフィー
ダ等によって半導体装置を整送供給した際、パッケージ
の周面にはパリが存在しないことから、隣り合う半導体
装置との間でハリ部分が引っ掛るようなこともなく整列
供給の信頼性が高くなる。
つぎに、このような半導体装置１を製造するリードフレ
ームおよびモールド方法について、第１図および第３図
ならびに第４図を参照しながら説明する。
ームおよびモールド方法について、第１図および第３図
ならびに第４図を参照しながら説明する。
この実施例では、第４図に示されるようなリードフレー
ム４に、チップボンディング、ワイヤボンディングが施
されたものに対して、第３図で示すようにモールドが行
われて、第１図に部分的に示されるようなレジンモール
ド部が形成され、さらにリード成形および不要硬化レジ
ン部の除去によって、第２図に示されるような半導体装
置１が製造される。
ム４に、チップボンディング、ワイヤボンディングが施
されたものに対して、第３図で示すようにモールドが行
われて、第１図に部分的に示されるようなレジンモール
ド部が形成され、さらにリード成形および不要硬化レジ
ン部の除去によって、第２図に示されるような半導体装
置１が製造される。
前記リードフレーム４は放熱性の優れた金属板、たとえ
ば、鉄−ニノケル系合金、銅系合金等からなる金属板を
エツチングあるいは打ち抜き等によって所望パターンに
形成することによって得られる。すなわち、リードフレ
ーム４は平行に延在する２条の枠５と、この一対の枠５
を連結するセクションパー６とによって枠パターンを構
成している。また、前記それぞれ枠５の内側からセクシ
ョンパー６に平行に延在する片持梁式のり−ド３を２本
ずつ有している。一方の枠５から突出するり−ド３はソ
ースリード７、ゲートリード８となり、それぞれ前記セ
クションパー６から延在する細いレジン流出防止用のダ
ム９によって片持梁式に支持されている。また、これら
ソースリード７、ゲートリード８のダム９より内側の先
端部分は突起１０やくびれ部１１が設けられているとと
もに、先端は幅広となりワイヤ接続部１２を構成してい
る。前記突起１０およびくびれ部１１は、後述するレジ
ンモールドによって形成されるレジンからなるパッケー
ジ２内にリード３の先端が位置した際、レジン内に喰い
込んで抜けない働き有する。
ば、鉄−ニノケル系合金、銅系合金等からなる金属板を
エツチングあるいは打ち抜き等によって所望パターンに
形成することによって得られる。すなわち、リードフレ
ーム４は平行に延在する２条の枠５と、この一対の枠５
を連結するセクションパー６とによって枠パターンを構
成している。また、前記それぞれ枠５の内側からセクシ
ョンパー６に平行に延在する片持梁式のり−ド３を２本
ずつ有している。一方の枠５から突出するり−ド３はソ
ースリード７、ゲートリード８となり、それぞれ前記セ
クションパー６から延在する細いレジン流出防止用のダ
ム９によって片持梁式に支持されている。また、これら
ソースリード７、ゲートリード８のダム９より内側の先
端部分は突起１０やくびれ部１１が設けられているとと
もに、先端は幅広となりワイヤ接続部１２を構成してい
る。前記突起１０およびくびれ部１１は、後述するレジ
ンモールドによって形成されるレジンからなるパッケー
ジ２内にリード３の先端が位置した際、レジン内に喰い
込んで抜けない働き有する。
さらに、前記くびれ部１１にはその幅員方向に沿ってｖ
字溝１３が設けられている。
字溝１３が設けられている。
一方、他の枠５の内側からも２本のり一ド３が前記セク
ションパー６に並行に延在している。これらリード３は
ドレインリード１４となり、中間部で放熱板１５を介し
て連結されている。また、ドレインリード１４は前記ソ
ースリード７およびゲートリード８と同様にセクション
パー６から延在するレジン流出防止用のダム１６で支持
されている。また、前記放熱板１５の内側縁は前記ダム
１６と同様にレジン流出防止用のダムの役割も果すよう
になっている。
ションパー６に並行に延在している。これらリード３は
ドレインリード１４となり、中間部で放熱板１５を介し
て連結されている。また、ドレインリード１４は前記ソ
ースリード７およびゲートリード８と同様にセクション
パー６から延在するレジン流出防止用のダム１６で支持
されている。また、前記放熱板１５の内側縁は前記ダム
１６と同様にレジン流出防止用のダムの役割も果すよう
になっている。
他方、前記ドレインリード１４の先端はチップを固定す
る矩形状のタブ（チップ固定部）１７に連結されている
。このタブ（チップ固定部）１７の主面（上面）領域に
はＶ字溝枠１８によって取り囲まれたチップ取付領域１
９を有している。また、前記タブ１７と放熱板１５との
間のドレインリード１４には幅員方向に沿ってＶ字溝２
０が設けられている。また、前記タブＩ７の裏面のドレ
インリード１４側にも枠５と並行にＶ字溝２１が設けら
れている（第３図参照）。これら、Ｖ字溝１３、Ｖ字溝
枠１８．ｖ字溝２０．２１はレジンモールド後に設けら
れたパンケージ２とリード３との界面を伝わって外部か
ら浸入してくる水分の侵入が起き難くする役割を果たし
、水分による特性劣化を防止する。
る矩形状のタブ（チップ固定部）１７に連結されている
。このタブ（チップ固定部）１７の主面（上面）領域に
はＶ字溝枠１８によって取り囲まれたチップ取付領域１
９を有している。また、前記タブ１７と放熱板１５との
間のドレインリード１４には幅員方向に沿ってＶ字溝２
０が設けられている。また、前記タブＩ７の裏面のドレ
インリード１４側にも枠５と並行にＶ字溝２１が設けら
れている（第３図参照）。これら、Ｖ字溝１３、Ｖ字溝
枠１８．ｖ字溝２０．２１はレジンモールド後に設けら
れたパンケージ２とリード３との界面を伝わって外部か
ら浸入してくる水分の侵入が起き難くする役割を果たし
、水分による特性劣化を防止する。
また、前記セクションパー６にはスリット３４が設けら
れ、このスリット３４によって分割された細いセクショ
ンパー６部分で、レジンモールド時の平面ＸＹ方向の変
形のバランスをとるようになっている。
れ、このスリット３４によって分割された細いセクショ
ンパー６部分で、レジンモールド時の平面ＸＹ方向の変
形のバランスをとるようになっている。
つぎに、このようなリードフレーム４を用いてトランジ
スタ（半導体装置）１を製造するには、最初に、前記リ
ードフレーム４の中央のチ・７プ取付領域１９上にチッ
プ２２ （トランジスタチップ二半導体素子）が固定さ
れる。その後、このチップ２２の図示しない電極とソー
スリード７、ゲートリード８のワイヤ接続部１２とはワ
イヤ２３によって電気的に接続される。ついで、第１図
の二点鎖線で示されるように、一対のセクションパー６
およびダム９．１６ならびに放熱板１５で取り囲まれる
領域はレジンでモールドされ、チップ２２、ワイヤ２３
等はパッケージ２によって被われる。
スタ（半導体装置）１を製造するには、最初に、前記リ
ードフレーム４の中央のチ・７プ取付領域１９上にチッ
プ２２ （トランジスタチップ二半導体素子）が固定さ
れる。その後、このチップ２２の図示しない電極とソー
スリード７、ゲートリード８のワイヤ接続部１２とはワ
イヤ２３によって電気的に接続される。ついで、第１図
の二点鎖線で示されるように、一対のセクションパー６
およびダム９．１６ならびに放熱板１５で取り囲まれる
領域はレジンでモールドされ、チップ２２、ワイヤ２３
等はパッケージ２によって被われる。
レジンモールドは一般にトランスファモールディングに
よって行われる。すなわち、リードフレーム４は第３に
示されるように、モールド型２４の下型２５と上型２６
との間に挟持される状態でモールドされる。
よって行われる。すなわち、リードフレーム４は第３に
示されるように、モールド型２４の下型２５と上型２６
との間に挟持される状態でモールドされる。
前記下型２５は第５図で示されるように、その主面のパ
ーティング面２７にリードフレーム４を裁置するととも
に、窪みからなるキャビティ２８と、レジン流路（ラン
ナー）２９を有している。
ーティング面２７にリードフレーム４を裁置するととも
に、窪みからなるキャビティ２８と、レジン流路（ラン
ナー）２９を有している。
また、上型２６はリードフレーム４を下型２５との間で
隙間なく挟持するパーティング面３ｏと、窪みからなる
キャビティ３１とを有している。そして、この実施例で
は下型２５と上型２６との間にリードフレーム４を挟み
、型締めした際、モールド型２４のキャビティ２８．キ
ャビティ３１にレジンを注入するレジン流路（ゲート）
３２ば、第３図および第１図に示されるように、一対の
り−ド３、すなわち、ソースリード７およびゲートリー
ド８と、下型２５および上型２６のパーティング面２７
．３０によって取り囲まれた空間で構成される。レジン
流路３２の断面は、第１図においてクロスハソチン′グ
で示されている。このレジン流路（ゲート）３２からの
溶融レジン３３（第３閣では点々で示されている。）の
注入およびキュアによってレジンからなるパッケージ（
レジンモールド部）２が形成される。
隙間なく挟持するパーティング面３ｏと、窪みからなる
キャビティ３１とを有している。そして、この実施例で
は下型２５と上型２６との間にリードフレーム４を挟み
、型締めした際、モールド型２４のキャビティ２８．キ
ャビティ３１にレジンを注入するレジン流路（ゲート）
３２ば、第３図および第１図に示されるように、一対の
り−ド３、すなわち、ソースリード７およびゲートリー
ド８と、下型２５および上型２６のパーティング面２７
．３０によって取り囲まれた空間で構成される。レジン
流路３２の断面は、第１図においてクロスハソチン′グ
で示されている。このレジン流路（ゲート）３２からの
溶融レジン３３（第３閣では点々で示されている。）の
注入およびキュアによってレジンからなるパッケージ（
レジンモールド部）２が形成される。
゛つぎに、モールド型２４の型開き後、パッケージを構
成しない不要硬化レジン部が除去される。この際、不要
硬化レジン部はリードフレーム部分にリードフレームの
厚さ城しが接触していないことから、簡単確実に除去で
きる。
成しない不要硬化レジン部が除去される。この際、不要
硬化レジン部はリードフレーム部分にリードフレームの
厚さ城しが接触していないことから、簡単確実に除去で
きる。
つぎに、不要リードフレーム部分すなわち１、ダム９．
１６および枠５ならびにセクションパー６等が切断除去
されるとともに、リード３の折り曲げ成型が行われ、第
２図で示されるようなトランジスタ１が製造される。
１６および枠５ならびにセクションパー６等が切断除去
されるとともに、リード３の折り曲げ成型が行われ、第
２図で示されるようなトランジスタ１が製造される。
また、本発明の半導体装置１はそのパッケージ２の両側
から突出するリード配列は特殊となっていて、第５図に
示されるように、複数の半導体装置１を一列に並べると
、並んだ半導体装置１相互のり一ド３のピッチも単一の
半導体装置１のリードピッチａと同一となっている。
から突出するリード配列は特殊となっていて、第５図に
示されるように、複数の半導体装置１を一列に並べると
、並んだ半導体装置１相互のり一ド３のピッチも単一の
半導体装置１のリードピッチａと同一となっている。
（１）本発明の半導体装置の製造方法によれば、リード
フレーム形状、すなわち、放熱板で連結されたリードの
パッケージから突出する部分はそれぞれ独立しているた
め、リードの曲げ部分の断面積が小さくなり、小さな力
で成形できることから、レジンモールド部（パッケージ
）にクラックが入り難くなり、半導体装置の信頼度向上
が達成できるという効果が得られる。
フレーム形状、すなわち、放熱板で連結されたリードの
パッケージから突出する部分はそれぞれ独立しているた
め、リードの曲げ部分の断面積が小さくなり、小さな力
で成形できることから、レジンモールド部（パッケージ
）にクラックが入り難くなり、半導体装置の信頼度向上
が達成できるという効果が得られる。
（２）本発明の半導体装置の製造方法によれば、モール
ド時、キャビティ２８．３１へのレジン注入は一対のり
一部３ （ソースリード７、ゲートリード８）間の空間
を利用して行われるため、レジン流入路に残留して硬化
した不要硬化レジン部の除去が容易であるという効果が
得られる。
ド時、キャビティ２８．３１へのレジン注入は一対のり
一部３ （ソースリード７、ゲートリード８）間の空間
を利用して行われるため、レジン流入路に残留して硬化
した不要硬化レジン部の除去が容易であるという効果が
得られる。
（３）上記（２）により、本発明によれば、レジン注入
用の領域を平坦なリードフレーム部分に設けなくともよ
いことから、リードピッチをより狭くすることも可能と
なり、単位リードパッケージの縮小化によって、リード
フレーム素材のスペース効率が向上するという効果が得
られる。
用の領域を平坦なリードフレーム部分に設けなくともよ
いことから、リードピッチをより狭くすることも可能と
なり、単位リードパッケージの縮小化によって、リード
フレーム素材のスペース効率が向上するという効果が得
られる。
（４）上記（１）〜（３）により、本発明によれば、耐
湿性が優れた半導体装置を安価に製造できるという相乗
効果が得られる。
湿性が優れた半導体装置を安価に製造できるという相乗
効果が得られる。
以上本発明者によってなされた発明を実施例に基づき具
体的に説明したが、本発明は上記実施例に限定されるも
のではなく、その要旨を逸脱しない範囲で種々変更可能
であることはいうまでもない、たとえば、前記実施例に
おける放熱板１５を分断して、この放熱板１５によって
電気的に連結されていたり一部３を分断し、外部に４つ
の独立した電極端子を有する構造の半導体装置１を製造
する場合は、前述のように放熱板で連結されたリードの
パッケージから突出する部分が別々となっているため、
リード成形が容易となり、切断によってパリやブレが生
じたりしなくなり品質の向上が達成できる。
体的に説明したが、本発明は上記実施例に限定されるも
のではなく、その要旨を逸脱しない範囲で種々変更可能
であることはいうまでもない、たとえば、前記実施例に
おける放熱板１５を分断して、この放熱板１５によって
電気的に連結されていたり一部３を分断し、外部に４つ
の独立した電極端子を有する構造の半導体装置１を製造
する場合は、前述のように放熱板で連結されたリードの
パッケージから突出する部分が別々となっているため、
リード成形が容易となり、切断によってパリやブレが生
じたりしなくなり品質の向上が達成できる。
また、本発明はリード数がさらに多いい半導体装置等の
電子部品の製造にも適用でき、前記実施例同様な効果が
得られる。
電子部品の製造にも適用でき、前記実施例同様な効果が
得られる。
Ｃ利用分野〕
以上の説明では主として本発明者によってなされた発明
をその背景となった利用分野である半導体装置のレジン
モールド技術に適用した場合について説明したが、本発
明はそれに限定されるものではない。
をその背景となった利用分野である半導体装置のレジン
モールド技術に適用した場合について説明したが、本発
明はそれに限定されるものではない。
本発明は少なくとも物品の一部をレジンでモールドする
モールド技術に通用できる。
モールド技術に通用できる。
第１図は本発明の一実施例による半導体装置の製造方法
におけるモールド状態を示す斜視図、第２図は同じく半
導体装置を示す斜視図、第３図は同じくモールド状態を
示す断面図、第４図は同じくリードフレームを示す斜視
図、第５図は本発明による半導体装置を一列に並べた状
態を示す正面図である。
におけるモールド状態を示す斜視図、第２図は同じく半
導体装置を示す斜視図、第３図は同じくモールド状態を
示す断面図、第４図は同じくリードフレームを示す斜視
図、第５図は本発明による半導体装置を一列に並べた状
態を示す正面図である。
Claims (1)
- 【特許請求の範囲】 １、所望パターンを有するリードフレームをモールド型
の上型と下型で挟持した後、リードフレームとモールド
型とによって構成されたゲートからレジンを注入して前
記リードフレームの少なくとも一部にレジンモールド部
を形成する工程と、リードフレームの不要部分を切断除
去する工程とを有する電子部品の製造方法であって、前
記レジンはモールド上下型のパーティング面および相互
に対峙するリードフレームの一対のリードとによって形
成されたゲートから注入されることを特徴とする電子部
品の製造方法。 ２、チップ固定部と、このチップ固定部を支持するリー
ドと、前記チップ固定部に向かって延在する複数のリー
ドと、各リードを連結するレジン流出防止用ダムとを有
するリードフレームであって前記ダムは所定の一対のリ
ード間には設けられていないことを特徴とするリードフ
レーム。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60184246A JPS6245157A (ja) | 1985-08-23 | 1985-08-23 | 電子部品の製造方法およびその方法において用いられるリ−ドフレ−ム |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60184246A JPS6245157A (ja) | 1985-08-23 | 1985-08-23 | 電子部品の製造方法およびその方法において用いられるリ−ドフレ−ム |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6245157A true JPS6245157A (ja) | 1987-02-27 |
Family
ID=16149941
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP60184246A Pending JPS6245157A (ja) | 1985-08-23 | 1985-08-23 | 電子部品の製造方法およびその方法において用いられるリ−ドフレ−ム |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6245157A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01115152A (ja) * | 1987-10-28 | 1989-05-08 | Mitsubishi Electric Corp | 半導体装置用の長尺リードフレーム |
-
1985
- 1985-08-23 JP JP60184246A patent/JPS6245157A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01115152A (ja) * | 1987-10-28 | 1989-05-08 | Mitsubishi Electric Corp | 半導体装置用の長尺リードフレーム |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2875139B2 (ja) | 半導体装置の製造方法 | |
| US6630729B2 (en) | Low-profile semiconductor package with strengthening structure | |
| US8334583B2 (en) | Leadframe strip and mold apparatus for an electronic component and method of encapsulating an electronic component | |
| US9905497B2 (en) | Resin sealing type semiconductor device and method of manufacturing the same, and lead frame | |
| JP4173346B2 (ja) | 半導体装置 | |
| TW575955B (en) | Leadframe and method of manufacturing a semiconductor device using the same | |
| US7019388B2 (en) | Semiconductor device | |
| US6777262B2 (en) | Method of packaging a semiconductor device having gull-wing leads with thinner end portions | |
| JP2008501242A (ja) | 可撓性リードフレーム構造および集積回路パッケージの形成方法 | |
| KR950000205B1 (ko) | 리이드 프레임 및 이를 사용한 반도체 장치 | |
| US5623163A (en) | Leadframe for semiconductor devices | |
| KR101070890B1 (ko) | 다열리드형 반도체 팩키지 제조 방법 | |
| JP4243270B2 (ja) | 半導体装置の製造方法 | |
| JP2019121698A (ja) | 半導体装置および半導体装置の製造方法 | |
| JPH09129808A (ja) | 樹脂封止型半導体装置およびその製造方法 | |
| JP2983105B2 (ja) | 半導体装置およびその製法 | |
| JPS6245157A (ja) | 電子部品の製造方法およびその方法において用いられるリ−ドフレ−ム | |
| JP3688440B2 (ja) | 半導体装置 | |
| JP4747188B2 (ja) | 半導体装置の製造方法 | |
| JP3747991B2 (ja) | 半導体装置の製造方法 | |
| KR100653041B1 (ko) | 반도체 패키지 제조용 리드프레임 | |
| JP2002026192A (ja) | リードフレーム | |
| KR100531423B1 (ko) | 반도체 패키지 제조용 리드프레임 및 이에 적용되는 몰드다이, 그리고 이를 이용한 패키지 제조장치. | |
| JP4049782B2 (ja) | 半導体装置 | |
| JP4620710B2 (ja) | 半導体装置 |