KR100653041B1 - 반도체 패키지 제조용 리드프레임 - Google Patents

반도체 패키지 제조용 리드프레임 Download PDF

Info

Publication number
KR100653041B1
KR100653041B1 KR1020050105192A KR20050105192A KR100653041B1 KR 100653041 B1 KR100653041 B1 KR 100653041B1 KR 1020050105192 A KR1020050105192 A KR 1020050105192A KR 20050105192 A KR20050105192 A KR 20050105192A KR 100653041 B1 KR100653041 B1 KR 100653041B1
Authority
KR
South Korea
Prior art keywords
semiconductor package
runner
lead frame
slot
curl
Prior art date
Application number
KR1020050105192A
Other languages
English (en)
Inventor
김광호
엄용구
Original Assignee
앰코 테크놀로지 코리아 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 앰코 테크놀로지 코리아 주식회사 filed Critical 앰코 테크놀로지 코리아 주식회사
Priority to KR1020050105192A priority Critical patent/KR100653041B1/ko
Application granted granted Critical
Publication of KR100653041B1 publication Critical patent/KR100653041B1/ko

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93Batch processes
    • H01L24/95Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/48Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495Lead-frames or other flat leads

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Lead Frames For Integrated Circuits (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)

Abstract

본 발명은 반도체 패키지 제조용 리드프레임에 관한 것으로서, 더욱 상세하게는 리드프레임의 슬롯 및 게이트 홀의 구조를 개선하여 몰딩수지의 런너 컬과의 분리가 용이하게 이루어질 수 있도록 한 반도체 패키지 제조용 리드프레임에 관한 것이다.
이를 위해, 본 발명은 반도체 패키지 영역이 유니트 단위를 이루면서 매트릭스 배열로 형성되고, 각 반도체 패키지 영역의 일측쪽 사이드프레임면에는 슬롯이 길다랗게 관통 형성되고, 각 반도체 패키지 영역의 한쪽 모서리 위치에 타원형의 게이트홀이 관통 형성된 구조의 반도체 패키지 제조용 리드프레임에 있어서, 상기 게이트홀의 입구쪽 면적을 슬롯홀을 향하여 증대시켜 런너 컬과의 접촉면적을 줄일 수 있도록 한 점, 그리고 리드프레임의 슬롯 상단끝을 사이드프레임의 상단끝까지 더 연장시켜 런너 컬과의 접촉면적을 더 줄일 수 있도록 한 점을 특징으로 하는 반도체 패키지 제조용 리드프레임을 제공한다.
반도체 패키지 제조용 리드프레임, 슬롯, 게이트홀, 런너 컬

Description

반도체 패키지 제조용 리드프레임{Leadframe for manufacturing semiconductor package}
도 1은 본 발명에 따른 반도체 패키지 제조용 리드프레임 구조를 나타내는 평면도,
도 2는 본 발명에 따른 반도체 패키지 제조용 리드프레임으로부터 런너 컬이 용이하게 분리되는 것을 보여주는 사시도,
도 3은 종래의 반도체 패키지 제조용 리드프레임 구조를 나타내는 평면도,
도 4는 몰딩공정에 사용되는 금형을 보여주는 평면도.
<도면의 주요 부분에 대한 부호의 설명>
10 : 리드프레임 12 : 사이드프레임
14 : 칩탑재판 16 : 타이바
18 : 리드 20, 20' : 슬롯
22, 22' : 게이트홀 24 : 금형
26 : 제1런너 28 : 제2런너
30 : 캐비티
본 발명은 반도체 패키지 제조용 리드프레임에 관한 것으로서, 더욱 상세하게는 리드프레임의 슬롯 및 게이트 홀의 구조를 개선하여 몰딩수지의 런너 컬과의 분리가 용이하게 이루어질 수 있도록 한 반도체 패키지 제조용 리드프레임에 관한 것이다.
일반적으로, 반도체 패키지 제조용 리드프레임의 구조롤 간략히 살펴보면, 전체 리드프레임의 골격 역할을 하는 사이드프레임과, 반도체 칩이 실장되는 칩탑재판(=다이패드)과, 상기 사이드프레임과 칩탑재판을 일체로 연결하는 타이바와, 상기 사이드프레임으로부터 칩탑재판의 사방 모서리에 인접되게 연장되는 다수의 리드를 포함하여 구성된다.
위와 같은 구조의 리드프레임을 이용하여 반도체 패키지를 제조하는 방법을 살펴보면, 웨이퍼상의 반도체 칩을 픽업하여 리드프레임의 칩탑재판에 부착하는 칩 부착 공정과, 반도체 칩의 본딩패드와 리드프레임의 각 리드간을 전기적으로 연결하는 와이어 본딩 공정과, 상기 반도체 칩과 와이어 등을 외부로부터 보호하기 위하여 몰딩수지로 몰딩하는 공정과, 리드프레임의 외부리드를 단자 형상으로 만드는 트리밍 및 포밍 공정과, 몰딩수지면에 모델명 등을 인쇄하는 마킹 공정 등을 통하여 반도체 패키지로 제조된다.
여기서, 기존의 리드프레임 구조 및 이를 이용한 반도체 패키지의 몰딩 공정 에 대하여 첨부한 도 3을 참조로 보다 상세하게 살펴보면 다음과 같다.
도 3을 보면, 반도체 패키지 영역이 유니트 단위를 이루면서 매트릭스 배열로 형성된 것을 볼 수 있다.
각 반도체 패키지 영역은 반도체 칩이 실장되는 칩탑재판(=다이패드, 14)과, 상기 사이드프레임(12)과 칩탑재판(14)을 일체로 연결하는 타이바(16)와, 상기 사이드프레임(12)으로부터 칩탑재판(14)의 사방 모서리에 인접되게 연장되는 다수의 리드(18)를 포함하여 구성되어 있다.
특히, 상기 각 반도체 패키지 영역의 일측쪽 사이드프레임(12)면에는 슬롯(20')이 길다랗게 관통 형성되고, 또한 각 반도체 패키지 영역의 한쪽 모서리 위치에는 몰딩수지의 유입공간이 되는 타원형의 게이트홀(22')이 관통 형성되어 있다.
보다 상세하게는, 상기 슬롯(20')의 상단끝은 1×1에 해당하는 반도체 패키지 영역의 게이트홀(22')과 거의 일치되고, 슬롯(20')의 하단끝은 4×1에 해당하는 반도체 패키지 영역의 게이트홀(22')과 거의 일치된 상태로 그 길이가 정해져 있다.
이때, 기존의 슬롯(20')과 게이트홀(22')은 소정의 거리(L1) 만큼 서로 떨어진 상태이며, 이 거리(L1)에 해당하는 표면적(A1)은 후술하는 바와 같이 금형(24)의 제2런너(26)와 일치하는 부분으로서 디컬링 공정시 런너 컬이 잘 분리되지 않게 되는 영역이 된다.
한편, 첨부한 도 4는 몰딩공정에 사용되는 금형의 일례를 보여주는 평면도로서, 상기 리드프레임(10)의 반도체 패키지 영역과 같은 수의 캐비티(30)가 형성 되어 있고, 각 캐비티(30)의 일측 모서리 위치에는 사선방향의 제2런너(28)가 형성되어 있으며, 각 제2런너(28)의 옆쪽에는 길다란 일자형의 제1런너(26)가 연통되는 상태로 형성되어 있다.
여기서, 상기와 같은 구조로 이루어진 기존의 리드프레임과 금형을 이용한 몰딩 공정을 살펴보기로 한다.
먼저, 칩이 실장되고 와이어 본딩이 이미 진행된 리드프레임(10)을 상기 몰딩용 금형(24)에 안착시키게 되면, 도 3에서 점선으로 표시된 부분이 상기 금형(24)의 제1런너(26) 및 제2런너(28)와 일치되는 부분이 된다.
즉, 리드프레임(10)의 슬롯(20')과 금형(24)의 제1런너(26)가 일치되는 상태가 되고, 리드프레임(10)의 게이트홀(22')과 제2런너(28)가 상하로 일치되는 상태가 되며, 상기 슬롯(20')과 게이트홀(22')간의 거리(L1) 만큼의 표면적(A1)은 제2런너(28)의 입구부와 일치하는 상태가 된다.
또한, 상기 리드프레임(10)의 슬롯(20') 상단끝과 사이드프레임(12)의 상단끝 간의 거리(L2) 만큼의 표면적(A2)은 상기 금형(24)의 제1런너(26)의 입구부와 일치하는 상태가 된다.
따라서, 금형(24)의 제1런너(26) 및 제2런너(28)를 통하여 수지가 캐비티(30)내로 공급되면, 수지는 리드프레임(10)의 슬롯(20')과 게이트홀(22')을 통하여 흐르면서 칩과 와이어 등을 포함하는 리드프레임(10)의 몰딩영역에 대한 몰딩 공정이 이루어진다.
이때, 상기 금형의 탈형후, 제1런너(26) 및 제2런너(28)를 흐르던 몰딩수지 잔여물(소위, 런너 컬 이라 칭함)이 리드프레임(10)의 슬롯(20') 및 게이트홀(22') 그리고 그 흐름경로에 그대로 남게 된다.
이에, 몰딩공정후, 상기 런너 컬을 분리하는 디컬링(deculling) 공정을 별도로 수행하게 된다.
그러나, 런너 컬을 리드프레임으로부터 분리하는 디컬링 공정시 다음과 같은 문제점이 있었다.
NiPd 재질의 리드프레임은 Cu 재질의 리드프레임의 경우보다 몰딩수지와의 접착력이 월등히 강해서 몰딩공정후, 디컬링 공정시 런너 컬이 리드프레임으로부터 잘 떨어지지 않아 리드프레임 자체에 손상을 입게 되는 심각한 문제점이 있었다.
즉, 리드프레임의 슬롯과 게이트홀간의 거리(L1) 만큼의 표면적(A1)과, 리드프레임의 슬롯 상단끝과 사이드프레임의 상단끝 간의 거리(L2) 만큼의 표면적(A2)은 런너 컬이 접촉되는 부분으로서, 특히 이 부분에서 런너 컬이 잘 분리되지 않는 문제점이 있었다.
본 발명은 상기와 같은 점을 감안하여 안출한 것으로서, NiPd 재질의 리드프레임의 슬롯과 게이트홀의 구조를 런너 컬과의 접촉면적을 줄일 수 있는 구조로 개선하여, 몰딩수지의 런너 컬과의 분리가 용이하게 이루어질 수 있도록 한 반도체 패키지 제조용 리드프레임을 제공하는데 그 목적이 있다.
상기한 목적을 달성하기 위한 본 발명은 반도체 패키지 영역이 유니트 단위를 이루면서 매트릭스 배열로 형성되고, 각 반도체 패키지 영역의 일측쪽 사이드프레임면에는 슬롯이 길다랗게 관통 형성되고, 각 반도체 패키지 영역의 한쪽 모서리 위치에 타원형의 게이트홀이 관통 형성된 구조의 반도체 패키지 제조용 리드프레임에 있어서, 상기 게이트홀의 입구쪽 면적을 슬롯홀을 향하여 증대시켜 런너 컬과의 접촉면적을 줄일 수 있도록 한 것을 특징으로 하는 반도체 패키지 제조용 리드프레임을 제공한다.
바람직한 구현예로서, 상기 리드프레임의 슬롯 상단끝을 사이드프레임의 상단끝까지 더 연장시켜 런너 컬과의 접촉면적을 더 줄일 수 있도록 한 것을 특징으로 한다.
이하, 본 발명의 바람직한 실시예를 첨부도면을 참조로 상세하게 설명하기로 한다.
첨부한 도 1은 본 발명에 따른 반도체 패키지 제조용 리드프레임 구조를 나타내는 평면도이고, 도 2는 본 발명에 따른 반도체 패키지 제조용 리드프레임으로부터 런너 컬이 용이하게 분리되는 것을 보여주는 사시도이다.
본 발명은 NiPd 재질의 리드프레임의 슬롯과 게이트홀의 구조를 런너 컬과의 접촉면적을 줄일 수 있는 구조로 개선하여, 몰딩공정후 디컬링시 런너 컬과의 분리가 용이하게 이루어질 수 있도록 한 점에 주안점이 있다.
전술한 바와 같이, 반도체 패키지 제조용 리드프레임(10)은 반도체 패키지 영역이 매트릭스 배열로 배열되어 있고, 각 반도체 패키지 영역은 반도체 칩이 실장되는 칩탑재판(14)과, 상기 사이드프레임(12)과 칩탑재판(14)을 일체로 연결하는 타이바(16)와, 상기 사이드프레임(12)으로부터 칩탑재판(14)의 사방 모서리에 인접되게 연장되는 다수의 리드(18)를 포함하여 구성되어 있다.
또한, 상기 각 반도체 패키지 영역의 일측쪽 사이드프레임(12)면에는 슬롯(20)이 길다랗게 관통 형성되고, 또한 각 반도체 패키지 영역의 한쪽 모서리 위치에는 몰딩수지의 유입공간이 되는 타원형의 게이트홀(22)이 관통 형성되어 있다.
여기서, 상기 게이트홀(22)을 입구쪽(슬롯홀쪽) 면적을 슬롯홀(20)을 향하여 점차 벌어지는 형태로 증대시키고, 상기 리드프레임(10)의 슬롯(20) 상단끝을 사이드프레임(12)의 상단끝까지 더 길게 연장시키게 된다.
즉, 상기 슬롯(20) 상단끝은 1×1에 해당하는 반도체 패키지 영역의 게이트홀(22) 보다 더 높은 위치인 사이드프레임(12)의 상단끝까지 연장시킨다.
여기서, 상기와 같은 구조로 이루어진 본 발명의 리드프레임을 이용한 몰딩 공정을 살펴보기로 한다.
먼저, 칩이 실장되고 와이어 본딩이 이미 진행된 리드프레임(10)을 상기 몰딩용 금형(24)에 안착시키게 되면, 리드프레임(10)의 슬롯(20)과 금형(24)의 제1런너(26)가 일치되는 상태가 되고, 리드프레임(10)의 각 게이트홀(22)과 금형(24)의 제2런너(28)가 상하로 일치되는 상태가 된다.
이어서, 금형(24)의 제1런너(26) 및 제2런너(28)를 통하여 수지가 캐비티(30)내로 공급되면, 수지는 리드프레임(10)의 슬롯(20)과 게이트홀(22)을 통하여 흐르면서 칩과 와이어 등을 포함하는 리드프레임(10)의 몰딩영역에 대한 몰딩 공정이 이루어진다.
이때, 상기 금형의 탈형후, 제1런너(26) 및 제2런너(28)를 흐르던 몰딩수지 잔여물인 런너 컬이 리드프레임(10)의 슬롯(20)과 게이트홀(22) 부위에 그대로 남게 되더라도, 슬롯(20)의 길이가 사이드프레임(12) 상단끝까지 연장되고 또한 게이트홀(22)의 면적이 증대된 상태이므로 런너 컬(32)과의 접촉면적이 줄어든 상태가 되고, 결국 디컬링시 런너 컬(32)이 리드프레임(10)으로부터 용이하게 분리될 수 있다.
이상에서 본 바와 같이, 본 발명에 따른 반도체 패키지 제조용 리드프레임에 의하면, 리드프레임의 슬롯과 게이트홀에 대한 관통면적을 더 증대시켜 런너 컬과의 접촉면적을 줄여줌으로써, 디컬링시 런너컬을 리드프레임으로부터 손쉽게 분리시킬 수 있는 장점을 제공할 수 있다.

Claims (2)

  1. 반도체 패키지 영역이 유니트 단위를 이루면서 매트릭스 배열로 형성되고, 각 반도체 패키지 영역의 일측쪽 사이드프레임면에는 슬롯이 길다랗게 관통 형성되고, 각 반도체 패키지 영역의 한쪽 모서리 위치에 타원형의 게이트홀이 관통 형성된 구조의 반도체 패키지 제조용 리드프레임에 있어서,
    상기 게이트홀의 입구쪽 면적을 슬롯홀을 향하여 증대시켜 런너 컬과의 접촉면적을 줄일 수 있도록 한 것을 특징으로 하는 반도체 패키지 제조용 리드프레임.
  2. 청구항 1에 있어서, 상기 리드프레임의 슬롯 상단끝을 사이드프레임의 상단끝까지 더 연장시켜 런너 컬과의 접촉면적을 더 줄일 수 있도록 한 것을 특징으로 하는 반도체 패키지 제조용 리드프레임.
KR1020050105192A 2005-11-04 2005-11-04 반도체 패키지 제조용 리드프레임 KR100653041B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020050105192A KR100653041B1 (ko) 2005-11-04 2005-11-04 반도체 패키지 제조용 리드프레임

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020050105192A KR100653041B1 (ko) 2005-11-04 2005-11-04 반도체 패키지 제조용 리드프레임

Publications (1)

Publication Number Publication Date
KR100653041B1 true KR100653041B1 (ko) 2006-12-01

Family

ID=37731797

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020050105192A KR100653041B1 (ko) 2005-11-04 2005-11-04 반도체 패키지 제조용 리드프레임

Country Status (1)

Country Link
KR (1) KR100653041B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2012142601A3 (en) * 2011-04-15 2013-01-17 Texas Instruments Incorporated Lead frame strip for reduced mold sticking during degating

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2012142601A3 (en) * 2011-04-15 2013-01-17 Texas Instruments Incorporated Lead frame strip for reduced mold sticking during degating

Similar Documents

Publication Publication Date Title
US8497158B2 (en) Leadframe strip and mold apparatus for an electronic component and method of encapsulating an electronic component
JPH1126489A (ja) ゲートスロットを有するサブストレートならびに半導体パッケージ成形用の金型および成形方法
US6633080B2 (en) Semiconductor device
US6469369B1 (en) Leadframe having a mold inflow groove and method for making
KR100781149B1 (ko) 리드프레임 스트립 및 이를 이용한 반도체 패키지 제조 방법
US5623163A (en) Leadframe for semiconductor devices
KR100653041B1 (ko) 반도체 패키지 제조용 리드프레임
JP2011077092A (ja) リードフレームおよびそれを用いた半導体装置の製造方法
JP3179003B2 (ja) Tsopまたはutsopのような超薄型半導体パッケージの成形装置および成形方法
KR100657159B1 (ko) 반도체 패키지 제조용 몰드 구조
JP2704321B2 (ja) 光半導体装置の製造方法
JP4181346B2 (ja) リード端子型半導体装置の製造方法
JP3317346B2 (ja) 樹脂封止型半導体装置の製造方法
JP2862585B2 (ja) 樹脂封止型半導体装置とその製造方法
KR20070035725A (ko) 2단 게이트 구조를 갖는 몰딩용 다이
KR0167292B1 (ko) 반도체 다핀 패키지 및 그 제조방법
KR100983304B1 (ko) 리이드 프레임 및, 그것을 적용하여 제조된 반도체 팩키지및, 반도체 팩키지의 제조 방법
KR100693739B1 (ko) 반도체 패키지 제조용 리드프레임
US7005101B2 (en) Virtual gate design for thin packages
KR200224097Y1 (ko) 몰딩용 다이
JPH11220087A (ja) リードフレームおよびそれを用いた半導体装置ならびにその製造方法
JP2696619B2 (ja) リードフレーム、およびこれを用いた電子装置の製造方法、ならびにこの製造方法により製造された電子装置
KR100531423B1 (ko) 반도체 패키지 제조용 리드프레임 및 이에 적용되는 몰드다이, 그리고 이를 이용한 패키지 제조장치.
KR200177346Y1 (ko) 반도체 패키지(semiconductor package)
KR200232738Y1 (ko) 반도체 패키지 몰딩공정용 몰드다이

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20121102

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20131104

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20141104

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20151103

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20161102

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20191125

Year of fee payment: 14