JP4049782B2 - 半導体装置 - Google Patents
半導体装置 Download PDFInfo
- Publication number
- JP4049782B2 JP4049782B2 JP2005127878A JP2005127878A JP4049782B2 JP 4049782 B2 JP4049782 B2 JP 4049782B2 JP 2005127878 A JP2005127878 A JP 2005127878A JP 2005127878 A JP2005127878 A JP 2005127878A JP 4049782 B2 JP4049782 B2 JP 4049782B2
- Authority
- JP
- Japan
- Prior art keywords
- lead
- chip
- resin
- leads
- sealing body
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/4826—Connecting between the body and an opposite side of the item with respect to the body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/484—Connecting portions
- H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
- H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
- H01L2224/491—Disposition
- H01L2224/4912—Layout
- H01L2224/49175—Parallel arrangements
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73201—Location after the connecting process on the same surface
- H01L2224/73215—Layer and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
- H01L2224/852—Applying energy for connecting
- H01L2224/85201—Compression bonding
- H01L2224/85205—Ultrasonic bonding
- H01L2224/85207—Thermosonic bonding
Landscapes
- Lead Frames For Integrated Circuits (AREA)
Description
例えば、リードレス・オン・チップパッケージ(以下、LOCという。)を備えている半導体集積回路装置(以下、ICという。)に関する。
LOCは半導体チップ(以下、チップという。)の上に絶縁層を介してインナリードが複数本貼着されており、各インナリードがチップにワイヤによって電気的に接続されているパッケージである。
表面実装形樹脂封止パッケージは、絶縁性を有する樹脂が使用されて平盤形状に成形された樹脂封止体の側面からアウタリード群が整列されて突出され、これらアウタリードがガル・ウイング形状やJリード形状等の表面実装可能な形状に屈曲されているパッケージである。
「実践講座 VLSIパッケージング技術(下)」,日経BP社,1993年5月31日,p.158
表面実装形樹脂封止パッケージにおいて、樹脂封止体の反りが発生すると、表面実装に際して、プリント配線基板のランドからのアウタリードの剥離が発生する。
そこで、従来の一般的な表面実装形樹脂封止パッケージにおいては、所謂タブ下げを行って樹脂厚さの上下比が「1」に近づけられている。
前記複数のボンディングパッドは前記半導体チップの第1辺に沿って配置され、
前記複数のボンディングパッドのそれぞれに対応する前記インナリードの一部は、前記半導体チップの前記第1辺を横切るように前記半導体チップの主面上に延在して設けられ、
前記樹脂封止体において、前記半導体チップの前記第1辺と交差する方向に延在する第2辺と隣接する部分には、複数本の反り防止用リードがそれぞれ敷設され、
前記反り防止用リードの太さは、前記インナリードの先端部の太さよりも太く形成され、
前記インナリードの先端部の太さは、前記アウタリードの太さよりも細く形成され、
前記複数本の反り防止用リードのそれぞれの長さは、互いに異なる長さで形成され、
前記複数本の反り防止用リードのそれぞれの一部は、クランク形状に屈曲されて下がり部が形成されており、該下がり部の高さは前記チップの高さと等しくなるように設定されている、
ことを特徴とする半導体装置。
また、樹脂封止体の成形工程においては、反り防止用リードがリードフレームの四角形の枠体に縦方向および横方向の両方においてそれぞれ連結されていることにより、レジンの注入に際して、反り防止用リードが安定するので、レジンバランスを向上させることができる。
図2以降は本発明の一実施の形態である半導体装置の製造方法および作用を説明するための図である。
半導体集積回路装置(IC)の一例であるDRAM(以下、半導体装置という。)のLOCは、DRAM回路が作り込まれた半導体チップ(以下、チップという。)24の上に絶縁層としての絶縁テープ27を介してインナリード17が複数本貼着されており、各インナリード17がチップ24にワイヤ28によって電気的に接続されている。
表面実装形樹脂封止パッケージは、樹脂封止形TSOP(Thin SmallOutline Package。以下、TSOPという。)として構成されている。
樹脂封止体40におけるチップ24の短辺側の両脇部分には樹脂封止体40の反りを防止するための反り防止用リード20が複数本、チップ24と平行に敷設されており、樹脂封止体40のチップ24の脇部分は反り防止用リード20群によって厚さ方向に実質的に二等分されている。
各反り防止用リード20には中間部をクランク形状に屈曲されて下がり部20aが形成されている。
また、反り防止用リード20群は樹脂封止体40の樹脂流通線に対して左右両側に分配されているとともに、対向する反り防止用リード20、20の先端間の隙間21が迷路を構成するように敷設されている。
図3(a)は図2のa−a線に沿う側面断面図、図3(b)は図2のb−b線に沿う正面断面図、図3(c)は図2のc−c線に沿う正面断面図である。
多連リードフレーム11は鉄−ニッケル合金や燐青銅等の比較的大きい機械的強度を有するばね材料からなる薄板が用いられて、打ち抜きプレス加工またはエッチング加工により一体成形されている。
多連リードフレーム11の表面には銀(Ag)等を用いためっき被膜(図示せず)が、後述するワイヤボンディングが適正に実施されるように部分的または全体的に施されている。
多連リードフレーム11は複数の単位リードフレーム12が横方向に一列に並設されている。但し、便宜上、一単位のみが図示されている。
隣り合う単位リードフレーム12、12間には、一対のセクション枠14、14が両外枠13、13間に互いに平行に配されて一体的に架設されており、これら外枠13、13とセクション枠14、14とにより形成された長方形の枠体(フレーム)内に単位リードフレーム12が構成されている。
単位リードフレーム12の中央部にはチップを配置するためのチップ配置部15が、後記するチップに対応した平面視が長方形に設定されている。
両ダム部材16、16の内側端辺にはインナリード17が複数本ずつ、長手方向に等間隔に配されてダム部材16と直交するようにそれぞれ一体的に突設されており、両インナリード17群のそれぞれはチップ配置部15の長辺に平行に並べられて、内側端部がチップ配置部15の真上で揃えられている。
各インナリード17におけるチップ配置部15の真上に配置された内側端部は、図3(a)、(b)、(c)に示されているように、チップ配置部15の方向(以下、下側とする。)にクランク形状に屈曲され、この端部には所謂タブ下げ部に相当するチップ下げ部17aがそれぞれ形成されている。
ダム部材16における隣り合うアウタリード18、18間の部分は、後述する樹脂封止体成形時にレジンの流れをせき止めるダム16aを実質的に構成している。
互いに対向する左右の反り防止用リード20、20の先端間には適度な隙間21がそれぞれ形成されており、前後方向に並んだこれら3個の隙間21、21、21は迷路を構成するように千鳥状に配置されている。
また、図3(a)、(b)、(c)に示されているように、各反り防止用リード20の先端部は、下がり部20aが下側にクランク形状に屈曲されて形成されており、下がり部20aの高さはチップ配置部15におけるチップの高さと略等しくなるように設定されている。
チップ・ボンディング作業およびワイヤ・ボンディング作業は多連リードフレームが横方向にピッチ送りされることにより、各単位リードフレーム毎に順次実施される。
図4(b)、(c)に示されているようにチップ24のアクティブ・エリア側の主面(以下、上面という。)には保護膜25が被着されており、保護膜25にはアクティブ・エリアに電気的に接続されたボンディングパッド(以下、パッドという。)26が多数個、図4の(a)に示されているように長辺と平行の中心線に沿って各インナリード17とそれぞれ対向するように配列されて露出されている。
保護膜25の上面におけるパッド26群列の両脇には絶縁層としての絶縁テープ27が複数枚、インナリード17のチップ下げ部17aの群列と対応するように配されて被着されている。
なお、絶縁テープ27はインナリード17側に被着してもよい。
また、各反り防止用リード20の下がり部20aはチップ24の高さと略等しくなっている。
これにより、チップ24に作り込まれている集積回路は、パッド26、ボンディングワイヤ28、インナリード17およびアウタリード18を介して電気的に外部に引き出されることになる。
本実施形態において、キャビティー33の全高はTSOPに対応するために、1mm以下に設定されている。
下型32の合わせ面にはカル36がポット34との対向位置に配されて没設されているとともに、複数条のランナ37がカル36にそれぞれ接続するように放射状に配されて没設されている。
各ランナ37の他端部は下側キャビティー凹部33bにおける一方の短辺にそれぞれ接続されており、その接続部にはゲート38がレジンをキャビティー33内に注入し得るように形成されている。
ゲート38からキャビティー33に流入したレジン39は、図7(a)に示されているように、ゲート38の付近に位置する反り防止用リード20群の整流板作用によってキャビティー33の上下に振り分けられるため、キャビティー33の上部空間および下部空間に均等にそれぞれ流通して行く。
しかし、本実施形態においては、3個の隙間21が迷路を構成するように千鳥に配列されているため、図7(c)に示されているように、反り防止用リード20群に至ったレジン39は一直線に通過することなく迷路を流通する状態になり、反り防止用リード20群の整流板作用は効果的に実施される状態になる。
このようにして、図8および図9に示されているように、樹脂封止体40群が成形された成形品41はトランスファ成形装置30から脱装される。
そして、このように樹脂成形された樹脂封止体40の内部には、インナリード17、反り防止用リード20、チップ24、絶縁テープ27およびボンディングワイヤ28が樹脂封止された状態になる。
本実施形態において、反り防止用リード20は下がり部20aが樹脂封止体40の内部にあってチップ24の上面と略一致した状態になっている。
図8は樹脂封止後の成形品41の一部省略一部切断平面図である。また、図9(a)は図8のa−a線に沿う側面断面図である。図9(b)は図8のb−b線に沿う正面断面図、図9(c)は図8のc−c線に沿う正面断面図である。
図10(a)に示されているように、反り防止用リードがチップ24の脇の部分に配設されていない場合には、たとえ、チップ24が上下の中央部に配置されていたとしても、樹脂封止体40におけるチップ24の脇の部分に体積の大きい部分が形成されることにより、図10(a)に破線矢印に示されているように大きな収縮力が発生するため、樹脂封止体40のその部分において上側が拡大し下側が縮む反りが想像線で示されているように発生してしまう。
しかも、反り防止用リード20は下がり部20aがチップ24の上面と略面一になるように形成されていることにより、樹脂封止体40におけるチップ24の脇の部分は上下に二等分された状態になっているため、樹脂封止体40のその部分において上側が拡大し下側が縮む反りの発生はより一層確実に防止される。
つまり、当該部分における樹脂の収縮による反りは小さくなるため、反りの発生は完全に防止された状態になる。
これにより、図1に示されている半導体装置42が製造されたことになる。
1) LOCの樹脂封止体の内部におけるチップの両脇の部分に反り防止用リードを敷設することにより、樹脂封止体に反りが発生するのを防止することができるため、樹脂封止体の反りによる外観不良や耐湿性等の性能低下の発生を未然に防止することができる。
Claims (3)
- 平面形状が四角形の主面に複数のボンディングパッドが形成された半導体チップおよびこの半導体チップの複数のボンディングパッドに複数のワイヤを介して電気的に接続された複数本のインナリードが、平面形状が四角形の樹脂封止体によって樹脂封止され、前記複数本のインナリードのそれぞれと一体に構成されている複数本のアウタリードが前記樹脂封止体から露出している半導体装置であって、
前記複数のボンディングパッドは前記半導体チップの第1辺に沿って配置され、
前記複数のボンディングパッドのそれぞれに対応する前記インナリードの一部は、前記半導体チップの前記第1辺を横切るように前記半導体チップの主面上に延在して設けられ、
前記樹脂封止体において、前記半導体チップの前記第1辺と交差する方向に延在する第2辺と隣接する部分には、複数本の反り防止用リードがそれぞれ敷設され、
前記反り防止用リードの太さは、前記インナリードの先端部の太さよりも太く形成され、
前記インナリードの先端部の太さは、前記アウタリードの太さよりも細く形成され、
前記複数本の反り防止用リードのそれぞれの長さは、互いに異なる長さで形成され、
前記複数本の反り防止用リードのそれぞれの一部は、クランク形状に屈曲されて下がり部が形成されており、該下がり部の高さは前記チップの高さと等しくなるように設定されている、
ことを特徴とする半導体装置。 - 前記樹脂封止体の成形後に、前記反り防止用リードと前記枠体との連結部が切断されることを特徴とする請求項1に記載の半導体装置。
- 前記反り防止用リードは前記インナリードと一体的に形成されることを特徴とする請求項1または2に記載の半導体装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005127878A JP4049782B2 (ja) | 2005-04-26 | 2005-04-26 | 半導体装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005127878A JP4049782B2 (ja) | 2005-04-26 | 2005-04-26 | 半導体装置 |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP21809897A Division JP3688440B2 (ja) | 1997-07-29 | 1997-07-29 | 半導体装置 |
Related Child Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2007203013A Division JP4620710B2 (ja) | 2007-08-03 | 2007-08-03 | 半導体装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2005223364A JP2005223364A (ja) | 2005-08-18 |
JP4049782B2 true JP4049782B2 (ja) | 2008-02-20 |
Family
ID=34998700
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2005127878A Expired - Fee Related JP4049782B2 (ja) | 2005-04-26 | 2005-04-26 | 半導体装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4049782B2 (ja) |
-
2005
- 2005-04-26 JP JP2005127878A patent/JP4049782B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2005223364A (ja) | 2005-08-18 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6861734B2 (en) | Resin-molded semiconductor device | |
US20240096759A1 (en) | Smds integration on qfn by 3d stacked solution | |
US8422243B2 (en) | Integrated circuit package system employing a support structure with a recess | |
US8067821B1 (en) | Flat semiconductor package with half package molding | |
US20020113325A1 (en) | Semiconductor package and mounting structure on substrate thereof and stack structure thereof | |
US20180122731A1 (en) | Plated ditch pre-mold lead frame, semiconductor package, and method of making same | |
US6893898B2 (en) | Semiconductor device and a method of manufacturing the same | |
KR100574996B1 (ko) | 반도체 패키지 및 이를 이용한 메모리 카드, 및 이의제조에 이용되는 몰드 | |
US20040262752A1 (en) | Semiconductor device | |
US11348863B2 (en) | Semiconductor package having a semiconductor die on a plated conductive layer | |
JP3688440B2 (ja) | 半導体装置 | |
JP4049782B2 (ja) | 半導体装置 | |
JP4620710B2 (ja) | 半導体装置 | |
US20160293523A1 (en) | Semiconductor device including conductive clip with flexible leads and related methods | |
JP2631520B2 (ja) | 樹脂封止パッケージの成形方法 | |
US20100283135A1 (en) | Lead frame for semiconductor device | |
JP3747991B2 (ja) | 半導体装置の製造方法 | |
JP4840305B2 (ja) | 半導体装置の製造方法 | |
KR100537893B1 (ko) | 리드 프레임과 이를 이용한 적층 칩 패키지 | |
JP2006157061A (ja) | 半導体装置の製造方法 | |
KR100253314B1 (ko) | 스터드 비지에이 패키지 및 그 제조방법 | |
JPH1027870A (ja) | 半導体装置およびその製造方法 | |
KR100253708B1 (ko) | 반도체 패키지 및 그 제조방법 | |
JPH05114688A (ja) | 半導体装置およびその製造方法並びにそれに使用されるリードフレーム | |
JP2013062470A (ja) | 半導体装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20070529 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070605 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070803 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070918 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20071105 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20071127 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20071127 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101207 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101207 Year of fee payment: 3 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101207 Year of fee payment: 3 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101207 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111207 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121207 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121207 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131207 Year of fee payment: 6 |
|
LAPS | Cancellation because of no payment of annual fees |