JPS61269345A - 半導体装置 - Google Patents

半導体装置

Info

Publication number
JPS61269345A
JPS61269345A JP60110363A JP11036385A JPS61269345A JP S61269345 A JPS61269345 A JP S61269345A JP 60110363 A JP60110363 A JP 60110363A JP 11036385 A JP11036385 A JP 11036385A JP S61269345 A JPS61269345 A JP S61269345A
Authority
JP
Japan
Prior art keywords
leads
outer leads
lead
package
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP60110363A
Other languages
English (en)
Inventor
Shigeru Ishii
滋 石井
Kazuo Shimizu
一男 清水
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP60110363A priority Critical patent/JPS61269345A/ja
Priority to KR1019860003945A priority patent/KR930007370B1/ko
Priority to US06/865,979 priority patent/US4725692A/en
Publication of JPS61269345A publication Critical patent/JPS61269345A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49548—Cross section geometry
    • H01L23/49551—Cross section geometry characterised by bent parts
    • H01L23/49555—Cross section geometry characterised by bent parts the bent parts being the outer leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49568—Lead-frames or other flat leads specifically adapted to facilitate heat dissipation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/45124—Aluminium (Al) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45147—Copper (Cu) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01014—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01039—Yttrium [Y]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H01L2924/01322—Eutectic Alloys, i.e. obtained by a liquid transforming into two solid phases
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/095—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00 with a principal constituent of the material being a combination of two or more materials provided in the groups H01L2924/013 - H01L2924/0715
    • H01L2924/097—Glass-ceramics, e.g. devitrified glass
    • H01L2924/09701—Low temperature co-fired ceramic [LTCC]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate
    • H01L2924/15172—Fan-out arrangement of the internal vias
    • H01L2924/15173—Fan-out arrangement of the internal vias in a single layer of the multilayer substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15312—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a pin array, e.g. PGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1532—Connection portion the connection portion being formed on the die mounting surface of the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/1615—Shape
    • H01L2924/16195—Flat cap [not enclosing an internal cavity]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/306—Lead-in-hole components, e.g. affixing or retention before soldering, spacing means
    • H05K3/308—Adaptations of leads
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/341—Surface mounted components
    • H05K3/3421—Leaded components

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Geometry (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 技術分野 大規模集積回路（ＬＳＩ）の高集積化、多機能化により
、半導体装置が多ビン化する傾向にあるが、高密度実装
を可能とする小型、薄型パッケージの要求も強いことが
日経マグロウヒル社発行「日経エレクトロニクス」誌、
１９８４年６月４日号、Ｐ１４１〜Ｐ１５２に記載され
ている。
これらのパッケージをピン（アウタリード）の実装時の
状態で太き（分類するとデュアルインラインパッケージ
（ｄｕａｌ　１ｎ−１ｉｎｅ　ｐａｃｋａｇｅ以下ＤＩ
Ｐと称す）に代表されるピン挿入実装タイプとスモール
アウトライン（ｓｍａｌｌ　ｏｕｔ−１ｉｎｅｐａｃｋ
ａｇｅ　　以下ＳＯＰと称す）に代表される面実装タイ
プがある。
ＤＩＰの外形は、第７図に示される様に樹脂形成体１よ
りなるパッケージ本体からアウターリード２が下方に延
在した形状で実装時にはこのアウターリード２が実装基
板（配線基板）の所望部分に開けられた穴に挿入され半
田づけされる。それゆえ、パッケージの実装高さを決め
る目的で第８図の如く全ピンには細幅部分２　ａ　（ｄ
　ｒ　＝０．４ｍｍ　）と大幅部分２　ｂ　（ａ、　＝
１．０〜１．３ｍｍ）とがもうけられ、実装時には同図
点線の高（シーテイングプレーン＝ＳＥＡＴＩＮＧ　　
ＰＬＡＮＥ）となる。
上記シーテイングプレーンがあるため、樹脂形成体１と
配線基板との間に間隔が取れ、半田付けによる熱が樹脂
形成体１につたわりにくぐ信頼性の高い実装が簡単にで
きる。また、−担実装したパッケージの取りはずし、再
実装も容易である。
しかし、ＤＩＰは実装密度が低く市場要求を十分に満足
できない。その対策として第８図のピンピッチ（］）、
：１００ミル＝２．４５−）を狭（することなくパッケ
ージ寸法を小さくする手段としては、第９図の如きパッ
ケージ４隅のリード２００の大幅部分２ｂの一部を削除
する方法がとられるが、リード２００は他のリード２Ｋ
＜らべて根元が細いため、極めて簡単にピン曲りなどの
変形が生じてしまいピン曲り矯正のために多大の作業時
間と労力とを浪費することが本発明者によりあきらかと
なった。
さらに、ＤＩＰではアウタリードの数が６４ピン以上に
なると、パッケージ自体の寸法が大きくなり大きな実装
面積が必要となってしまうこともあきらかとされた。
一方、前記ＳＯＰに代表される面実装タイプは配線基板
の電極上にアウタリードを半田付けするもので、小型、
薄型、軽量、多ビンのパッケージ外形を有し、高密度実
装、低実装高、実装重量の低減を可能とするパッケージ
として注目されている。
しかしながら以下の欠点を有している。上記の如く実装
する場合、パッケージ全体を半田ＩＫ浸してアウタリー
ドに半田層を形成し、パッケージを配線基板にのり付け
し、最後にアウタリードの半田をとかして実装するとい
う極めて複雑な工程が必要である。さらに、実装したパ
ッケージを取りはずし再実装するのは、他の隣接するパ
ッケージの半田がとける可能性などがあり非常に困難で
あることが本発明者によりあきらかとされた。
さらにまた、パッケージが小型で多ピンであるため、ビ
ン曲りが発生しや子＜、前記で述べたように矯正作業に
多くの時間と労力が必要となってしまう。
〔発明の目的〕
本発明の目的は、多ビン化を可能にし、実装が容易でか
つビン曲りの発生しずらいパッケージを有した半導体装
置を提供することにある。
本発明の前記ならびにその他の目的と新規な特徴は、本
明細書の記載及び添付図面から明らかになるであろう。
〔発明の概要〕
本願において開示される発明のうち代表的なものの概要
を簡単に説明すれば、下記のとおりである。
本発明の半導体装置の構成は、パッケージ側面から突出
したアウタリードが全て同一方向に曲げられ、かつ、パ
ッケージ４隅に対応するアウターリードの根元はその先
端より太い幅に形成されて、実装時のシーテイングプレ
ーンが付加され、さらに複数のアウタリードの根元太さ
は、上記４隅のアウタリードの根元の太さより狭く形成
されている。
この結果、シーテイングプレーンを決定する太い根元の
アウタリードが４隅だけにあり、その間に存在するアウ
タリードの根元は細く形成されていることより、アウタ
リードの間隔な狭くでき多ビンのパッケージとなる。ま
た、アウタリードは配線基板の穴に挿入して実装出来る
ことより、実装方法が容易でパッケージの交換（再実装
）も極めて簡単である。根元の太いアウタリードがパッ
ケージ４隅にあるため、リード曲りが発生しずらいこと
より、多大な労力を必要とするリード曲り矯正工程が削
除できる。
〔実施例〕
第１図、第２図は本発明による半導体装置の一実施例を
示すものであって、この５ち第１図は多ビン型樹脂封止
半導体装置の正面図、第２図は同一部平面図である。
１１は樹脂モールド体で、図示されない半導体素子ペレ
ットとリードのインナー（内端）リードが内蔵されてい
る。１２．１３は外部圧あられれたリード、すなわちア
ウタリードで、この５ち、四隅部のリード１２は根元部
１４０幅ｄ、を太く、先端部の＠ａ　ｔを細く形成して
あり、四隅部以外の他のリード１３は根元部と先端部の
幅（ｄｌ　）を同じ寸法に細くしである。
この実施例１では、各リードは根元部分で直角に折り曲
げられ全て下方向に向いており、リードは交互にジグザ
グに配置され、２列の穴（ソケット）に挿入されるよう
になっている。なお、この例ではリードの幅ｄ、は０．
４　ｗｎ、根元を太くした部分の幅ｄ、は０，８Ｍ、リ
ード間隔Ｄ４は１．０８〜１．２７ｍｍとなる。また、
リードは交互にジグザクになっているが、全て四隅部の
リードと同じ突出長さとしてもよい。
この半導体装置の特徴を下記に示す。
まず、四隅部以外の全てのリードを細幅としたこと、す
なわち、これらのリードからシーテイング・ブレーンを
削除したことにより、ビン（リード）間隔を狭くでき、
パッケージ寸法をそのままで多ビン化することが可能と
なる。すなわち、全てのリードにシーテイングプレート
を設げた従来例では第８図に示すようにリード間隔り、
は２．５４＝程度が標準的であったが、本発明によれば
第１図に示すようにＤ４　＝　１．２７ｗｎと約１／２
にしても充分にリード間の距離を縮小でき、このことは
、同じパッケージ寸法に対して２倍のピン数をもつこと
ができる。たとえば本発明ではパッケージで６４ビン以
上、１００ピンが笑現できるため同じビン数でパッケー
ジ寸法を小形化することをも可能とするものである。本
実施例ではアウタリード１２．１３を交互にジグザグと
したのは、同図り、の距離を２．５４ｍｍと従来と同値
にし配線基板の作成を容易とするためである。
さらに、リード挿入タイプとしたことにより、多ビンパ
ッケージであるにもかかわらず実装が容易にでき、かつ
再実装も簡単にできる。
次に、四隅部のリードにのみ根元部分を太くしたことに
より、この部分がシーテイングプレートとなって実装す
る配線基板上にパッケージの位置（高さ）を規定するこ
とができるため耐衝撃性。
耐振動性を向上できる。
さらにまた、もつとも外部の物体に触れやすく変化しや
すい四隅のリード根元部を太くすることにより、外部よ
りの接触に対してビン曲がりの欠点を補うことになり、
リード曲がり補整を少な（し、実装作業の大幅の能率化
を図ることができる。
第３図乃至第５図は本発明の他の実施例を示すもので、
本発明者が開発した例を示している。
このうち、第３図は、半導体素子が取付けられる以前の
リードフレームの要部平面図である。
このリードフレームは６４ビン樹脂パツケージ用のリー
ドフレームであって、ヒートシンクと一体になっている
型式のものである。
２１は外部フレーム、２２はヒートシンクで、４個のヒ
ートシンク２２に囲まれて中心部にタブ２３が接続され
ている。このタブ２３上に同図に点線２４で示す位置に
半導体素子の基板が取っ付げられる。２５はリードのう
ちインナーリード、２６はアウターリード、２７はダム
部である。リードのうち、四隅部のアウターリードは根
元部２８を太（形成し、先端部を細く形成してあり、四
隅部以外のアウターリード２６は全体な細幅に形成しで
ある。
このリードフレームの特徴の一つはリードフレームの熱
膨張によるねじれやひずみを緩和することを目的として
空間部Ａ、Ｂ、Ｃが設けられていること、さらに他には
樹脂封止後に耐湿性を向上させる目的でヒートシンクに
は多数の穴Ｈが設けられていることにある。
図示しないが、線Ｘに対してリードフレームは対称では
なく、線Ｙに対して対称となっている。
具体的には空間Ｂの線Ｘに対称な位置には空間は設けず
にダム部は連続して、リードフレームの機械的強度を保
持するようになっている。
第４図は上記のリードフレームを用いて半導体素子を組
立てた場合の完成時の断面図である。
２９は半導体素子（ペレット）、３０はワイヤ、３１は
樹脂モールド体である。樹脂モールド後、アクタ−リー
ド間のダム２７及び外部フレーム２１は取り除かれ、ア
ウターリード２６は同図に点線で示すように根元部で下
方に折り曲げられる。
第５図は完成した状態の樹脂封止半導体装置の全体斜面
図である。
同図に示すようにヒートシンク２２は樹脂成形体３１の
側面より四方に突出し、実装する場合にフ１７ント配線
基板に直接に固定するようになっている。
第６図は本発明をデュアルインライン・パッケージに適
用した場合の一実施例を示すものであって、完成時の樹
脂封止半導体装置の斜面図である。
３３は樹脂成形体、３４はアウターリードで、対向する
２方向に配置され、両端側のアウターリード３５のみが
先端より太い幅のシーテイングプレートを有するもので
ある。
〔発明の効果〕
（１１四隅部のアウターリードの根元を太くするととも
に、それら以外のアウターリードの根元を細くしたこと
により、アウターリード間の距離を狭くできるという作
用で、多ビン化が可能となる、（２）全てのアウターリ
ードは、パッケージ面より突出するとともに同一方向に
短夜しかつ、四隅のアウターリードにのみ実装高さを規
定するシーテイングプレーンが付加されているため、実
装時罠は配線基板に開けられた穴に挿入して実装できる
とともにパッケージ本体と配線基板とが離間していると
い５作用で、実装法が容易でかつ、パッケージの交換も
簡単である。
（３）四隅部のアウターリードの根元が太いことより、
そのアウターリードが曲りにくいという作用で、曲り矯
正工程が不要である。
以上本発明者によってなされた発明を実施例に基づき具
体的に説明したが、本発明は上記実施例に限定されるも
のではなく、その要旨を逸脱しない範囲で種々変更可能
であることはいうまでもない。
〔利用分野〕
以上の説明では主として本発明者によってなされた発明
をその背景となった利用分野である半導体装置のパッケ
ージング技術について説明したが、それに限定されるも
のではない。
【図面の簡単な説明】
第１図は、本発明の一実施例を示し、樹脂封止された半
導体装置の側面図、 第２図は、同じく第１図の半導体装置の上面図、第３図
は、本発明の他の一実施例のヒートシンク付半導体装置
を形成するためのリードフレームの正面図、 第４図は、第３図のリードフレームを用いて形成した半
導体装置の断面図、 第５図は本発明の他の一実施例を示すヒートシンク付半
導体装置の斜視図である。 第６図は、本発明のさらに他の一実施例を示すＤＩＰ型
半導体装置の斜視図、 第７図は従来のＤＩＰ半導体装置の斜視図、第８図は、
従来のアウターリード部のシーテイングプレーンの図、 第９図は、従来のアウターリード部のシーテイングプレ
ーンの形成法の他の例を示す図である、１・・・樹脂成
形体、２・・・アウターリード、２ａ・・・細幅部分、
２ｂ・・・大幅部分、１１・・・樹脂成形体、１２・・
・四隅のアクタ−リード、１３・・・四隅以外のアウタ
ーリード、１４・・・アウターリードの大幅部分、２１
・・・フレーム、２２・・・ヒートシンク、２３・・・
タブ、２４・・・素子、２５・・・インナーリード、２
６・・・７ウターリード、２７・・・ダム、２８・・・
アウター　ＩＪ　−）’の大幅部分、２９・・・ペレッ
ト、３ｏ・・・ワイヤ、３１・・・樹脂成形体、３３・
・・樹脂成形体、３４・・・アウターリード、３５・・
・アウターリードの大幅部分。 ／４（Ｉｔ） 第　　５　　図 第　　７９ 第　　８　　図

Claims (1)

  1. 【特許請求の範囲】 １、半導体素子本体と、この素子本体の周辺に配置され
    た複数のリードと、素子本体及びリード内端側であるイ
    ンナーリードを封止する封止体を有する半導体装置であ
    って、上記複数のリード外端側であるアウターリードは
    対向する２方向又は４方向に配置され、各リードはその
    根元部で全て下方向に折り曲げられ、これらリードのう
    ち、少なくとも４隅部のリードは根元部が先端部よりも
    太い幅に形成されているとともにその他のリードは根元
    から先端まで細幅に形成されていることを特徴とする半
    導体装置。 ２、前記４隅部のアウタリードにはさまれたアウタリー
    ドは、その根元が４隅部のアウタリード根元の太さより
    細いことを特徴とする特許請求の範囲第１項記載の半導
    体装置。 ３、上記複数のアウターリードは対向する４方向に配置
    され、交互にジグザグに配列されている特許請求の範囲
    第１項及び第２項に記載の半導体装置。
JP60110363A 1985-05-24 1985-05-24 半導体装置 Pending JPS61269345A (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP60110363A JPS61269345A (ja) 1985-05-24 1985-05-24 半導体装置
KR1019860003945A KR930007370B1 (ko) 1985-05-24 1986-05-21 전자 장치 및 이에 사용되는 리이드 프레임
US06/865,979 US4725692A (en) 1985-05-24 1986-05-22 Electronic device and lead frame used thereon

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP60110363A JPS61269345A (ja) 1985-05-24 1985-05-24 半導体装置

Publications (1)

Publication Number Publication Date
JPS61269345A true JPS61269345A (ja) 1986-11-28

Family

ID=14533887

Family Applications (1)

Application Number Title Priority Date Filing Date
JP60110363A Pending JPS61269345A (ja) 1985-05-24 1985-05-24 半導体装置

Country Status (3)

Country Link
US (1) US4725692A (ja)
JP (1) JPS61269345A (ja)
KR (1) KR930007370B1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20150001691A1 (en) * 2013-06-27 2015-01-01 Leo M. Higgins, III Packaged semiconductor device

Families Citing this family (59)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6281738A (ja) * 1985-10-07 1987-04-15 Hitachi Micro Comput Eng Ltd リ−ドフレ−ムおよびそれを用いた半導体装置
US4875138A (en) * 1986-10-20 1989-10-17 United Technologies Corporation Variable pitch IC bond pad arrangement
JPS63142894A (ja) * 1986-12-06 1988-06-15 株式会社東芝 フラツトパツケ−ジ集積回路の配線基板
US5144412A (en) * 1987-02-19 1992-09-01 Olin Corporation Process for manufacturing plastic pin grid arrays and the product produced thereby
JPH0828455B2 (ja) * 1988-02-24 1996-03-21 富士通株式会社 リードフレーム及びそれを用いた電子部品の製造方法
US5260601A (en) * 1988-03-14 1993-11-09 Texas Instruments Incorporated Edge-mounted, surface-mount package for semiconductor integrated circuit devices
DE69033400T2 (de) * 1990-03-13 2000-05-11 Sumitomo Electric Industries Optisches Modul und Verfahren zu seiner Herstellung
US5122621A (en) * 1990-05-07 1992-06-16 Synergy Microwave Corporation Universal surface mount package
US5160810A (en) * 1990-05-07 1992-11-03 Synergy Microwave Corporation Universal surface mount package
JPH0494565A (ja) * 1990-08-10 1992-03-26 Toshiba Corp 半導体装置
US5134094A (en) * 1991-07-22 1992-07-28 Silicon Power Corporation Single inline packaged solid state relay with high current density capability
US5220197A (en) * 1991-07-22 1993-06-15 Silicon Power Corporation Single inline packaged solid state relay with high current density capability
JPH05206314A (ja) * 1991-11-12 1993-08-13 Nec Corp 半導体装置
JP2745933B2 (ja) * 1992-02-17 1998-04-28 日本電気株式会社 Ｔａｂ−集積回路
CH686325A5 (de) * 1992-11-27 1996-02-29 Esec Sempac Sa Elektronikmodul und Chip-Karte.
WO1994017568A1 (en) * 1993-01-22 1994-08-04 Motorola, Inc. Self aligning surface mount electrical component
US5557144A (en) * 1993-01-29 1996-09-17 Anadigics, Inc. Plastic packages for microwave frequency applications
JP3185480B2 (ja) * 1993-07-05 2001-07-09 富士通株式会社 Ｉｃキャリア
US5489217A (en) * 1994-10-11 1996-02-06 Methode Electronics, Inc. Zero insertion force pin grid array socket
US5541451A (en) * 1994-10-24 1996-07-30 Kabushiki Kaisha Toshiba Packaged semiconductor device with external leads having anchor holes provided at polyamide/glass sealed regions
US5610436A (en) * 1995-06-07 1997-03-11 Bourns, Inc. Surface mount device with compensation for thermal expansion effects
US5781682A (en) * 1996-02-01 1998-07-14 International Business Machines Corporation Low-cost packaging for parallel optical computer link
JP2001267449A (ja) * 2000-03-15 2001-09-28 Nec Corp Ｌｓｉパッケ−ジ及びそれに用いる内部接続工法
WO2002026008A1 (en) * 2000-09-21 2002-03-28 Datatronic Distribution Incorporated Hermetically sealed component assembly package
DE10136578B4 (de) * 2001-07-27 2005-05-04 Micronas Gmbh Verfahren zum Prüfen eines Chips mit einem Gehäuse und zum Bestücken einer Platine mit dem Gehäuse sowie Chip mit einem Gehäuse
US6979900B2 (en) * 2003-10-21 2005-12-27 Delphi Technologies, Inc. Integrated circuit package with integral leadframe convector and method therefor
US20070096269A1 (en) * 2005-10-31 2007-05-03 Mediatek Inc. Leadframe for semiconductor packages
WO2011015642A1 (de) * 2009-08-05 2011-02-10 Continental Teves Ag & Co. Ohg Sensoranordnung und chip mit zusätzlichen befestigungsbeinen
CN102208382B (zh) * 2010-03-29 2013-05-22 广达电脑股份有限公司 具有侧边接脚的集成电路封装元件
US8482111B2 (en) 2010-07-19 2013-07-09 Tessera, Inc. Stackable molded microelectronic packages
KR101128063B1 (ko) 2011-05-03 2012-04-23 테세라, 인코포레이티드 캡슐화 층의 표면에 와이어 본드를 구비하는 패키지 적층형 어셈블리
US8836136B2 (en) 2011-10-17 2014-09-16 Invensas Corporation Package-on-package assembly with wire bond vias
US8946757B2 (en) 2012-02-17 2015-02-03 Invensas Corporation Heat spreading substrate with embedded interconnects
US8835228B2 (en) 2012-05-22 2014-09-16 Invensas Corporation Substrate-less stackable package with wire-bond interconnect
US9502390B2 (en) 2012-08-03 2016-11-22 Invensas Corporation BVA interposer
US9167710B2 (en) 2013-08-07 2015-10-20 Invensas Corporation Embedded packaging with preformed vias
CN103441114A (zh) * 2013-08-16 2013-12-11 无锡万银半导体科技有限公司 一种半导体封装结构
US20150076714A1 (en) 2013-09-16 2015-03-19 Invensas Corporation Microelectronic element with bond elements to encapsulation surface
US9379074B2 (en) 2013-11-22 2016-06-28 Invensas Corporation Die stacks with one or more bond via arrays of wire bond wires and with one or more arrays of bump interconnects
US9263394B2 (en) 2013-11-22 2016-02-16 Invensas Corporation Multiple bond via arrays of different wire heights on a same substrate
US9583456B2 (en) 2013-11-22 2017-02-28 Invensas Corporation Multiple bond via arrays of different wire heights on a same substrate
US9583411B2 (en) 2014-01-17 2017-02-28 Invensas Corporation Fine pitch BVA using reconstituted wafer with area array accessible for testing
US10381326B2 (en) 2014-05-28 2019-08-13 Invensas Corporation Structure and method for integrated circuits packaging with increased density
US9735084B2 (en) 2014-12-11 2017-08-15 Invensas Corporation Bond via array for thermal conductivity
US9888579B2 (en) 2015-03-05 2018-02-06 Invensas Corporation Pressing of wire bond wire tips to provide bent-over tips
US9502372B1 (en) 2015-04-30 2016-11-22 Invensas Corporation Wafer-level packaging using wire bond wires in place of a redistribution layer
US9761554B2 (en) 2015-05-07 2017-09-12 Invensas Corporation Ball bonding metal wire bond wires to metal pads
JP6582678B2 (ja) * 2015-07-27 2019-10-02 三菱電機株式会社 半導体装置
US10490528B2 (en) 2015-10-12 2019-11-26 Invensas Corporation Embedded wire bond wires
US9490222B1 (en) 2015-10-12 2016-11-08 Invensas Corporation Wire bond wires for interference shielding
US10332854B2 (en) 2015-10-23 2019-06-25 Invensas Corporation Anchoring structure of fine pitch bva
US10181457B2 (en) 2015-10-26 2019-01-15 Invensas Corporation Microelectronic package for wafer-level chip scale packaging with fan-out
US9911718B2 (en) 2015-11-17 2018-03-06 Invensas Corporation ‘RDL-First’ packaged microelectronic device for a package-on-package device
DE102015224422A1 (de) * 2015-12-07 2017-06-08 Robert Bosch Gmbh Elektronische Schaltungseinheit
US9984992B2 (en) 2015-12-30 2018-05-29 Invensas Corporation Embedded wire bond wires for vertical integration with separate surface mount and wire bond mounting surfaces
US9935075B2 (en) 2016-07-29 2018-04-03 Invensas Corporation Wire bonding method and apparatus for electromagnetic interference shielding
US10299368B2 (en) 2016-12-21 2019-05-21 Invensas Corporation Surface integrated waveguides and circuit structures therefor
WO2019009680A2 (ko) * 2017-07-07 2019-01-10 씨제이제일제당(주) 대두 이외의 원물을 포함하는 가공두부 및 이의 제조방법
JP6743802B2 (ja) * 2017-11-22 2020-08-19 Tdk株式会社 半導体装置

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3614546A (en) * 1970-01-07 1971-10-19 Rca Corp Shielded semiconductor device
JPS5245261A (en) * 1975-10-08 1977-04-09 Hitachi Ltd Electronic parts
US4084312A (en) * 1976-01-07 1978-04-18 Motorola, Inc. Electrically isolated heat sink lead frame for plastic encapsulated semiconductor assemblies
US4338621A (en) * 1980-02-04 1982-07-06 Burroughs Corporation Hermetic integrated circuit package for high density high power applications
JPS56133858A (en) * 1980-03-24 1981-10-20 Omron Tateisi Electronics Co Lead frame
DE3106376A1 (de) * 1981-02-20 1982-09-09 Siemens AG, 1000 Berlin und 8000 München Halbleiteranordnung mit aus blech ausgeschnittenen anschlussleitern
US4482781A (en) * 1982-05-17 1984-11-13 National Semiconductor Corporation Stabilization of semiconductor device package leads
JPS5954249A (ja) * 1982-09-22 1984-03-29 Fujitsu Ltd 半導体装置
US4627678A (en) * 1983-01-24 1986-12-09 Thomas & Betts Corporation Electronic package assembly and accessory component therefor
JPS59181039A (ja) * 1983-03-30 1984-10-15 Toshiba Corp 半導体装置

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20150001691A1 (en) * 2013-06-27 2015-01-01 Leo M. Higgins, III Packaged semiconductor device
US9287200B2 (en) * 2013-06-27 2016-03-15 Freescale Semiconductor, Inc. Packaged semiconductor device

Also Published As

Publication number Publication date
US4725692A (en) 1988-02-16
KR860009486A (ko) 1986-12-23
KR930007370B1 (ko) 1993-08-09

Similar Documents

Publication Publication Date Title
JPS61269345A (ja) 半導体装置
JPH07288309A (ja) 半導体装置及びその製造方法並びに半導体モジュール
US6441400B1 (en) Semiconductor device and method of fabricating the same
US20070034996A1 (en) System and Method for Forming One or More Integrated Circuit Packages Using a Flexible Leadframe Structure
JP4615282B2 (ja) 半導体パッケージの製造方法
GB2323474A (en) A leadframe for a semiconductor device
US6407447B1 (en) Tape carrier package
US20070134845A1 (en) Method of forming molded resin semiconductor device
JPS61170053A (ja) 半導体装置用リ−ドフレ−ム
JPS63187657A (ja) 半導体装置の製造方法
JPH04255260A (ja) リードフレーム及び半導体装置の製造方法
JPS6352455A (ja) 封止型半導体装置用リ−ドフレ−ム
JP2507852B2 (ja) 半導体装置
US20240105537A1 (en) Mold, lead frame, method, and electronic device with exposed die pad packaging
JP2555989B2 (ja) 樹脂封止型半導体装置およびリードフレーム
JP2754236B2 (ja) リードフレームおよびそれを使用する半導体装置の製造方法
JPH0645497A (ja) 半導体装置およびその製造方法
JPH04103154A (ja) 半導体装置及びその製造方法及びその実装方法
JPH02288258A (ja) 半導体装置およびその製造方法ならびにモールド型
JPH04284660A (ja) 半導体装置
JPH05109967A (ja) 樹脂封止型半導体装置
JPS60138945A (ja) 封止型半導体装置
JPH09260413A (ja) 半導体装置およびその製造方法
JPH0469431B2 (ja)
JPS61150255A (ja) 半導体装置とその製造方法