JPS6352455A - 封止型半導体装置用リ−ドフレ−ム - Google Patents

封止型半導体装置用リ−ドフレ−ム

Info

Publication number
JPS6352455A
JPS6352455A JP61195363A JP19536386A JPS6352455A JP S6352455 A JPS6352455 A JP S6352455A JP 61195363 A JP61195363 A JP 61195363A JP 19536386 A JP19536386 A JP 19536386A JP S6352455 A JPS6352455 A JP S6352455A
Authority
JP
Japan
Prior art keywords
lead frame
semiconductor device
sealed
leads
sealed semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP61195363A
Other languages
English (en)
Inventor
Hajime Sato
佐藤　始
Wahei Kitamura
北村　和平
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP61195363A priority Critical patent/JPS6352455A/ja
Publication of JPS6352455A publication Critical patent/JPS6352455A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49171—Fan-out arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、リードフレームに関し、特に、封止型半導体
装置用リードフレームの強度に関して有効な技術に関す
るものである。
〔従来の技術〕
封止型半導体装置用リードフレームの材料は、強度、加
工性、熱膨張率等を考慮して、加工性が良く、かつ半導
体チップの熱膨張率と略同じの４２アロイ等が一般的に
用いられる。
しかし、近年半導体チップの高集積化に伴ない前記半導
体チップの放熱方法がいろいろな形で検討されている状
況の中で、前記４２アロイ等の材料の封止型半導体装置
用リードフレームでは、そのリードからの放熱性が悪い
という問題があった。
そこで、前記封止型半導体装置用リードフレームの材料
を４２アロイ（４２アロイの熱伝導率二０．０２５ｃａ
ｌ／ｃｍ・ｓｅｃ・’Ｃ）から熱伝導率の良い銅（銅ｒ
ｃｕＪの熱伝導率：　０．１〜１．０ｃａｌ／ｃ＋ｍ−
５ｅｃ・’Ｃ）を用いたものがある。
〔発明が解決しようとする問題点〕
しかしながら、かかる技術を検討した結果、前記鋼を材
料とした封止型半導体装置用のリードフレームでは、そ
のリードの強度が小いため、二一ジングチスト等のハン
ドリング時に前記リードが変形等の損傷を生じてしまう
という問題点を見い出した。
本発明の目的は、封止型半導体装置用リードフレームの
リードの変形等の損傷を防止することができる技術を提
供することにある。
本発明の他の目的は、封止型半導体装置の信頼性を向上
することができる技術を提供することにある。
本発明の前記ならびにその他の目的と新規な特徴は１本
明細書の記述及び添付図面によって明らかになるであろ
う。
〔問題点を解決するための手段〕
本願において開示される発明のうち、代表的なものの概
要を説明すれば、下記のとおりである。
すなわち、封止型半導体装置用のリードフレームにおい
て、該リードフレームの少なくともレジンで封止されな
いアウターリード部を前記リードフレームよりも強度が
大きい金属で補強したものである。
〔作　用〕
前記した手段によれば、少なくともレジンで封止されな
いアウターリード部をリードフレームよりも強度が大き
い金属で補強したことにより、リードのレジンで封止さ
れないアウターリード部の強度が大きくなるので、封止
型半導体装置用のリードフレームのリードの変形等の損
傷を防止することができる。
以下１本発明をジグザグ・インライン・パッケージ（Ｚ
　Ｉ　Ｐ）型の半導体装置に適用した一実施例について
説明する。
なお、全回において、同一の機能を有するものは同一の
符号を付け、その繰り返しの説明は省略する。
〔実施例〕
第１図は、本発明の一実施例の封止型半導体装置用リー
ドフレームの概略構成を示す平面図、第２図は、第１図
に示す封止型半導体装置用リードフレームを用いたジグ
ザグ・インライン・パッケージ（Ｚ　Ｉ　Ｐ）型の半導
体装置の断面図である。
本実施例の封止型半導体装置用リードフレームは、第１
図に示すように、例えば、銅（Ｃｕ）から成っている。
このリードフレーム１は、半導体チップ２を取り看ける
タブ３を有するタブリード４と、前記タブ３に向かって
延る複数のリード５と、これらリード５及びタブリード
４の外端を支持する外枠６と、それぞれのり−ド４の支
持を補強するとともにレジンモールド時に、このレジン
の流出を防ぐように設けられたダム７とから成っている
。
前記リードフレーム１は、クラッドで形成されている。
すなわち、第２図に示すように、例えば、銅（Ｃｕ）か
ら成るリード５の表面に部分的に４２アロイ等から成る
強度が大きい金属８がクラッドされている。この金Ｆｔ
！Ｌ８のクラッド部分は、第１図の斜線部に示すように
、少なくともレジンで封止されない部分の前記リードフ
レーム１の表面部分に設けられている。
このようなりラッド構造にすることにより、前記リード
フレーム１のリード５の強度が大きくなるので、半導体
装置の製造時等における取扱いが容易になる。
つぎに、第１図及び第２図を用いて、このような形状の
リードフレーム１を用いてＺＩＰ型半導体装置を製造す
る方法について簡単に説明する。
まず、タブ３上に半導体チップ２を銀ペースト９により
固定したのち、半導体チップ２の各ｆｆｉｔｍとリード
５のインナーリード部とを１例えば、アルミニウムから
成るワイヤ１０で電気的に接続する。その後、ｌＡａで
示すように、半導体チップ２及びリードＳのインナーリ
ード部をレジンで封止し、パッケージ部１１を形成する
。つぎに、ダム７を切断除去するとともに、リード５の
アウターリード部を交互に折り曲げ、ＺＩＰ型の半導体
装置１２を得ることができる。
以上の説明かられかるように、この実施例によれば、次
の効果を奏することができる。
（１）封止型半導体装置用のリードフレーム１において
、該リードフレーム１の少なくともレジンで封止されな
いアウターリード部を前記リードフレーム１よりも強度
が大きい金属８で補強したことにより、リード５のレジ
ンで封止されないアウターリード部の強度が大きくなる
ので、封止型半導体装置用のリードフレーム１のり−ド
５の変形等の損傷を防止することができる。
（２）前記（１）により、リード５が変形等の損傷を生
ずることがないので、半導体装置１２の信頼性が向上す
ることができる。
（３）前記（１）により、リード５の損傷を生ずること
がないので、半導体装置１２の歩留りが向上することが
できる。
（４）前記（１）により、リードフレーム１に強度が大
きい金属８が予めクラッドされているので、半導体装置
１２の製造段階の作業能率を向上することができる。
以上、本発明を実施例にもとすき具体的に説明したが、
本発明は、前記実施例に限定されるものではなく、その
要旨を逸脱しない範囲において種々変形可能であること
はいうまでもない。
例えば、前記実施例では本発明をＺＩＰ型の半導体装置
に適用した例で説明したが本発明は、フラット・プラス
チック・パッケージ（ＰＰＰ）。
スモール・アウトライン・パッケージ（ｓ　ｏ　ｐ）型
の半導体装置にも適用することができる。
また、前記実施例では、クラッド部分がアウターリード
部のみに補強金属をクラットしたが、この補強金属クラ
ッド部分をリードフレーム１全面に形成してもよい。
〔発明の効果〕
本願において開示される発明のうち代表的なものによっ
て得られる効果を簡単に説明すれば、下記のとおりであ
る。
（１）封止型半導体装置用のリードフレームにおいて、
該リードフレームの少なくともレジンで封止されないア
ウターリード部を前記リードフレームよりも強度が大き
い金属で補強したことにより、リードのレジンで封止さ
れないアウターリード部の強度が大きくなるので、封止
型半導体装置用のリードフレームのリードの変形等の損
傷を防止することができる。
（２）前記（１）により、リードが変形等の損傷を生ず
ることがないので、半導体装置の信頼性が向上すること
ができる。
（３）前記（１）により、リードの損傷を生ずることが
ないので、半導体装置の歩留りが向上することができる
。
【図面の簡単な説明】
第１図は、本発明の一実施例の封止型半導体装置用リー
ドフレームの概略構成を示す平面図、第２図は、第１図
に示す封止型半導体装置用リードフレームを用いたジグ
ザグ・インライン・パッケージ（Ｚ　Ｉ　Ｐ）型の半導
体装置の断面図である。

Claims (1)

  1. 【特許請求の範囲】 １、封止型半導体装置用のリードフレームにおいて、該
    リードフレームの少なくともレジンで封止されないアウ
    ターリド部を前記リードフレームよりも強度が大きい金
    属で補強したことを特徴とする封止型半導体装置用リー
    ドフレーム。 ２、前記リードフレームの材料は、銅等の良熱伝導性で
    あり、かつ良導電性材料であることを特徴とする特許請
    求の範囲第１項記載の封止型半導体装置用リードフレー
    ム。 ３、前記金属は、４２アロイ等からなることを特徴とす
    る特許請求の範囲第１項記載の封止型半導体装置用リー
    ドフレーム。
JP61195363A 1986-08-22 1986-08-22 封止型半導体装置用リ−ドフレ−ム Pending JPS6352455A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP61195363A JPS6352455A (ja) 1986-08-22 1986-08-22 封止型半導体装置用リ−ドフレ−ム

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP61195363A JPS6352455A (ja) 1986-08-22 1986-08-22 封止型半導体装置用リ−ドフレ−ム

Publications (1)

Publication Number Publication Date
JPS6352455A true JPS6352455A (ja) 1988-03-05

Family

ID=16339928

Family Applications (1)

Application Number Title Priority Date Filing Date
JP61195363A Pending JPS6352455A (ja) 1986-08-22 1986-08-22 封止型半導体装置用リ−ドフレ−ム

Country Status (1)

Country Link
JP (1) JPS6352455A (ja)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4947236A (en) * 1987-12-02 1990-08-07 Kabushiki Kaisha Toshiba Semiconductor device
US5105261A (en) * 1989-03-30 1992-04-14 Mitsubishi Denki Kabushiki Kaisha Semiconductor device package having particular lead structure for mounting multiple circuit boards
US5473514A (en) * 1990-12-20 1995-12-05 Kabushiki Kaisha Toshiba Semiconductor device having an interconnecting circuit board
US6323545B1 (en) * 1997-10-07 2001-11-27 Mitsubishi Denkikabushiki Kaisha Semiconductor device
US6432745B1 (en) * 1993-09-30 2002-08-13 Siemens Aktiengesellschaft Two-pole SMT miniature housing for semiconductor components and method for the manufacture thereof
US7102215B2 (en) 1997-07-29 2006-09-05 Osram Gmbh Surface-mountable light-emitting diode structural element

Cited By (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4947236A (en) * 1987-12-02 1990-08-07 Kabushiki Kaisha Toshiba Semiconductor device
US5105261A (en) * 1989-03-30 1992-04-14 Mitsubishi Denki Kabushiki Kaisha Semiconductor device package having particular lead structure for mounting multiple circuit boards
US5473514A (en) * 1990-12-20 1995-12-05 Kabushiki Kaisha Toshiba Semiconductor device having an interconnecting circuit board
US5613295A (en) * 1990-12-20 1997-03-25 Kabushiki Kaisha Toshiba Semiconductor device having an interconnecting circuit board and method for manufacturing same
US5646830A (en) * 1990-12-20 1997-07-08 Kabushiki Kaisha Toshiba Semiconductor device having an interconnecting circuit board
US5715147A (en) * 1990-12-20 1998-02-03 Kabushiki Kaisha Toshiba Semiconductor device having an interconnecting circuit board
US7005311B2 (en) 1993-09-30 2006-02-28 Osram Gmbh Two-pole SMT miniature housing for semiconductor components and method for the manufacture thereof
US6432745B1 (en) * 1993-09-30 2002-08-13 Siemens Aktiengesellschaft Two-pole SMT miniature housing for semiconductor components and method for the manufacture thereof
US6716673B2 (en) 1993-09-30 2004-04-06 Siemens Aktiengesellschaft Two-pole SMT miniature housing for semiconductor components and method for the manufacture thereof
US7102212B2 (en) 1993-09-30 2006-09-05 Osram Gmbh Two-pole SMT miniature housing for semiconductor components and method for the manufacture thereof
US7288831B2 (en) 1993-09-30 2007-10-30 Osram Gmbh Two-pole SMT miniature housing for semiconductor components and method for the manufacture thereof
US7102215B2 (en) 1997-07-29 2006-09-05 Osram Gmbh Surface-mountable light-emitting diode structural element
US7183632B2 (en) 1997-07-29 2007-02-27 Osram Gmbh Surface-mountable light-emitting diode structural element
US7508002B2 (en) 1997-07-29 2009-03-24 Osram Gmbh Surface-mountable light-emitting diode structural element
US6323545B1 (en) * 1997-10-07 2001-11-27 Mitsubishi Denkikabushiki Kaisha Semiconductor device

Similar Documents

Publication Publication Date Title
US7321160B2 (en) Multi-part lead frame
JP2522524B2 (ja) 半導体装置の製造方法
JP2002299540A (ja) 半導体装置およびその製造方法
JP2005223331A (ja) リードフレーム、これを利用した半導体チップパッケージ及びその製造方法
KR950000205B1 (ko) 리이드 프레임 및 이를 사용한 반도체 장치
US7087986B1 (en) Solder pad configuration for use in a micro-array integrated circuit package
US7064419B1 (en) Die attach region for use in a micro-array integrated circuit package
JP2000003988A (ja) リードフレームおよび半導体装置
US7186588B1 (en) Method of fabricating a micro-array integrated circuit package
JP2000294711A (ja) リードフレーム
JPS6352455A (ja) 封止型半導体装置用リ−ドフレ−ム
JP4635471B2 (ja) 半導体装置及びその製造方法、半導体装置の実装構造並びにリードフレーム
JP2897479B2 (ja) リードフレーム
EP0723293A1 (en) Semiconductor device with a heat sink and method of producing the heat sink
JP2001267484A (ja) 半導体装置およびその製造方法
JP2001135767A (ja) 半導体装置およびその製造方法
KR200159861Y1 (ko) 반도체 패키지
JPH03105958A (ja) 樹脂封止型半導体装置
KR100721274B1 (ko) 반도체 칩 조립체의 형성 방법
KR200295664Y1 (ko) 적층형반도체패키지
JPH02114539A (ja) 樹脂封止型半導体装置の組立方法
JPH09223767A (ja) リードフレーム
JPH01108754A (ja) 半導体装置用リードフレーム
JPS6060743A (ja) リ−ドフレ−ム
JPH07106493A (ja) リ−ドフレ−ムおよびこのリ−ドフレ−ムを用いた半導体パッケ−ジの製造方法