KR100721274B1 - 반도체 칩 조립체의 형성 방법 - Google Patents

반도체 칩 조립체의 형성 방법 Download PDF

Info

Publication number
KR100721274B1
KR100721274B1 KR1020027002054A KR20027002054A KR100721274B1 KR 100721274 B1 KR100721274 B1 KR 100721274B1 KR 1020027002054 A KR1020027002054 A KR 1020027002054A KR 20027002054 A KR20027002054 A KR 20027002054A KR 100721274 B1 KR100721274 B1 KR 100721274B1
Authority
KR
South Korea
Prior art keywords
wire
substrate
semiconductor chip
slit
delete delete
Prior art date
Application number
KR1020027002054A
Other languages
English (en)
Other versions
KR20020035576A (ko
Inventor
베팅거마이클
엘리스로널드더블유
레이놀즈트레이시
Original Assignee
마이크론 테크놀로지 인코포레이티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 마이크론 테크놀로지 인코포레이티드 filed Critical 마이크론 테크놀로지 인코포레이티드
Publication of KR20020035576A publication Critical patent/KR20020035576A/ko
Application granted granted Critical
Publication of KR100721274B1 publication Critical patent/KR100721274B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/86—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using tape automated bonding [TAB]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/60—Attaching or detaching leads or other conductive members, to be used for carrying current to or from the device in operation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/4985—Flexible insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45147—Copper (Cu) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/4824—Connecting between the body and an opposite side of the item with respect to the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73215—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/8538—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/85399—Material
    • H01L2224/854—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/85417—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/85424—Aluminium (Al) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01039—Yttrium [Y]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Wire Bonding (AREA)
  • Die Bonding (AREA)

Abstract

본 발명은 반도체 칩 조립체를 형성하는 방법을 포함한다. 기판(12)은 한 쌍의 대향 면(12, 13)과, 이 대향 면 중의 하나에 형성되는 회로(16)를 포함한다. 반도체 칩(14)은 기판에 결합된다. 다수의 와이어(28)가 회로에 결합되고 반도체 칩 상에 형성된 본딩 패드(25) 위로 연장한다. 와이어는 공구(106)로 반도체 칩의 접합부 부근에서 눌려진다. 공구는 와이어로부터 들어올려지고, 와이어가 반도체 칩의 본딩 패드에 접착된다. 또한, 본 발명은 기판(12)과 반도체 칩(14)을 지지하는 지지부(102)와, 기판에 대해 움직일 수 있게 장착된 가압 공구(106)를 포함하며, 상기 가압 공구가 기판을 향해 이동하였을 때 기판의 슬릿(18)으로 와이어를 누르도록 형성된 편향 면(120)을 갖는 장치를 포함한다. 편향 면은 실질적으로 편평하고, 슬릿의 주요 부분 내에서 연장하기 충분한 길이를 갖는다.
반도체, 와이어 본드, 본딩 패드, 슬릿, 전도성 에폭시

Description

반도체 칩 조립체의 형성 방법{A method of forming semiconductor chip assembly}
본 발명은 반도체 칩 조립체를 형성하는 방법 및 장치에 관한 것이다. 보다 상세하게는, 본 발명은 보드-온-칩 패키지(board-on-chip package)에 와이어 본드부를 형성하기 위한 방법 및 장치에 관한 것이다.
종래 기술의 보드-온-칩 패키지[일반적으로 다이 패키지(die package)로도 불림] 형성 방법은 도 1 내지 도 5를 참조하여 설명된다. 먼저 도 1을 참조하면, 절연 재료로 이루어진 기판(12)을 포함하는 조립체(10)의 일부분이 예시되어 있다. 기판(12)은 예를 들어 회로 보드(circuit board)를 포함할 수 있다.
기판(12)은 상면(13; top surface)과, 이 상면을 통과하여 연장하는 슬릿(18)을 포함한다. 회로(16; circuitry)가 상면(13)에 형성된다. 회로(16)와 슬릿(18)은 상면(13)에 걸쳐 반복적인 패턴을 형성한다. 이 반복적인 패턴은 개개의 유닛(19, 21, 23)을 형성하며, 각각의 유닛은 최종적으로 개개의 보드-온-칩 패키지를 형성한다.
도 2 내지 도 4를 참조하면, 유닛(21)에 대응하는 기판(12)의 확대된 일부가 3개의 상이한 관점으로 도시되어 있다. 도 2는 도 1과 유사한 평면도(top view)이고, 도 3은 도 2의 선 3-3에 따른 도면이고, 도 4는 도 3의 선 4-4에 따른 도면이다. 기판(12)은 도 1 및 도 2의 관점에 대해 도 3의 관점에서 거꾸로 도시되어 있다. 따라서 면(13; 도 1 및 도 2에서 상면으로 언급함)은 도 3에서는 하면이다. 도 3에서, 면(13)은 제 1 면으로 언급될 것이다.
기판(12)은 제 1 면(13)에 대해 반대쪽인 제 2 면(15)을 포함한다. 반도체 재료를 포함하는 칩 또는 다이(14)가 한 쌍의 접착성 스트립(20)을 통해 면(15)에 부착된다. 접착성 스트립(20)은 예를 들어, 한 쌍의 대향 면(22, 24)을 갖는 테이프를 포함할 수 있고, 상기 대향 면 양쪽에는 접착제가 가해진다. 접착성 스트립(20)은 일반적으로 절연성 재료로 이루어진다. 와이어 본드부(28; 도 2에서 일부만이 도면부호가 표기됨)가 회로(16)로부터 슬릿(18)을 통해 연장하여 회로(16)를 칩(14)과 관련한 본딩 패드(25; 도 2에서 일부만이 도면부호가 표기됨)에 전기접속시키고, 따라서 회로(16)를 칩(14)으로 이루어진 회로와 전기접속시킨다. 칩(14)은 기판(12)의 면(15)과 마주하는 면(17)을 포함한다. 본딩 패드들은 면(17) 상에 있다(와이어 본드부와 본딩 패드는 간결하게 예시하기 위해 도 4에는 도시되지 않았다).
도 5는 조립체(10)의 다른 처리 과정을 예시한다. 상세하게는, 도 5는 제 1 인캡슐런트(40; encapsulant)가 와이어 본드부(28) 상에 제공되고, 제 2 인캡슐런트(42)는 유닛(19, 21)과 관련한 칩(14) 상에 제공된 후의 도 1의 유닛(19, 21)을 예시한다. 제 1 및 제 2 인캡슐런트(40, 42)는 동일한 재료로 이루어질 수 있고, 일반적으로 예를 들어 경화 에폭시(cured epoxy)와 같은 절연성 재료로 이루어진다.
전도성 볼(conductive ball;31)이 회로(16)의 일부분(도 1 및 도 2 참조)에 걸쳐 형성되어 회로(16)에 대해 볼 그리드 어레이(ball grid array)를 형성한다. 이러한 어레이는 차후에 회로(16)로부터 다른 회로(도시되지 않음)로의 다수의 상호 연결부를 형성하기 위해 사용될 수 있다. 전도성 볼(31)은 예를 들어, 주석, 구리 또는 금으로 형성될 수 있다.
기판(12)은 유닛(19, 21)을 각각 분리시키는 싱귤레이션(singulation) 공정을 거쳐 유닛(19, 21)으로부터 개개의 보드-온-칩을 형성한다. 싱귤레이션 공정은 예를 들어 인캡슐런트(42)와 기판(12)을 절단하는 것을 포함할 수 있다.
보드-칩-패키지와 관련하여 와이어 본드부를 형성하는데 어려움이 발생할 수 있다. 이러한 와이어 본드부를 형성하는데 일반적으로 사용되는 방법 중에는, TESSERATM 공정과 소위 탭 본딩(tab bonding) 공정이 있다. 이러한 공정 중에서, 와이어-본딩에 사용되는 와이어는 처음에 일단부가 회로(16)에 접합된다. 와이어는 적어도 부분적으로 슬릿(18)에 걸쳐 연장하여 [회로(16)에 접합되지 않은] 제 2 단부가 슬릿(18) 상에 또는 슬릿을 지나 연장하도록 제공된다. 다음에, 로드(rod)를 사용하여 와이어를 슬릿(18) 안으로 누르고 초음파 용접 공정 중에 와이어를 칩(14)에 대해 고정한다. 초음파 용접 공정은 와이어의 제 2 단부를 본딩 패드(25)에 접합시킨다.
와이어 본드부를 형성하는 다른 방법을 개발하는 것이 바람직할 수 있다.
본 발명의 일 특징은 반도체 칩 조립체를 형성하는 방법을 포함한다. 기판이 구비된다. 이러한 기판은 한 쌍의 대향면과, 이 대향면 중의 하나에 형성되는 회로를 갖는다. 반도체 칩이 기판에 결합된다. 반도체 칩은 그 위에 접합 영역을 갖는다. 다수의 와이어가 회로에 접합되고, 반도체 칩의 접합 영역 위로 연장한다. 와이어는 공구에 의해 반도체 칩의 접합 영역 주위로 눌려진다. 공구가 와이어로부터 들어올려진 다음에, 와이어가 반도체 칩의 접합 영역에 접합된다.
본 발명의 다른 특징은 기판 상의 회로로부터 기판에 결합된 반도체 칩으로의 와이어 본드부를 형성하는 장치를 포함한다. 이러한 장치는 기판과 반도체 칩을 지지하기 위한 지지부를 포함한다. 상기 장치는 기판에 대해 움직일 수 있게 장착된 가압 공구를 더 포함하며, 가압 공구는 이 가압 공구가 기판을 향해 움직일 때 기판의 슬릿에 와이어를 누르도록 형성된 편향 면(deflecting surface)을 갖는다. 이 편향 면은 실질적으로 편평하고, 슬릿의 주요 부분 내에서 연장하기 충분한 길이를 갖는다.
도 1은 종래 기술의 다이 패키지 형성 공정 준비 단계에서의 반도체 조립체의 부분 개략도.
도 2는 도 1의 조립체의 일부분의 확대도.
도 3은 도 2의 선 3-3에 따른 단면도.
도 4는 도 3의 선 4-4에 따른 단면도.
도 5는 도 1 내지 도 4의 가공단계 이후의 종래 기술의 처리단계를 받는 것 을 도시하는 도 1의 조립체의 일부분의 도면.
도 6은 반도체 칩 조립체를 처리하는데 사용되는 본 발명의 장치의 개략 부분 사시도.
도 7은 본 발명의 장치에 포함되는 공구의 개략 상면도.
도 8은 도 6의 처리 단계 이후의 처리 단계일 때를 나타내며 도 6의 선 8-8을 따라 도시된 도 6의 장치의 부분 단면도.
도 9는 선 8-8을 따라 도시되며, 도 8의 처리 단계 이후의 처리 단계를 나타내는 도 6의 장치의 도면,
본원은 미국 특허법의 "과학과 유용한 기술의 발전을 촉진시키는(1조 8항)" 기본 목적을 촉진하기 위해 제출된 것이다.
본 발명은 와이어 본드부를 형성하는 방법 및 장치를 포함한다. 도 6을 참조하면, 본 발명의 장치(100)가 부분 사시도로 도시되어 있다. 본 발명의 장치(100)는 반도체 칩 조립체(104)를 지지하도록 구성된 지지부(102)와, 반도체 칩 조립체(104)와 관련하여 와이어를 이동시켜 와이어 본드부를 형성하는 공구(106)를 포함한다.
도시된 실시예에서, 반도체 칩 조립체(104)는 도 1 내지 도 5를 참조하여 본원의 배경기술 부분에서 설명한 타입의 종래 기술의 보드-온-칩 조립체의 일부분을 포함한다. 따라서, 조립체(104)는 기판(12), 반도체 재료 칩(14), 칩(14)을 기판(12)에 접합시키는 접착성 스트립(20)을 포함한다. 또한, 기판(12)은 회로(16)가 그 위에 형성되는 상면(13)과, 반도체 재료 칩(14)이 접합되는 하면(15)을 포함한다. 칩(14)은 그 위에서 본딩 패드(25)를 갖는 상면(17)을 갖는다[본딩 패드(25)는 간결하게 예시하기 위해 도 6에서는 도시하지 않았으나, 예를 들어 도 2에서 볼 수 있음]. 본딩 패드(25)는 일반적으로 예를 들어 본딩 와이어에 초음파로 용접될 수 있는 알루미늄과 같은 금속으로 이루어진다. 본딩 패드(25)는 영역(25)이 단순히 와이어 본드부가 칩(14)과 연결되는 영역이고 "패드"를 접합하는 것과 관련한 구조를 포함할 필요가 없음을 나타내기 위해, 본원에서 일반적으로 접합 영역으로 기술될 수 있다.
슬릿(18)은 기판(12)을 관통하여 연장되며, 특히 기판(12)의 상면(13)으로부터 기판(12)의 하면(15)으로 연장된다. 본딩 패드(25; 도 6에서 도시되지 않음)는 슬릿(18)을 통해 노출되어 있다. 다수의 본딩 와이어(28)(일부분만이 도면부호가 표시됨)는 회로(16)와 전기접속되고 적어도 부분적으로 슬릿(18)에 대해 연장된다. 와이어(28)의 회로(16)로의 전기접속은 양호하게는 와이어(28)를 회로(16)에 접합하는 형태로 이루어져, 각각의 와이어의 일단부가 회로(16)에 접합되고, 따라서 기판(12)의 상면(13) 상에서 접합된다. 각각의 와이어(28)는 고정되지 않은 제 2 단부를 가지며, 이러한 제 2 단부는 패드(25)에 접합되도록 형성된다. 도시된 실시예에서, 와이어(28)의 일부는 슬릿(18)에 대해 전체적으로 연장되고, 와이어(28)의 일부는 슬릿(18)을 가로질러 단지 부분적으로 연장된다. 본 발명의 특정한 실시예에서, 모든 와이어(28)가 슬릿(18)을 가로질러 전체적으로 연장되거나 또는 어떠한 와이어(28)도 슬릿(18)을 가로질러 전체적으로 연장되지 않을 수 있다.
슬릿(18)은 직사각형 형상이고, 길이 "x"와 폭 "y"로 이루어진다. 또한, 슬릿(18)은 길이"x"만큼 서로 이격된 한 쌍의 단부(107, 109)를 포함한다.
와이어(28) 중의 하나가 제 1 와이어(110)로 표시되어 있고, 단부(107)에 가장 가까운 와이어로 이루어진다. 와이어(28) 중 다른 하나가 제 2 와이어(112)로 표시되어 있고, 단부(109)에 가장 가까운 와이어로 이루어진다. 제 1 와이어(110)는 단부(107)로부터 소정의 갭(114)만큼 이격되어 있고, 제 2 와이어(112)는 단부(109)로부터 소정의 갭(116)만큼 이격되어 있다.
공구(106)는 갭(18) 내에 들어가고 와이어(28)를 본딩 패드(25) 부근으로 누르도록 구성된 편향 면(120)을 포함한다["부근(about)"이라는 용어는 와이어가 본딩 패드(25)와 접촉하는 방식으로 완전히 눌려지거나 또는 와이어(28)가 패드(25) 위로 들어올려지는 거리 만큼 슬릿(18) 안으로 눌려질 수 있다는 것을 나타낸다]. 공구(106)는 도 6에 도시된 것과 거꾸로 도시된 도 7에 도시되어 있고, 도 7에서 편향 면(120)이 보다 명확하게 도시된다. 도 7은 편향 면(120)이 실질적으로 편평하며, 공구(106)가 각각 측벽(126, 128)을 통해 편향 면(120)에 연결되어 있는 다른 실질적으로 편평한 면(122, 124)을 포함한다는 것을 도시한다. 편평한 면(122, 124)은 바람직하게는 편향 면(120)이 슬릿(18) 내로 삽입될 때 면(13)[또는, 보다 상세하게는 상면(13) 상의 회로] 상에서 안착되도록 구성된다. 도시된 양호한 실시예에서, 측벽(126, 128)은 편평한 면(120, 122, 124)에 대해 비수직으로 연장된다. 이렇게 편평한 면에 대해 측벽(126, 128)이 비수직으로 연장되면, 와이어가 공구(106)에 의해 슬릿(18)으로 휘어질 때 와이어(28)에 타이트 코너(tight corner)가 형성되는 것을 피할 수 있다. 상기 용어 "타이트 코너"는 약 90°이하인 모서리를 언급하는데 사용된다. 타이트 코너는 와이어를 지나는 전류의 흐름을 감소시킬 수 있고, 와이어를 약화시켜 와이어가 파단되게 할 수 있다는 점에서 바람직하지 않을 수 있다.
편향 면(120)은 바람직하게는 슬릿(18)의 길이 "x"와 거의 같은 길이인 길이 "z"를 갖는다. 길이 "z"는 바람직하게는 적어도 슬릿(18)의 주요 부분에 걸쳐 연장하기에 충분할 만큼 길며, 보다 바람직하게는 제 1 와이어(110)로부터 제 2 와이어(112)로 연장하기 충분할 만큼 길어서 공구가 슬릿(18)으로 이동할 때 다수의 와이어(28) 전체가 공구(106)에 의해 동시에 휘어진다. 특정한 실시예에서, 길이 "z"는 두 와이어(110, 112)[즉, 갭(114, 116)] 모두를 지나도록 연장하기에 충분할 만큼 길어서 슬릿(18)에 대한 면(120)의 사소한 오정렬(misalignment)을 보상해준다.
도 6 및 도 7의 도면은 본 발명의 장치(100)를 분해도로 도시한다는 것을 주의해야 한다. 양호한 실시예에서, 본 발명의 장치(100)는 기판으로부터 개개의 칩 패키지로 싱귤레이션하기 전에(싱귤레이션은 종래기술의 도 5와 관련하여 설명하였음) 사용된다. 본 발명의 장치(100)는 양호하게는 반복적인 다수의 공구(106)를 포함하며, 이 때 공구는 기판(12)에 걸쳐 반복적인 각각의 슬릿(18)에 대응하여(반복적인 슬릿은 종래기술의 도 1과 관련하여 설명하였음), 다수의 공구(106)를 다수의 슬릿(18)으로 이동시켜 전체 기판의 패널이 동시에 처리될 수 있다. 다른 실시예에서, 본 발명의 장치(100)는 기판 내의 슬릿(18)보다 적은 수의 공구(106)를 포함할 수 있고, 공구(106)는 기판 패널에 걸쳐 한 슬릿(18)에서 다른 슬릿으로 점차적으로 이동할 수 있다.
도 8을 참조하면, 도 6의 처리 단계 이후의 처리단계에서의 본 발명의 장치(100)가 도 6의 선 8-8에 따른 단면도로 도시된다. 공구(106)는 이제 슬릿(18)으로 이동되어 있어 편향 면(120)이 와이어(28)의 일단부를 칩(14)의 면, 상세하게는 본딩 패드(25) 상으로 누르고 있다[와이어(28)를 보다 명확히 예시하기 위해 공구(106)와 와이어(28) 사이에 소정의 갭이 있는 것으로 도시됨, 실제로는 공구(106)는 와이어(28)에 대해 눌리게 됨]. 비록 단 하나의 와이어(28)만이 휘어 있는 것이 도시되어 있으나, 바람직하게는 도 6의 모든 와이어(28)가 공구(106)를 슬릿(18)에 삽입함으로써 동시에 휘어진다. 도 8에는 편평한 면(122, 124)은 편향 면(120)이 와이어(28)를 패드(25)에 대해 휘게 할 때 회로(16) 상에 안착되도록 형성된다는 것을 또한 도시한다. 따라서, 면(122, 124)은 편향 면(120)에 의해 와이어(28)를 휘게할 때 와이어(28)의 회로(16)에 접합된 단부들을 고정하는 것을 돕는다. 도 8은 측벽(126, 128)이 칩(14)의 실질적으로 편평한 면(17)에 대해 비수직으로 연장되는 것을 또한 도시한다.
도 9를 참조하면, 본 발명의 장치(100)가 도 8과 동일한 관점에서 도 8의 이후의 처리 단계 상태에서 도시된다. 상세하게는, 공구(106)가 들어올려져 슬릿(18) 내에서 편향 면(120)이 제거되고, 와이어(28)가 패드(25)에 접합된다. 도시된 실시예에서, 초음파 에너지(150)가 공급되어 와이어(28)를 패드(25)에 접합한다. 특정한 실시예에서, 패드(25)는 예를 들어 알루미늄 면으로 이루어질 수 있다; 와이어(28)는 예를 들어 금 또는 구리로 이루어질 수 있고; 초음파 에너지가 효과적으로 패드(25)와 와이어(28)에 방산(放散)되어 와이어(28)를 패드(25)에 용접시킬 수 있다.
양호한 실시예에서, 공구(106)는 와이어(28)를 패드(25)에 용접하기 위해 초음파 에너지를 공급하기 전에 슬릿(18)으로부터 완전히 제거된다. 이는 예를 들어 초음파 에너지를 공급하는 중에 와이어가 제위치에서 유지되는 TesseraTM 공정과 대조적이다. 또한, 본 발명은 슬릿에 걸쳐 연장하는 대부분, 바람직하게는 모든 와이어 본드부가 본 발명의 방법에 의해 동시에 휘게 된다는 점에서 탭 본딩 공정 및 TesseraTM 공정과는 상이하다. 대조적으로 TesseraTM 공정 및 탭 본딩 공정에서는, 와이어가 슬릿으로 순차적으로 휘어진다.
비록 본 발명은 지금까지 보드-온-칩 반도체 제조 공정과 관련하여 설명되었지만, 본 발명은 와이어가 반도체 칩을 회로에 와이어 본딩하는데 사용되는 다른 적용분야 뿐 아니라 와이어가 휘어지게 되는 다른 공정에도 적용될 수 있다. 비록 초음파 용접이 와이어(28)를 패드(25)에 접합시키는 방법으로 설명되었지만, 본 발명은 예를 들어 전도성 에폭시(conductive epoxy)를 사용하는 것을 포함하는, 와이어를 반도체 기판에 접합하는 다른 방법과도 함께 사용될 수 있다.
법규에 따라, 본 발명은 구조적 및 방법적인 특징에 다소 한정된 용어로 설명되었다. 그러나, 본원에 공개된 수단은 본 발명을 실시하기에 양호한 형태를 포함하는 것이므로, 본 발명은 도시 및 설명된 특정적인 특징에 제한되지 않는다. 그 러므로, 본 발명은 본원의 진의를 적절히 표현하는 첨부된 청구범위 내에서 임의의 형태로 수정될 수 있다.

Claims (23)

  1. 삭제
  2. 삭제
  3. 삭제
  4. 삭제
  5. 삭제
  6. 삭제
  7. 삭제
  8. 삭제
  9. 기판 상에 형성된 회로와, 상기 기판을 통해 연장하는 슬릿을 갖는 기판을 제공하는 단계와,
    기판 아래에 있으며, 기판과 마주하는 상면을 가지며, 이 상면과 관련한 접합 영역을 갖는 반도체 칩을 기판에 접합시키는 단계와,
    회로에 접합되어서 적어도 슬릿의 폭을 부분적으로 가로질러 연장되는 다수의 와이어를 형성하는 단계와,
    와이어를 반도체 칩의 상면 부근으로 누르도록 형성된 공구로 다수의 와이어를 슬릿 안으로 누르는 단계와,
    와이어를 슬릿 안으로 누른 후에, 와이어를 반도체 칩의 상면과 관련한 접합 영역에 접착시키는 단계를 포함하고,
    상기 슬릿은 소정의 길이 및 소정의 폭을 가지며, 상기 길이 만큼 서로로부터 이격된 한 쌍의 단부를 가지며, 상기 한 쌍의 단부는 제 1 단부와 제 2 단부이고,
    제 1 와이어는 다수의 와이어 중의 다른 어떤 와이어보다 제 1 단부에 가깝고, 제 2 와이어는 다수의 와이어 중의 다른 어떤 와이어보다 제 2 단부에 가깝고,
    상기 공구는 제 1 와이어로부터 제 2 와이어로 연장되고 제 1 와이어와 제 2 와이어를 슬릿 안으로 동시에 누르는 반도체 칩 조립체의 형성 방법.
  10. 제 9 항에 있어서,
    상기 접착시키는 단계는 와이어를 접합 영역에 초음파 용접시키는 것을 포함하는 반도체 칩 조립체의 형성 방법.
  11. 제 9 항에 있어서,
    와이어로부터 공구를 들어올리는 단계를 부가로 포함하고,
    상기 와이어를 접착시키는 단계는 공구를 들어올린 후에, 공구가 와이어를 더 이상 반도체 칩의 상면 부근으로 누르지 않는 상태에서 행해지는 반도체 칩 조립체의 형성 방법.
  12. 제 9 항에 있어서,
    와이어의 적어도 일부는 누르기 전에 슬릿의 폭을 완전히 가로질러 연장되는 반도체 칩 조립체의 형성 방법.
  13. 제 9 항에 있어서,
    제 1 갭은 제 1 와이어와 제 1 단부 사이에 존재하며, 제 2 갭은 제 2 와이어와 제 2 단부 사이에 존재하고, 공구는 제 1 및 제 2 갭 중의 적어도 하나로 연장되는 반도체 칩 조립체의 형성 방법.
  14. 제 13 항에 있어서,
    상기 공구는 제 1 및 제 2 갭 양쪽 안으로 연장되는 반도체 칩 조립체의 형성 방법.
  15. 삭제
  16. 삭제
  17. 삭제
  18. 삭제
  19. 삭제
  20. 삭제
  21. 삭제
  22. 삭제
  23. 삭제
KR1020027002054A 1999-08-19 2000-08-18 반도체 칩 조립체의 형성 방법 KR100721274B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US38576699 1999-08-19
US09/385,766 1999-08-19
US09/378,552 1999-08-19

Related Child Applications (2)

Application Number Title Priority Date Filing Date
KR1020067024582A Division KR100721280B1 (ko) 1999-08-19 2000-08-18 반도체 칩 조립체의 형성 방법과 기판 상의 회로로부터반도체 칩으로 와이어 본드부를 형성하는 장치
KR1020067024581A Division KR100721279B1 (ko) 1999-08-19 2000-08-18 반도체 칩 조립체의 형성 방법과 기판 상의 회로로부터반도체 칩으로 와이어 본드부를 형성하는 장치

Publications (2)

Publication Number Publication Date
KR20020035576A KR20020035576A (ko) 2002-05-11
KR100721274B1 true KR100721274B1 (ko) 2007-05-25

Family

ID=23522793

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020027002054A KR100721274B1 (ko) 1999-08-19 2000-08-18 반도체 칩 조립체의 형성 방법

Country Status (4)

Country Link
JP (1) JP2003527742A (ko)
KR (1) KR100721274B1 (ko)
AU (1) AU7883000A (ko)
WO (1) WO2001013431A1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010114134A (ja) * 2008-11-04 2010-05-20 Toshiba Corp 半導体装置

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5024367A (en) 1989-05-15 1991-06-18 Kabushiki Kaisha Shinkawa Wire bonding method
US5277356A (en) 1992-06-17 1994-01-11 Rohm Co., Ltd. Wire bonding method
US5744859A (en) 1995-02-28 1998-04-28 Texas Instruments Incorporated Semiconductor device

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5024367A (en) 1989-05-15 1991-06-18 Kabushiki Kaisha Shinkawa Wire bonding method
US5277356A (en) 1992-06-17 1994-01-11 Rohm Co., Ltd. Wire bonding method
US5744859A (en) 1995-02-28 1998-04-28 Texas Instruments Incorporated Semiconductor device

Also Published As

Publication number Publication date
KR20020035576A (ko) 2002-05-11
JP2003527742A (ja) 2003-09-16
WO2001013431A9 (en) 2002-08-15
AU7883000A (en) 2001-03-13
WO2001013431A1 (en) 2001-02-22

Similar Documents

Publication Publication Date Title
JP2953424B2 (ja) フェイスダウンボンディング用リードフレーム
JP3205235B2 (ja) リードフレーム、樹脂封止型半導体装置、その製造方法及び該製造方法で用いる半導体装置製造用金型
KR100214561B1 (ko) 버틈 리드 패키지
JP3088193B2 (ja) Ｌｏｃ構造を有する半導体装置の製造方法並びにこれに使用するリードフレーム
US20050205973A1 (en) Board-on-chip packages
KR100721279B1 (ko) 반도체 칩 조립체의 형성 방법과 기판 상의 회로로부터반도체 칩으로 와이어 본드부를 형성하는 장치
US8133759B2 (en) Leadframe
JP2001244292A5 (ja) 半導体装置の製造方法
KR950000205B1 (ko) 리이드 프레임 및 이를 사용한 반도체 장치
TW381326B (en) Semiconductor device and lead frame therefor
KR100721274B1 (ko) 반도체 칩 조립체의 형성 방법
US20090001135A1 (en) Semiconductor manufacturing apparatus and semiconductor manufacturing method
JP3670371B2 (ja) 半導体装置およびその製造方法
KR100507131B1 (ko) 엠씨엠 볼 그리드 어레이 패키지 형성 방법
JP3293757B2 (ja) 半導体装置製造用リードフレーム組立体の製造方法
JPH02211643A (ja) 半導体装置
JP2002164496A (ja) 半導体装置およびその製造方法
JPH0982742A (ja) ワイヤボンディング方法
US20030042593A1 (en) Pad grid array leadless package and method of use
JP3257266B2 (ja) 半導体装置
JPH10303350A (ja) リードフレーム
JPS63160262A (ja) リ−ドフレ−ムおよびそれを用いた半導体装置
JPH0917938A (ja) 半導体チップの固定構造及び半導体装置の製造方法
JPH113905A (ja) 半導体装置およびその製造方法ならびにその製造に用いるリードフレーム
JPH0828460B2 (ja) 樹脂封止型半導体装置

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
A107 Divisional application of patent
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee