JPH10303350A - リードフレーム - Google Patents

リードフレーム

Info

Publication number
JPH10303350A
JPH10303350A JP9335380A JP33538097A JPH10303350A JP H10303350 A JPH10303350 A JP H10303350A JP 9335380 A JP9335380 A JP 9335380A JP 33538097 A JP33538097 A JP 33538097A JP H10303350 A JPH10303350 A JP H10303350A
Authority
JP
Japan
Prior art keywords
die pad
lead frame
bonding
semiconductor chip
die
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP9335380A
Other languages
English (en)
Other versions
JP3480285B2 (ja
Inventor
Toyohiko Kamijo
豊彦 上條
Mitsuaki Matsuse
充明 松瀬
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fuji Electric Co Ltd
Original Assignee
Fuji Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fuji Electric Co Ltd filed Critical Fuji Electric Co Ltd
Priority to JP33538097A priority Critical patent/JP3480285B2/ja
Publication of JPH10303350A publication Critical patent/JPH10303350A/ja
Application granted granted Critical
Publication of JP3480285B2 publication Critical patent/JP3480285B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04042—Bonding areas specifically adapted for wire connectors, e.g. wirebond pads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05553—Shape in top view being rectangular
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/0601—Structure
    • H01L2224/0603—Bonding areas having different sizes, e.g. different heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/45124—Aluminium (Al) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/4847—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond
    • H01L2224/48472—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond the other connecting portion not on the bonding area also being a wedge bond, i.e. wedge-to-wedge
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4911—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
    • H01L2224/49111—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain the connectors connecting two common bonding areas, e.g. Litz or braid wires
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/852—Applying energy for connecting
    • H01L2224/85201—Compression bonding
    • H01L2224/85205—Ultrasonic bonding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01023—Vanadium [V]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Wire Bonding (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Abstract

(57)【要約】 【課題】 リードフレームに関し、超音波によるワイヤ
ボンディングにて、ワイヤを半導体チップに確実に接合
できるようにすることを目的とする。 【解決手段】 リードフレーム２０において、半導体チ
ップを搭載するダイパッド部２１，２２はタイバー部２
３，２４によって保持されている。ダイパッド部２１，
２２はその外周縁部に沿ってダイパッド押さえエリア２
９，３０を有している。このダイパッド押さえエリア２
９，３０は、ダイパッド部２１，２２に搭載された半導
体チップにワイヤをボンディングするときには、押さえ
部材によって直接押さえられることで、ダイパッド部２
１，２２を固定している。これにより、ボンディングす
るときにワイヤに与えられる超音波エネルギは、ダイパ
ッド部２１，２２の共振などで分散されることがなく、
ワイヤに集中されて確実な接合を行うことができる。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明はリードフレームに関
し、特に所定の位置に搭載された半導体チップのボンデ
ィングパッドとリードフレームボンディング部との間を
超音波ボンディング法にて接合する形式のリードフレー
ムに関する。
【０００２】
【従来の技術】半導体チップはパッケージ内に組み込ま
れて製品化される。このときの組み立て工程としては、
まず、半導体チップが搭載されるダイパッド部および外
部リードとなるべき部分を切断と折り曲げによって形成
したリードフレームが用意され、次に、そのリードフレ
ームのダイパッド部に半導体チップを搭載し、その半導
体チップとリードフレームとの間をワイヤボンディング
等により電気的接合を行い、半導体チップを樹脂で封止
し、リードフレームの半田めっきを行い、リードフレー
ムのリードとなるべき部分を残して他の部分を切断して
リードを指定の形状に曲げ、捺印し、動作試験を行い、
最後にリードフレームのタイバー部から樹脂封止された
部分を切り離すことによってパッケージとしての形にな
る。
【０００３】なお、ここでは樹脂封止された部分を最後
に切り離す例を示したが、樹脂で封止後のリードフレー
ムのリードとなるべき部分を残して他の部分を切断する
際に同時に切り離すこともある。
【０００４】図９は従来のリードフレームの一例を示す
部分平面図である。図示の例では、リードフレーム１は
テープ状になっており、その横手方向に半導体チップの
搭載するための四つのダイパッド部２ａ，２ｂ，２ｃ，
２ｄが設けられている。図示はしないが、リードフレー
ム１の縦方向にも、それぞれ２０個のダイパッド部２が
設けられていて、４列２０行の計８０個の半導体素子が
一つのリードフレームで造れるようになっている。
【０００５】このリードフレーム１によれば、たとえば
ダイパッド部２ａはその横手方向（図では縦方向）がそ
の周囲の部分とタイバー部３ａ，３ｂによって接続され
ており、組み立て工程の際にダイパッド部２ａを保持す
る働きをしている。一方、ダイパッド部２ａの長手方向
を見てみると、この例では、その右側に、リードとなる
べき四つのリード部４ａ，４ｂ，４ｃ，４ｄが形成さ
れ、これら四つのリード部４ａ，４ｂ，４ｃ，４ｄはタ
イバー部５によって相互に結合され、さらに、ダイパッ
ド部２ａに搭載された半導体チップとのワイヤボンディ
ングを行うボンディング部６ａ，６ｂが形成されてい
る。また、ダイパッド部２ａの左側には、ダイパッド部
２ａと連続され、タイバー部７によって相互に結合され
た四つのリード部８ａ，８ｂ，８ｃ，８ｄが形成されて
いる。半導体チップとしては、１個のＭＯＳ形ＦＥＴ
（電界効果トランジスタ）がダイパッド部２ａに搭載さ
れる。したがって、このリードフレーム１からは、両側
に４本ずつのリードを有するＳＯＰ（Small Out-line P
ackage）タイプのＭＯＳ形ＦＥＴ素子が造られることに
なる。
【０００６】このタイプの半導体素子は、限られた大き
さの中で半導体チップをダイパッド部２ａに搭載してそ
こに半田付けし、ワイヤボンディングをして、樹脂封止
しなければならない。リードをパッケージの厚さの中間
位置から導出しようとすると、半導体チップはその上面
のボンディングパッドからワイヤをボンディングする必
要があるために、上側には樹脂で封止するためのスペー
スを十分に取ることができない。そのため、半導体チッ
プを搭載するダイパッド部２ａは、プレス加工により押
し下げられて低くなっている。
【０００７】図１０は半導体チップが実装された従来の
リードフレームの一例を示す部分平面図である。この図
において、リードフレーム１の各ダイパッド部２ａ，２
ｂ，２ｃ，２ｄには、ＭＯＳ形ＦＥＴの半導体チップ９
ａ，９ｂ，９ｃ，９ｄがそれぞれ搭載され、それらの裏
面がダイパッド部２ａ，２ｂ，２ｃ，２ｄに半田付けさ
れている。半導体チップ９ａ，９ｂ，９ｃ，９ｄの裏面
はＭＯＳ形ＦＥＴのドレイン電極を構成している。した
がって、たとえば半導体チップ９ａは、ダイパッド部２
ａに半田付けされることによって、四つのリード部８
ａ，８ｂ，８ｃ，８ｄは共通のドレイン端子となる。半
導体チップ９ａの上面にはソース電極を構成するボンデ
ィングパッド１０ａとゲート電極を構成するボンディン
グパッド１０ｂとを有し、たとえばアルミニウムのワイ
ヤ１１によって、ボンディングパッド１０ａはボンディ
ング部６ａに接続され、ボンディングパッド１０ｂはボ
ンディング部６ｂに接続される。したがって、三つのリ
ード部４ａ，４ｂ，４ｃはＭＯＳ形ＦＥＴの共通のソー
ス端子となり、リード部４ｄはゲート端子となる。
【０００８】ワイヤボンディングは超音波ボンディング
により行われる。超音波ボンディングはワイヤ１１に超
音波の振動エネルギを与えて、ワイヤ１１をボンディン
グパッド１０ａ，１０ｂおよびボンディング部６ａ，６
ｂに接合する。このとき、リードフレーム１は図示しな
いクランプ装置によって動かないようにクランプされて
おり、さらに、上面からは、櫛歯状の押さえ部材により
リード部を押し当ててダイパッド部周辺を固定するとと
もに、下面からは、ダイパッド部２ａ，２ｂ，２ｃ，２
ｄの裏面を図示しない真空装置により下方へ吸引し、ダ
イパッド部自体を吸着させて固定している。
【０００９】
【発明が解決しようとする課題】リードフレーム１はテ
ープ状の金属板から不要部分が穿設された後、ダイパッ
ド部２ａ，２ｂ，２ｃ，２ｄ半導体チップ搭載面がプレ
ス加工によって下方に押し下げられる。このとき、ダイ
パッド部２ａ，２ｂ，２ｃ，２ｄは３辺がリード部８
ａ，８ｂ，８ｃ，８ｄおよびタイバー部３ａ，３ｂで保
持されているが、四方から均等に保持されているわけで
はないので、ダイパッド部２ａ，２ｂ，２ｃ，２ｄを保
持している部分の折り曲げは正確には行われず、折り曲
げに誤差が生じてダイパッド部２ａ，２ｂ，２ｃ，２ｄ
が斜めになったりすることがある。また、ボンディング
時にはダイパッド部２ａ，２ｂ，２ｃ，２ｄをその裏面
より吸引することで固定するようにしている。しかし、
ダイパッド部２ａ，２ｂ，２ｃ，２ｄはリード部８ａ，
８ｂ，８ｃ，８ｄおよびタイバー部３ａ，３ｂでは十分
な保持がされず、吸引も小さな面積の部分を行うように
しているため、十分な吸着、固定ができない。このた
め、十分に固定されていないダイパッド部２ａ，２ｂ，
２ｃ，２ｄに搭載された半導体チップに対して超音波ボ
ンディングをすることになるので、ワイヤボンディング
時に、ボンディングパッド１０ａ，１０ｂが共振し、超
音波振動エネルギがワイヤに集中されずに分散してしま
って、ワイヤの接合不良が発生してしまうという問題点
があった。
【００１０】本発明はこのような点に鑑みてなされたも
のであり、超音波ボンディングのようなワイヤボンディ
ングを行っても、半導体チップ上のボンディングパッド
へのワイヤの接合に不良が発生しないようなリードフレ
ームを提供することを目的とする。
【００１１】
【課題を解決するための手段】本発明によれば、半導体
チップを搭載するダイパッド部がタイバー部によって保
持されているリードフレームにおいて、半導体チップが
搭載されるダイパッド部のチップ搭載エリアの外周縁部
に、押さえ部材により前記ダイパッド部を押さえるダイ
パッド押さえエリアを設けたことを特徴とするリードフ
レームが提供される。
【００１２】上記構成によれば、超音波ボンディングに
よるアルミニウムワイヤのワイヤボンディング時に、押
さえ部材がダイパッド押さえエリアを押さえることによ
り、半導体チップが搭載されたダイパッド部がその外周
縁部より固定され、半導体チップのボンディングパッド
における超音波振動エネルギは分散されなくなる。した
がって、半導体チップのボンディングパッドにおけるワ
イヤボンディングでは接合不良を発生することはない。
【００１３】
【発明の実施の形態】以下、本発明の実施の形態を、半
導体チップを２個搭載した素子を造る場合のリードフレ
ームに適用した場合を例にして説明する。
【００１４】図１は本発明のリードフレームの要部拡大
平面図である。図示のリードフレーム２０は、１個のパ
ッケージに対応した部分だけを示したもので、独立した
２個の半導体チップを搭載するため、二つのダイパッド
部２１，２２が形成されている。これらダイパッド部２
１，２２は横方向からタイバー部２３，２４によって保
持されており、図の上方向からはダイパッド部２１，２
２と同電位のリードを構成することになるリード部２
５，２６，２７，２８によって保持されている。タイバ
ー部２３，２４およびリード部２５，２６，２７，２８
の接続部分は、ダイパッド部２１，２２がプレス加工に
よってリードフレーム２０の主面より下に押し下げられ
たときに、斜めに成形される。また、ダイパッド部２
１，２２は図の上縁部からタイバー部２３，２４の近傍
まで外周縁部に沿ってダイパッド押さえエリア２９，３
０を有している。さらに、ダイパッド部２１，２２の図
の下方には、ダイパッド部２１，２２とは電気的に絶縁
されたリードを構成することになるリード部およびその
一端であるボンディング部３１，３２，３３，３４が形
成されている。
【００１５】また、図１において、２点鎖線で示した部
分がダイパッド部２１，２２に搭載された半導体チップ
が樹脂で封止されるときの樹脂部分のモールド外形を示
している。ダイパッド部２１，２２を横方向から保持し
ているタイバー部２３，２４には、モールド外形、すな
わち、２点鎖線よりも内側の位置に脆性部３５，３６を
有している。この脆性部３５，３６はリード部の切断、
フォーミングの後、最終的にパッケージをリードフレー
ム２０から切断するときに、切断部がパッケージ端面よ
り内側になるようにしている。
【００１６】図２はボンディング時のリードフレームを
示す平面図である。リードフレーム２０のダイパッド部
２１，２２には、たとえばＭＯＳ形ＦＥＴの半導体チッ
プ３７，３８が搭載され、それらのドレイン電極を構成
する裏面はそれぞれダイパッド部２１，２２に電気的に
接合されている。半導体チップ３７，３８はその上面に
ゲート電極を構成するボンディングパッド３９，４０
と、ソース電極を構成するボンディングパッド４１，４
２とを有している。ボンディングパッド３９，４０はア
ルミニウムのワイヤ４３，４４によってボンディング部
３２，３４に接続され、ボンディングパッド４１，４２
はワイヤ４５，４６によってボンディング部３１，３３
に接続される。
【００１７】このワイヤボンディングのとき、リードフ
レーム２０は押さえ部材によって上面から押さえられ
る。すなわち、ダイパッド部２１，２２からリードフレ
ーム２０の主面に立ち上がった所のリード部２５，２
６，２７，２８が押さえ部材４７，４８によって上面か
ら押さえられ、反対側のボンディング部３１〜３４に繋
がるリード部が押さえ部材４９，５０，５１，５２によ
って上面から押さえられる。さらに、本発明では、ダイ
パッド部２１，２２の周縁部に設けられたダイパッド押
さえエリア２９，３０が押さえ部材５３，５４によって
上面から押さえられている。
【００１８】このように、ダイパッド部２１，２２がダ
イパッド押さえエリア２９，３０を通じて押さえ部材５
３，５４により押さえられていることにより、ダイパッ
ド部２１，２２は十分に固定されることになり、半導体
チップ３７，３８が超音波によるワイヤボンディング時
に超音波振動エネルギを受けても、その振動エネルギを
分散させることなくボンディングしようとするワイヤに
集中させることができ、リードフレーム２０を押さえ部
材４７，４８，４９，５０，５１，５２のみによって押
さえていた場合に比べて、押さえ部材５３，５４による
ダイパッド押さえエリア２９，３０の押さえを併用する
ことにより接合不良を２５．５％からほぼ０％にするこ
とができる。
【００１９】図３は図２のＡ−Ａ矢視断面図である。図
示のように、超音波によるワイヤボンディング時には、
リードフレーム２０は押さえ部材４８，５２によって上
から押さえられ、ダイパッド部２２は押さえ部材５４が
ダイパッド押さえエリア３０を上から押さえることによ
り、十分に固定されることになる。さらに、ダイパッド
部２２の下には吸引ノズル５５が配置されている。この
吸引ノズル５５は図示しない真空装置が接続されてい
て、ダイパッド部２２を裏面から吸引するようにしてい
る。このようにして、リードフレーム２０が固定された
状態でワイヤ４４を超音波ボンディングにより半導体チ
ップ３８とボンディング部３４とに接合することにな
る。
【００２０】図４は図１のＢ−Ｂ矢視断面図である。図
示のように、ダイパッド部２１から立ち上がったタイバ
ー部２３のリードフレーム２０の主面と同一の面上に脆
性部３５を有している。ここで、２点鎖線は半導体チッ
プをトランスファモールドによる樹脂封止を行ったとき
のモールド外形を示しており、この脆性部３５はそのモ
ールド外形よりも内側の位置に設けられている。脆性部
３５は、図示の例では、Ｕ溝によって構成したが、Ｖ溝
や切欠部によって構成することもできる。この脆性部３
５は樹脂封止されたパッケージを最終的にリードフレー
ム２０から切り放すのを容易にする部分であって、切り
放すときには、脆性部３５で引きちぎられることにな
る。
【００２１】次に、２個の半導体チップを搭載するため
のリードフレームにおけるダイパッド押さえエリアの別
な配置例について説明する。図５は本発明の第２の実施
の形態におけるリードフレームの要部拡大平面図であ
る。図５において、図１に示した要素に対応する要素に
ついては同じ符号を付してその詳細な説明は省略する。
図示の例では、ダイパッド部２１，２２はそれぞれダイ
パッド押さえエリア２９，３０を有しているのに加え
て、ダイパッド部２１については、タイバー部２３の近
傍から図の下縁部まで外周縁部に沿って一体に設けられ
たダイパッド押さえエリア６１および図の下縁部中央に
設けられたダイパッド押さえエリア６２を有し、ダイパ
ッド部２２については、図の下縁部中央に一体に設けら
れたダイパッド押さえエリア６３を有している。ダイパ
ッド押さえエリア６２，６３を設けたことにより、対向
して配置されたボンディング部３１，３３はそれぞれダ
イパッド押さえエリア６２，６３と接触しないような形
状に形成されている。
【００２２】図６はボンディング時のリードフレームを
示す平面図である。図６に示したように、ワイヤボンデ
ィングのときには、まず、ダイパッド部２１，２２の図
の上縁部からリードフレーム６０の主面に立ち上がった
所のリード部が櫛歯状の押さえ部材６５によって押さえ
られ、ダイパッド部２１，２２の図の下縁部に対向して
配置されたリード部が櫛歯状の押さえ部材６６によって
押さえられている。また、ダイパッド部２１，２２の図
の外周部に設けられたダイパッド押さえエリア２９，６
１，６２，６３，３０が押さえ部材６７，６８によって
押さえられている。ここで、ボンディング時の邪魔にな
らないようにするため、ダイパッド押さえエリアを押さ
える押さえ部材６７，６８は下側に配置され、リード部
を押さえる押さえ部材６５，６６はその上側に配置され
ている。なお、この図に良く示されるように、ダイパッ
ド部は横方向に並べられているが、それぞれを相互に保
持しているタイバー部２３，２４は各ダイパッド部の中
央部に位置しておらず、中央部から図の上または下方向
に交互にシフトした位置に設けられている。このタイバ
ー部の千鳥状配置については、後述する。
【００２３】このように、ダイパッド部２１，２２がそ
の外周部に設けられたダイパッド押さえエリア２９，６
１，６２，６３，３０を通じて押さえ部材６５〜６８に
より押さえられていることにより、ワイヤボンディング
時のワイヤの接合不良率をより０％に近づけることがで
きる。
【００２４】次に、１個の半導体チップを搭載するため
のリードフレームにおけるダイパッド押さえエリアの配
置例について説明する。図７は本発明の第３の実施の形
態におけるリードフレームの要部拡大平面図である。図
示のリードフレーム７０は、たとえばＭＯＳ形ＦＥＴチ
ップを１個搭載するためのダイパッド部７１を一つだけ
有している。このダイパッド部７１は横方向に４個並べ
られたものの一つを示しており、各ダイパッド部はその
横方向がタイバー部７２，７３によって相互に結合され
ている。そして、このダイパッド部７１の外周部には、
ダイパッド押さえエリア７４，７５，７６，７７が設け
られている。これらのダイパッド押さえエリア７４，７
５，７６，７７は、タイバー部７２，７３のある辺縁部
ではそのタイバー部７２，７３を除くダイパッド部７１
の外周部に設けられ、図の下縁部では対向位置にあるボ
ンディング部７８，７９の形状に合わせてその空きスペ
ースに位置するよう設けられている。
【００２５】ワイヤボンディング時にダイパッド部７１
の外周部に設けられたこれらのダイパッド押さえエリア
７４，７５，７６，７７を押さえることにより、チップ
が搭載されたダイパッド部７１は十分に固定され、超音
波の振動エネルギは分散されることなくワイヤに集中さ
れ、確実にボンディングを行うことができるようにな
る。
【００２６】次に、ワイヤボンディングが終了した後に
チップを樹脂封止する場合について説明する。図８は樹
脂封止を行う金型を示す図であって、（Ａ）は金型を上
から見た図であり、（Ｂ）はＣ−Ｃ矢視断面図である。
図示のように、樹脂封止を行う金型は上型８１および下
型８２からなり、それぞれはリードフレーム８３の各ダ
イパッド部に対応した位置にはキャビティ８４が形成さ
れるよう凹部が形成され、各キャビティ８４間は樹脂流
れ部８５によって連通されている。この樹脂流れ部８５
はリードフレーム８３の各ダイパッド部間を接続してい
るタイバー部を避けるよう交互に、すなわち千鳥状に設
けられている。リードフレーム８３のダイパッド部の各
並びの先頭のゲートには樹脂を供給するランナ８６が接
続されている。樹脂は、たとえば球状シリカ、シリコー
ン、シランカップリング剤などを含むエポキシ系樹脂で
ある。
【００２７】樹脂封止の際は、ランナ８６からまず第１
のキャビティに樹脂が流入し、第１のキャビティを充填
する。その後、さらに流入した樹脂は樹脂流れ部８５を
通って第２のキャビティへ流入する。このとき、第２の
キャビティへ通じる樹脂流れ部８５は樹脂が流入するゲ
ートと対角の位置に設けられているため、流入した樹脂
は第１のキャビティ内をランナ８６の流れ方向に直角な
方向に真っ直ぐに流れるのではなく斜めに横断するよう
な流れになる。これにより、キャビティ内の隅々まで樹
脂が行き渡るようになる。キャビティ間を接続している
樹脂流れ部８５が千鳥状に配置されているため、第１の
キャビティでの確実な樹脂充填状態は第２以降のキャビ
ティ内でも同様に発生し、結果としてすべてのキャビテ
ィで樹脂が確実に充填される。
【００２８】以上、本発明をその好ましい実施の形態に
ついて説明したが、本発明はこれらの実施の形態に限定
されるものではない。たとえば、超音波ボンディングに
限らず、熱圧着法など他のワイヤボンディングが行われ
る半導体チップ用のリードフレームにも適用できる。
【００２９】
【発明の効果】以上説明したように本発明では、半導体
チップが搭載されるダイパッド部のチップ搭載エリアの
外周縁部にダイパッド押さえエリアを設けるように構成
した。これにより、押さえ部材がそのダイパッド押さえ
エリアを直接押さえることでダイパッド部を十分に固定
することができ、超音波ボンディングのように振動エネ
ルギが加えられたときにはそのエネルギがダイパッド部
の共振などで消費されずにワイヤに集中されるので、ワ
イヤを半導体チップに確実に接合することができ、接合
不良をほぼ０％まで軽減することができる。
【００３０】また、ダイパッド部を保持しているタイバ
ー部にはモールド外形よりも内側の位置に脆性部を設け
るようにしたことにより、タイバー部の切断は確実にこ
の脆性部にて行われる。これにより、切断後のタイバー
部が樹脂部より露出することがないので、半導体素子を
基板上に実装したときに他の部品と接触してしまうとい
う不具合はなくなる。
【００３１】さらに、ダイパッド部を相互に接続するタ
イバー部を千鳥状配置にしたことにより、チップが搭載
されてワイヤボンディングが行われたダイパッド部を樹
脂封止する金型において、ダイパッド部に対応するキャ
ビティ間の樹脂の流れ部を千鳥状配置にすることができ
る。これにより、樹脂封止の際の樹脂の流れが良くなる
とともに各キャビティ内に確実に樹脂が行き渡るように
なり、不良パッケージの発生率を少なくすることができ
る。
【図面の簡単な説明】
【図１】本発明のリードフレームの要部拡大平面図であ
る。
【図２】ボンディング時のリードフレームを示す平面図
である。
【図３】図２のＡ−Ａ矢視断面図である。
【図４】図１のＢ−Ｂ矢視断面図である。
【図５】本発明の第２の実施の形態におけるリードフレ
ームの要部拡大平面図である。
【図６】ボンディング時のリードフレームを示す平面図
である。
【図７】本発明の第３の実施の形態におけるリードフレ
ームの要部拡大平面図である。
【図８】樹脂封止を行う金型を示す図であって、（Ａ）
は金型を上から見た図であり、（Ｂ）はＣ−Ｃ矢視断面
図である。
【図９】従来のリードフレームの一例を示す部分平面図
である。
【図１０】半導体チップが実装された従来のリードフレ
ームの一例を示す部分平面図である。
【符号の説明】
２０ リードフレーム ２１，２２ ダイパッド部 ２３，２４ タイバー部 ２５，２６，２７，２８ リード部 ２９，３０ ダイパッド押さえエリア ３１，３２，３３，３４ ボンディング部 ３５，３６ 脆性部

Claims (7)

    【特許請求の範囲】
  1. 【請求項１】 半導体チップを搭載するダイパッド部が
    タイバー部によって保持されているリードフレームにお
    いて、 半導体チップが搭載されるダイパッド部のチップ搭載エ
    リアの外周縁部に、押さえ部材により前記ダイパッド部
    が押さえられるダイパッド押さえエリアを設けたことを
    特徴とするリードフレーム。
  2. 【請求項２】 前記ダイパッド押さえエリアは、前記タ
    イバー部が保持している側のダイパッド部の辺縁部にダ
    イパッド部と一体に設けられていることを特徴とする請
    求項１記載のリードフレーム。
  3. 【請求項３】 前記ダイパッド押さえエリアは、前記ダ
    イパッド部の周囲に離間配置されたリード部のボンディ
    ング部間のスペースに突出するよう前記ダイパッド部と
    一体に設けられていることを特徴とする請求項１記載の
    リードフレーム。
  4. 【請求項４】 前記ダイパッド部を保持しているタイバ
    ー部は、半導体チップが樹脂によって封止されるときに
    樹脂によって覆われるモールド外形の近傍であって前記
    モールド外形よりも内側の位置に脆性部を有しているこ
    とを特徴とする請求項１記載のリードフレーム。
  5. 【請求項５】 前記タイバー部は、直線状に配置された
    前記ダイパッド部間で千鳥状に配置して前記ダイパッド
    部を相互に連結したことを特徴とする請求項１記載のリ
    ードフレーム。
  6. 【請求項６】 タイバー部によって保持されたダイパッ
    ド部に搭載の半導体チップに対してワイヤボンディング
    を行うボンディング方法において、 前記ダイパッド部のチップ搭載エリアの外周部に設けら
    れたダイパッド押さえエリアを押さえ部材により押さえ
    ながらワイヤボンディングを行うことを特徴とするボン
    ディング方法。
  7. 【請求項７】 前記ワイヤボンディングは、アルミニウ
    ムワイヤの超音波ボンディングであることを特徴とする
    請求項４記載のボンディング方法。
JP33538097A 1997-02-27 1997-12-05 半導体装置およびその製造方法 Expired - Lifetime JP3480285B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP33538097A JP3480285B2 (ja) 1997-02-27 1997-12-05 半導体装置およびその製造方法

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP9-43467 1997-02-27
JP4346797 1997-02-27
JP33538097A JP3480285B2 (ja) 1997-02-27 1997-12-05 半導体装置およびその製造方法

Publications (2)

Publication Number Publication Date
JPH10303350A true JPH10303350A (ja) 1998-11-13
JP3480285B2 JP3480285B2 (ja) 2003-12-15

Family

ID=26383231

Family Applications (1)

Application Number Title Priority Date Filing Date
JP33538097A Expired - Lifetime JP3480285B2 (ja) 1997-02-27 1997-12-05 半導体装置およびその製造方法

Country Status (1)

Country Link
JP (1) JP3480285B2 (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7187063B2 (en) 2002-07-29 2007-03-06 Yamaha Corporation Manufacturing method for magnetic sensor and lead frame therefor
CN106298723A (zh) * 2015-05-13 2017-01-04 无锡华润安盛科技有限公司 一种双岛引线框框架
US11177196B2 (en) 2018-11-16 2021-11-16 Fuji Electric Co., Ltd. Lead frame, semiconductor device, and method for manufacturing semiconductor device

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7187063B2 (en) 2002-07-29 2007-03-06 Yamaha Corporation Manufacturing method for magnetic sensor and lead frame therefor
US7494838B2 (en) 2002-07-29 2009-02-24 Yamaha Corporation Manufacturing method for magnetic sensor and lead frame therefor
US7541665B2 (en) 2002-07-29 2009-06-02 Yamaha Corporation Lead frame for a magnetic sensor
US8138757B2 (en) 2002-07-29 2012-03-20 Yamaha Corporation Manufacturing method for magnetic sensor and lead frame therefor
CN106298723A (zh) * 2015-05-13 2017-01-04 无锡华润安盛科技有限公司 一种双岛引线框框架
US11177196B2 (en) 2018-11-16 2021-11-16 Fuji Electric Co., Ltd. Lead frame, semiconductor device, and method for manufacturing semiconductor device

Also Published As

Publication number Publication date
JP3480285B2 (ja) 2003-12-15

Similar Documents

Publication Publication Date Title
JP3205235B2 (ja) リードフレーム、樹脂封止型半導体装置、その製造方法及び該製造方法で用いる半導体装置製造用金型
US9905497B2 (en) Resin sealing type semiconductor device and method of manufacturing the same, and lead frame
JP3877401B2 (ja) 半導体装置の製造方法
KR100445073B1 (ko) 듀얼 다이 패키지
TW409375B (en) Method of producing semiconductor device and configuration thereof, and lead frame used in said method
JPH08306853A (ja) 半導体装置及びその製造方法及びリードフレームの製造方法
JPH1131776A (ja) 半導体チップパッケージ
JPH0546045U (ja) 半導体パツケージ
KR100721280B1 (ko) 반도체 칩 조립체의 형성 방법과 기판 상의 회로로부터반도체 칩으로 와이어 본드부를 형성하는 장치
JP3072291B1 (ja) リ―ドフレ―ムとそれを用いた樹脂封止型半導体装置およびその製造方法
US20110163432A1 (en) Semiconductor device and method of manufacturing the same
JP3480285B2 (ja) 半導体装置およびその製造方法
JP3847432B2 (ja) 樹脂封止半導体装置及びその製造方法
EP0999586A2 (en) Semiconductor device and method of producing same
JPH09172033A (ja) 半導体装置およびその製造方法
JPH0864748A (ja) 半導体装置及びその製造方法
JP3406147B2 (ja) 半導体装置
JPH08274234A (ja) 半導体装置およびその製造方法並びに半導体実装モジュール
JPH10242381A (ja) 複数のｉｃチップを備えた密封型半導体装置の構造
JP3082507U (ja) ダブルサイドチップパッケージ
JP3434633B2 (ja) 樹脂封止型半導体装置
JP2000277559A (ja) 半導体パッケージ及びその製造方法
JPH0366150A (ja) 半導体集積回路装置
JP2681145B2 (ja) 樹脂封止半導体装置
JPH08250545A (ja) 半導体装置およびその製造方法

Legal Events

Date Code Title Description
S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

R360 Written notification for declining of transfer of rights

Free format text: JAPANESE INTERMEDIATE CODE: R360

R360 Written notification for declining of transfer of rights

Free format text: JAPANESE INTERMEDIATE CODE: R360

R370 Written measure of declining of transfer procedure

Free format text: JAPANESE INTERMEDIATE CODE: R370

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20081010

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091010

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101010

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101010

Year of fee payment: 7

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101010

Year of fee payment: 7

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111010

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111010

Year of fee payment: 8

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111010

Year of fee payment: 8

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121010

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131010

Year of fee payment: 10

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

EXPY Cancellation because of completion of term