JPH10242381A - 複数のｉｃチップを備えた密封型半導体装置の構造 - Google Patents
複数のｉｃチップを備えた密封型半導体装置の構造Info
- Publication number
- JPH10242381A JPH10242381A JP9043683A JP4368397A JPH10242381A JP H10242381 A JPH10242381 A JP H10242381A JP 9043683 A JP9043683 A JP 9043683A JP 4368397 A JP4368397 A JP 4368397A JP H10242381 A JPH10242381 A JP H10242381A
- Authority
- JP
- Japan
- Prior art keywords
- chip
- main
- sub
- adhesive film
- chips
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16135—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
- H01L2224/16145—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
Landscapes
- Lead Frames For Integrated Circuits (AREA)
Abstract
(57)【要約】
【課題】 一つのパッケージ体５にて密封される少なく
とも二つのＩＣチップ２，３を備えた半導体装置６にお
いて、その横幅及び長さ寸法の縮小を図ると共に、製造
コストの低減を図る。 【手段】 前記両ＩＣチップ２，３のうち一方のメイン
ＩＣチップ２の片面に、他方のサブＩＣチップ３と、複
数本のリード端子１ａとを、導電粒子を混入した接着フ
ィルムにて、電気的に接続した状態で固着する。
とも二つのＩＣチップ２，３を備えた半導体装置６にお
いて、その横幅及び長さ寸法の縮小を図ると共に、製造
コストの低減を図る。 【手段】 前記両ＩＣチップ２，３のうち一方のメイン
ＩＣチップ２の片面に、他方のサブＩＣチップ３と、複
数本のリード端子１ａとを、導電粒子を混入した接着フ
ィルムにて、電気的に接続した状態で固着する。
Description
【０００１】
【発明の属する技術分野】本発明は、複数個のＩＣチッ
プを一つの合成樹脂製パッケージ体にて、当該パッケー
ジ体の側面から複数本の外部リード端子が突出するよう
に密封した半導体装置の構造に関するものである。
プを一つの合成樹脂製パッケージ体にて、当該パッケー
ジ体の側面から複数本の外部リード端子が突出するよう
に密封した半導体装置の構造に関するものである。
【０００２】
【従来の技術と発明が解決しようとする課題】一般に、
密封型の半導体装置は、各種の回路素子を形成したＩＣ
チップを、リードフレームに搭載し、このＩＣチップに
おける接続電極とリードフレームにおける各リード端子
との間を、金属ワイヤによるワイヤボンディングにて接
続したのち、これらの全体を合成樹脂製のパッケージ体
にて密封すると言う構成にしている。
密封型の半導体装置は、各種の回路素子を形成したＩＣ
チップを、リードフレームに搭載し、このＩＣチップに
おける接続電極とリードフレームにおける各リード端子
との間を、金属ワイヤによるワイヤボンディングにて接
続したのち、これらの全体を合成樹脂製のパッケージ体
にて密封すると言う構成にしている。
【０００３】従って、この従来の半導体装置において、
そのＩＣチップにおける回路素子の数を多くするには、
当該ＩＣチップの横幅及び長さ寸法を大きくするか、複
数個のＩＣチップを横に並べた形態にしなければならな
いことに加えて、このＩＣチップの周囲には、リード端
子との間を金属ワイヤにてワイヤボンディングするため
の寸法が必要であって、これら密封するパッケージ体に
おける横幅及び長さ寸法が可成り大きくなるから、半導
体装置をプリント基板の装着したときにおける占有面積
が増大し、プリント基板の大型化を大幅な大型化を招来
するのであり、しかも、面倒で、且つ、不良品の発生率
の高い金属ワイヤによるワイヤボンディング工程を必要
とするから、製造コストも大幅にアップするのであっ
た。
そのＩＣチップにおける回路素子の数を多くするには、
当該ＩＣチップの横幅及び長さ寸法を大きくするか、複
数個のＩＣチップを横に並べた形態にしなければならな
いことに加えて、このＩＣチップの周囲には、リード端
子との間を金属ワイヤにてワイヤボンディングするため
の寸法が必要であって、これら密封するパッケージ体に
おける横幅及び長さ寸法が可成り大きくなるから、半導
体装置をプリント基板の装着したときにおける占有面積
が増大し、プリント基板の大型化を大幅な大型化を招来
するのであり、しかも、面倒で、且つ、不良品の発生率
の高い金属ワイヤによるワイヤボンディング工程を必要
とするから、製造コストも大幅にアップするのであっ
た。
【０００４】本発明は、これらの問題、すなわちＩＣチ
ップにおける回路素子を多くした場合における半導体装
置の大型化及び製造コストのアップ等を解消した半導体
装置の構造を提供することを技術的課題とするものであ
る。
ップにおける回路素子を多くした場合における半導体装
置の大型化及び製造コストのアップ等を解消した半導体
装置の構造を提供することを技術的課題とするものであ
る。
【０００５】
【課題を解決するための手段】この技術的課題を達成す
るため本発明は、「メインＩＣチップと、このメインＩ
Ｃチップの片面に搭載される少なくとも一つのサブＩＣ
チップと、前記メインＩＣチップにおける片面のうち前
記サブＩＣチップより外側の部分に形成した各接続電極
に対して電気的に接続される多数本のリード端子と、前
記両ＩＣチップを密封する合成樹脂製のパッケージ体と
から成り、前記メインＩＣチップの片面に対して前記サ
ブＩＣチップ及び各リード端子を、これらの間に介挿し
た導電粒子入り接着フィルムにて、当該接着フィルムの
うち前記サブＩＣチップにおけるメインＩＣチップに対
する接続用電極部及び前記各リード端子の部分を部分的
に圧縮変形するようにして接着する。」と言う構成にし
た。
るため本発明は、「メインＩＣチップと、このメインＩ
Ｃチップの片面に搭載される少なくとも一つのサブＩＣ
チップと、前記メインＩＣチップにおける片面のうち前
記サブＩＣチップより外側の部分に形成した各接続電極
に対して電気的に接続される多数本のリード端子と、前
記両ＩＣチップを密封する合成樹脂製のパッケージ体と
から成り、前記メインＩＣチップの片面に対して前記サ
ブＩＣチップ及び各リード端子を、これらの間に介挿し
た導電粒子入り接着フィルムにて、当該接着フィルムの
うち前記サブＩＣチップにおけるメインＩＣチップに対
する接続用電極部及び前記各リード端子の部分を部分的
に圧縮変形するようにして接着する。」と言う構成にし
た。
【０００６】
【発明の作用・効果】このように構成することにより、
メインＩＣチップに対してサブＩＣチップ及び各リード
端子を、接着フィルムにて強固に固着することができる
と同時に、この接着フィルムのうち圧縮変形される部分
では、当該接着フィルムに混入されている導電粒子が互
いに接触することになって、接着フィルムのうち前記圧
縮変形の部分が、厚さ方向についてのみ導電性を呈する
ことになるから、メインＩＣチップに対して前記サブＩ
Ｃチップ及び各リード端子を電気的に接続することがで
きる。
メインＩＣチップに対してサブＩＣチップ及び各リード
端子を、接着フィルムにて強固に固着することができる
と同時に、この接着フィルムのうち圧縮変形される部分
では、当該接着フィルムに混入されている導電粒子が互
いに接触することになって、接着フィルムのうち前記圧
縮変形の部分が、厚さ方向についてのみ導電性を呈する
ことになるから、メインＩＣチップに対して前記サブＩ
Ｃチップ及び各リード端子を電気的に接続することがで
きる。
【０００７】従って、本発明によると、 ．メインＩＣチップに対してサブＩＣチップを重ねて
搭載した構成であることにより、半導体装置の高さ寸法
が、サブＩＣチップを重ねて搭載する分だけ高くなるも
のの、一つの半導体装置における回路素子の数を、前記
メインＩＣチップにおける横幅及び長さ寸法を大きくす
ることなく、前記サブＩＣチップの分だけ多くすること
ができる。 ．各リード端子をメインＩＣチップに対して直接的に
接続するものであることにより、従来のように、ＩＣチ
ップの周囲と各リード端子との間に金属ワイヤによるワ
イヤボンディングを行うための寸法を設ける必要がない
から、前記したようにメインＩＣチップにおける横幅及
び長さ寸法を大きくしないことと相俟って、これら両Ｉ
Ｃチップを密封するパッケージ体における横幅及び長さ
寸法、ひいては、半導体装置における横幅及び長さ寸法
を、従来の場合よりも大幅に縮小できるのである。 ．メインＩＣチップに対して、サブＩＣチップ及び各
リード端子を電気的に接続した状態で固着することを、
その間に介挿した接着フィルムにて同時に行うことがで
きることに加えて、従来において必要であったワイヤボ
ンディング工程を省略できるから、製造工程が簡単にな
ると共に、不良品の発生率が低くなり、製造コストを大
幅に低減できる。 と言う効果を有する。
搭載した構成であることにより、半導体装置の高さ寸法
が、サブＩＣチップを重ねて搭載する分だけ高くなるも
のの、一つの半導体装置における回路素子の数を、前記
メインＩＣチップにおける横幅及び長さ寸法を大きくす
ることなく、前記サブＩＣチップの分だけ多くすること
ができる。 ．各リード端子をメインＩＣチップに対して直接的に
接続するものであることにより、従来のように、ＩＣチ
ップの周囲と各リード端子との間に金属ワイヤによるワ
イヤボンディングを行うための寸法を設ける必要がない
から、前記したようにメインＩＣチップにおける横幅及
び長さ寸法を大きくしないことと相俟って、これら両Ｉ
Ｃチップを密封するパッケージ体における横幅及び長さ
寸法、ひいては、半導体装置における横幅及び長さ寸法
を、従来の場合よりも大幅に縮小できるのである。 ．メインＩＣチップに対して、サブＩＣチップ及び各
リード端子を電気的に接続した状態で固着することを、
その間に介挿した接着フィルムにて同時に行うことがで
きることに加えて、従来において必要であったワイヤボ
ンディング工程を省略できるから、製造工程が簡単にな
ると共に、不良品の発生率が低くなり、製造コストを大
幅に低減できる。 と言う効果を有する。
【０００８】特に、請求項２に記載したように、メイン
ＩＣチップにおける回路素子を、当該メインＩＣチップ
のうち前記サブＩＣチップに対向する片面に設ける一
方、前記サブＩＣチップにおける回路素子を、当該サブ
ＩＣチップのうち前記メインＩＣチップに対向する片面
に設けることにより、両ＩＣチップにおける回路素子
を、その両ＩＣチップによって相互に保護することがで
きるから、前記したメインＩＣチップに対するサブＩＣ
チップ及び各リード端子の固着等の各種製造工程の途中
において両ＩＣチップにおける回路素子を損傷するこ
と、及び、合成樹脂にてパッケージ体を成形するときお
いて両ＩＣチップにおける回路素子を損傷することを確
実に低減できる利点がある。
ＩＣチップにおける回路素子を、当該メインＩＣチップ
のうち前記サブＩＣチップに対向する片面に設ける一
方、前記サブＩＣチップにおける回路素子を、当該サブ
ＩＣチップのうち前記メインＩＣチップに対向する片面
に設けることにより、両ＩＣチップにおける回路素子
を、その両ＩＣチップによって相互に保護することがで
きるから、前記したメインＩＣチップに対するサブＩＣ
チップ及び各リード端子の固着等の各種製造工程の途中
において両ＩＣチップにおける回路素子を損傷するこ
と、及び、合成樹脂にてパッケージ体を成形するときお
いて両ＩＣチップにおける回路素子を損傷することを確
実に低減できる利点がある。
【０００９】
【発明の実施の形態】以下、本発明の実施の形態を、図
１〜図６の図面について説明する。この図において符号
１は、多数本のリード端子１ａを内向きに突出するよう
に設けたリードフレームを、符号２は、メインＩＣチッ
プを、符号３は、サブＩＣチップを各々示す。
１〜図６の図面について説明する。この図において符号
１は、多数本のリード端子１ａを内向きに突出するよう
に設けたリードフレームを、符号２は、メインＩＣチッ
プを、符号３は、サブＩＣチップを各々示す。
【００１０】前記メインＩＣチップ２の下面には、その
略中心の部分に図示しない能動素子又は受動素子等のよ
うな回路素子が形成されていると共に、この回路素子の
外側の部分に前記サブＩＣチップ３に対する複数個の接
続電極２ａが、更にその外側に前記リードフレーム１に
おける各リード端子１ａの各々に対する複数個の接続電
極２ｂが各々形成され、これら各接続電極２ａ，２ｂの
各々には、バンプ２ａ′，２ｂ′が設けられている。
略中心の部分に図示しない能動素子又は受動素子等のよ
うな回路素子が形成されていると共に、この回路素子の
外側の部分に前記サブＩＣチップ３に対する複数個の接
続電極２ａが、更にその外側に前記リードフレーム１に
おける各リード端子１ａの各々に対する複数個の接続電
極２ｂが各々形成され、これら各接続電極２ａ，２ｂの
各々には、バンプ２ａ′，２ｂ′が設けられている。
【００１１】一方、前記サブＩＣチップ３の上面には、
その略中心の部分に図示しない能動素子又は受動素子等
のような回路素子が形成されていると共に、この回路素
子の外側の部分に前記メインＩＣチップ２に対する複数
個の接続電極３ａが形成されている。また、符号４は、
前記メインＩＣチップ２に対して前記リードフレーム１
における各リード端子１ａ及び前記サブＩＣチップ３を
固着するための接着フィルムを示し、この接着フィルム
４には、導電粒子が混入されている。
その略中心の部分に図示しない能動素子又は受動素子等
のような回路素子が形成されていると共に、この回路素
子の外側の部分に前記メインＩＣチップ２に対する複数
個の接続電極３ａが形成されている。また、符号４は、
前記メインＩＣチップ２に対して前記リードフレーム１
における各リード端子１ａ及び前記サブＩＣチップ３を
固着するための接着フィルムを示し、この接着フィルム
４には、導電粒子が混入されている。
【００１２】そして、前記メインＩＣチップ２の下面
に、前記接着フィルム４を重ね合わせ、この接着フィル
ム４の下面に、前記リードフレーム１における各リード
端子１ａを密接すると共に、前記サブＩＣチップ３を密
接し、次いで、前記各リード端子１ａ及び前記サブＩＣ
チップ３をメインＩＣチップ２に対して押圧し、この押
圧を保持した状態で、前記接着フィルム４を乾燥・硬化
することにより、メインＩＣチップ２に対してリードフ
レーム１における各リード端子１ａ及びサブＩＣチップ
３を固着するのである。
に、前記接着フィルム４を重ね合わせ、この接着フィル
ム４の下面に、前記リードフレーム１における各リード
端子１ａを密接すると共に、前記サブＩＣチップ３を密
接し、次いで、前記各リード端子１ａ及び前記サブＩＣ
チップ３をメインＩＣチップ２に対して押圧し、この押
圧を保持した状態で、前記接着フィルム４を乾燥・硬化
することにより、メインＩＣチップ２に対してリードフ
レーム１における各リード端子１ａ及びサブＩＣチップ
３を固着するのである。
【００１３】この固着に際して、各リード端子１ａ及び
前記サブＩＣチップ３をメインＩＣチップ２に対して押
圧したとき、前記接着フィルム４は、図４に示すよう
に、当該接着フィルム４のうちメインＩＣチップ２にお
ける各接続電極２ａ，２ｂに設けたバンプ２ａ′，２
ｂ′に該当する部分が、このバンプ２ａ′，２ｂ′にて
部分的に圧縮変形されることになり、この圧縮変形され
る部分では、これに混入した導電粒子が互いに接触する
ことになる。
前記サブＩＣチップ３をメインＩＣチップ２に対して押
圧したとき、前記接着フィルム４は、図４に示すよう
に、当該接着フィルム４のうちメインＩＣチップ２にお
ける各接続電極２ａ，２ｂに設けたバンプ２ａ′，２
ｂ′に該当する部分が、このバンプ２ａ′，２ｂ′にて
部分的に圧縮変形されることになり、この圧縮変形され
る部分では、これに混入した導電粒子が互いに接触する
ことになる。
【００１４】その結果、前記接着フィルム４のうち前記
のように圧縮変形される部分が、厚さ方向についてのみ
導電性を呈することになるから、各リード端子１ａの各
々を、メインＩＣチップ２における各接続電極２ｂの各
々に対して電気的に確実に接続することができると共
に、サブＩＣチップ３における各接続電極３ａの各々
を、メインＩＣチップ２における各接続電極２ａの各々
に対して電気的に確実に接続することができるのであ
る。
のように圧縮変形される部分が、厚さ方向についてのみ
導電性を呈することになるから、各リード端子１ａの各
々を、メインＩＣチップ２における各接続電極２ｂの各
々に対して電気的に確実に接続することができると共
に、サブＩＣチップ３における各接続電極３ａの各々
を、メインＩＣチップ２における各接続電極２ａの各々
に対して電気的に確実に接続することができるのであ
る。
【００１５】このようにして、メインＩＣチップ２に対
してリードフレーム１における各リード端子１ａ及びサ
ブＩＣチップ３を固着すると、図５に示すように、これ
ら両ＩＣチップ２，３の全体を密封する合成樹脂製のパ
ッケージ体５を、トランスファ成形にて成形し、次い
で、図６に示すように、リードフレーム１から切り離し
たのち、各リード端子１ａのうち前記パッケージ体５の
側面から突出する部分を、パッケージ体５の下面と略同
一平面になるように折り曲げることにより、半導体装置
６の完成品とするのである。
してリードフレーム１における各リード端子１ａ及びサ
ブＩＣチップ３を固着すると、図５に示すように、これ
ら両ＩＣチップ２，３の全体を密封する合成樹脂製のパ
ッケージ体５を、トランスファ成形にて成形し、次い
で、図６に示すように、リードフレーム１から切り離し
たのち、各リード端子１ａのうち前記パッケージ体５の
側面から突出する部分を、パッケージ体５の下面と略同
一平面になるように折り曲げることにより、半導体装置
６の完成品とするのである。
【００１６】本発明は、前記したように、メインＩＣチ
ップ２に対して、サブＩＣチップ３を重て搭載した形態
であるから、半導体装置６における回路素子の数を、前
記メインＩＣチップ２にける横幅及び長さ寸法を大きく
することなく、前記サブＩＣチップ３の分だけ多くする
ことができるのであり、しかも、各リード端子をメイン
ＩＣチップに対して直接的に接続するものであることに
より、従来のように、ＩＣチップの周囲と各リード端子
との間に金属ワイヤによるワイヤボンディングを行うた
めの寸法を設ける必要がないから、前記したようにメイ
ンＩＣチップにおける横幅及び長さ寸法を大きくする必
要がないことと相俟って、これら両ＩＣチップ２，３を
密封するパッケージ体５における横幅及び長さ寸法、ひ
いては、半導体装置６における横幅及び長さ寸法を、従
来の場合によりも大幅に縮小できるのである。
ップ２に対して、サブＩＣチップ３を重て搭載した形態
であるから、半導体装置６における回路素子の数を、前
記メインＩＣチップ２にける横幅及び長さ寸法を大きく
することなく、前記サブＩＣチップ３の分だけ多くする
ことができるのであり、しかも、各リード端子をメイン
ＩＣチップに対して直接的に接続するものであることに
より、従来のように、ＩＣチップの周囲と各リード端子
との間に金属ワイヤによるワイヤボンディングを行うた
めの寸法を設ける必要がないから、前記したようにメイ
ンＩＣチップにおける横幅及び長さ寸法を大きくする必
要がないことと相俟って、これら両ＩＣチップ２，３を
密封するパッケージ体５における横幅及び長さ寸法、ひ
いては、半導体装置６における横幅及び長さ寸法を、従
来の場合によりも大幅に縮小できるのである。
【００１７】その上、メインＩＣチップ２に対して、サ
ブＩＣチップ３及び各リード端子１ａを電気的に接続し
た状態で固着することを、その間に介挿した接着フィル
ム４にて同時に行うことができることに加えて、従来に
おいて必要であったワイヤボンディング工程を省略でき
るから、製造工程が簡単になると共に、不良品の発生率
が低くなるのである。
ブＩＣチップ３及び各リード端子１ａを電気的に接続し
た状態で固着することを、その間に介挿した接着フィル
ム４にて同時に行うことができることに加えて、従来に
おいて必要であったワイヤボンディング工程を省略でき
るから、製造工程が簡単になると共に、不良品の発生率
が低くなるのである。
【００１８】また、前記メインＩＣチップ２にサブＩＣ
チップ３を重ね搭載するに際して、メインＩＣチップ２
において回路素子を形成した面と、サブＩＣチップ３に
おいて回路素子を形成した面とを向かい合わせ（対向）
になるように重ね合わせることにより、両ＩＣチップ
２，３における回路素子を、その両ＩＣチップ２，３に
よって相互に保護することができるのである。
チップ３を重ね搭載するに際して、メインＩＣチップ２
において回路素子を形成した面と、サブＩＣチップ３に
おいて回路素子を形成した面とを向かい合わせ（対向）
になるように重ね合わせることにより、両ＩＣチップ
２，３における回路素子を、その両ＩＣチップ２，３に
よって相互に保護することができるのである。
【００１９】なお、前記実施の形態は、メインＩＣチッ
プ２における各接続電極２ａ，２ｂの各々にバンプ２
ａ′，２ｂ′を設けて、この各バンプ２ａ′，２ｂ′に
より、接着フィルム４を部分的に圧縮変形する場合であ
ったが、本発明は、これに限らず、前記各バンプ２
ａ′，２ｂ′を、リードフレーム１における各リード端
子１ａ及びサブＩＣチップ３における接続電極３ａに設
けるようにしても良く、また、前記各リード端子１ａに
対するバンプ２ｂ′を省略し、各リード端子１ａのみに
よって、接着フィルム４を部分的に圧縮変形するように
構成しても良く、更にまた、メインＩＣチップに対して
一つのサブＩＣチップを搭載することに限らず、メイン
ＩＣチップに対して複数個のサブＩＣチップを搭載する
場合にも適用できることは言うまでもない。
プ２における各接続電極２ａ，２ｂの各々にバンプ２
ａ′，２ｂ′を設けて、この各バンプ２ａ′，２ｂ′に
より、接着フィルム４を部分的に圧縮変形する場合であ
ったが、本発明は、これに限らず、前記各バンプ２
ａ′，２ｂ′を、リードフレーム１における各リード端
子１ａ及びサブＩＣチップ３における接続電極３ａに設
けるようにしても良く、また、前記各リード端子１ａに
対するバンプ２ｂ′を省略し、各リード端子１ａのみに
よって、接着フィルム４を部分的に圧縮変形するように
構成しても良く、更にまた、メインＩＣチップに対して
一つのサブＩＣチップを搭載することに限らず、メイン
ＩＣチップに対して複数個のサブＩＣチップを搭載する
場合にも適用できることは言うまでもない。
【図１】本発明の実施の形態を示す分解斜視図である。
【図２】図１の縦断正面図である。
【図３】メインＩＣチップに対してリードフレーム及び
サブＩＣチップを固着した状態を示す縦断正面図であ
る。
サブＩＣチップを固着した状態を示す縦断正面図であ
る。
【図４】図３の要部拡大図である。
【図５】全体をパッケージ体にて密封した状態を示す縦
断正面図である。
断正面図である。
【図６】半導体装置の縦断正面図である。
１ リードフレーム １ａ リード端子 ２ メインＩＣチップ ２ａ，２ｂ 接続電極 ２ａ′，２ｂ′ バンプ ３ サブＩＣチップ ３ａ 接続電極 ４ 接着フィルム ５ パッケージ体 ６ 半導体装置
Claims (2)
- 【請求項１】メインＩＣチップと、このメインＩＣチッ
プの片面に搭載される少なくとも一つのサブＩＣチップ
と、前記メインＩＣチップにおける片面のうち前記サブ
ＩＣチップより外側の部分に形成した各接続電極に対し
て電気的に接続される多数本のリード端子と、前記両Ｉ
Ｃチップを密封する合成樹脂製のパッケージ体とから成
り、前記メインＩＣチップの片面に対して前記サブＩＣ
チップ及び各リード端子を、これらの間に介挿した導電
粒子入り接着フィルムにて、当該接着フィルムのうち前
記サブＩＣチップにおけるメインＩＣチップに対する接
続用電極部及び前記各リード端子の部分を部分的に圧縮
変形するようにして接着したことを特徴とする複数のＩ
Ｃチップを備えた密封型半導体装置の構造。 - 【請求項２】前記「請求項１」において、メインＩＣチ
ップにおける回路素子を、当該メインＩＣチップのうち
前記サブＩＣチップに対向する片面に設ける一方、前記
サブＩＣチップにおける回路素子を、当該サブＩＣチッ
プのうち前記メインＩＣチップに対向する片面に設けた
ことを特徴とする複数のＩＣチップを備えた密封型半導
体装置の構造。
Priority Applications (7)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP04368397A JP3286196B2 (ja) | 1997-02-27 | 1997-02-27 | 複数のｉｃチップを備えた密封型半導体装置の構造 |
| KR10-1998-0707403A KR100522223B1 (ko) | 1997-01-24 | 1998-01-22 | 반도체장치및그제조방법 |
| KR10-2004-7000090A KR100467946B1 (ko) | 1997-01-24 | 1998-01-22 | 반도체 칩의 제조방법 |
| US09/155,134 US6133637A (en) | 1997-01-24 | 1998-01-22 | Semiconductor device having a plurality of semiconductor chips |
| EP98900725A EP0890989A4 (en) | 1997-01-24 | 1998-01-22 | SEMICONDUCTOR DEVICE AND METHOD FOR PRODUCING THE DEVICE |
| PCT/JP1998/000281 WO1998033217A1 (en) | 1997-01-24 | 1998-01-22 | Semiconductor device and method for manufacturing thereof |
| US09/612,480 US6458609B1 (en) | 1997-01-24 | 2000-07-07 | Semiconductor device and method for manufacturing thereof |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP04368397A JP3286196B2 (ja) | 1997-02-27 | 1997-02-27 | 複数のｉｃチップを備えた密封型半導体装置の構造 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH10242381A true JPH10242381A (ja) | 1998-09-11 |
| JP3286196B2 JP3286196B2 (ja) | 2002-05-27 |
Family
ID=12670649
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP04368397A Expired - Fee Related JP3286196B2 (ja) | 1997-01-24 | 1997-02-27 | 複数のｉｃチップを備えた密封型半導体装置の構造 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3286196B2 (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2000033379A1 (en) * | 1998-12-02 | 2000-06-08 | Hitachi, Ltd. | Semiconductor device, method of manufacture thereof, and electronic device |
| US6278190B1 (en) | 1999-03-04 | 2001-08-21 | Mitsubishi Denki Kabushiki Kaisha | Semiconductor device |
| KR100559664B1 (ko) * | 2000-03-25 | 2006-03-10 | 앰코 테크놀로지 코리아 주식회사 | 반도체패키지 |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR102190382B1 (ko) | 2012-12-20 | 2020-12-11 | 삼성전자주식회사 | 반도체 패키지 |
-
1997
- 1997-02-27 JP JP04368397A patent/JP3286196B2/ja not_active Expired - Fee Related
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2000033379A1 (en) * | 1998-12-02 | 2000-06-08 | Hitachi, Ltd. | Semiconductor device, method of manufacture thereof, and electronic device |
| US6278190B1 (en) | 1999-03-04 | 2001-08-21 | Mitsubishi Denki Kabushiki Kaisha | Semiconductor device |
| KR100559664B1 (ko) * | 2000-03-25 | 2006-03-10 | 앰코 테크놀로지 코리아 주식회사 | 반도체패키지 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3286196B2 (ja) | 2002-05-27 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3349058B2 (ja) | 複数のｉｃチップを備えた半導体装置の構造 | |
| KR100226737B1 (ko) | 반도체소자 적층형 반도체 패키지 | |
| US4974057A (en) | Semiconductor device package with circuit board and resin | |
| US6410979B2 (en) | Ball-grid-array semiconductor device with protruding terminals | |
| JPH10256470A (ja) | 半導体装置 | |
| JP2000307049A (ja) | リードフレームとそれを用いた樹脂封止型半導体装置およびその製造方法 | |
| JP2001035961A (ja) | 半導体装置及びその製造方法 | |
| JP3286196B2 (ja) | 複数のｉｃチップを備えた密封型半導体装置の構造 | |
| JP3248853B2 (ja) | 複数のｉｃチップを備えた密封型半導体装置の構造 | |
| JPH08148635A (ja) | 半導体装置 | |
| JPH1140601A (ja) | 半導体装置の構造 | |
| JP3543253B2 (ja) | 複数のｉｃチップを備えた半導体装置の構造 | |
| JP3543254B2 (ja) | 複数のｉｃチップを備えた半導体装置の構造 | |
| JPH0547954A (ja) | 樹脂封止型半導体装置 | |
| JP3495566B2 (ja) | 半導体装置 | |
| JPH09129798A (ja) | 電子部品およびその製法 | |
| KR100218335B1 (ko) | 칩 사이즈 패키지 | |
| JPH08139241A (ja) | リードフレームおよびそれを用いた半導体集積回路装置 | |
| JPH10303227A (ja) | 半導体パッケージ及びその製造方法 | |
| JP3248854B2 (ja) | 複数のｉｃチップを備えた半導体装置の構造 | |
| JPH0366150A (ja) | 半導体集積回路装置 | |
| JP2000277559A (ja) | 半導体パッケージ及びその製造方法 | |
| JPH07273275A (ja) | 半導体装置 | |
| JPH10209370A (ja) | 複数のｉｃチップを備えた密封型半導体装置の構造 | |
| JP3055362B2 (ja) | 半導体装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |