JP3543253B2 - 複数のｉｃチップを備えた半導体装置の構造 - Google Patents
複数のｉｃチップを備えた半導体装置の構造 Download PDFInfo
- Publication number
- JP3543253B2 JP3543253B2 JP14509597A JP14509597A JP3543253B2 JP 3543253 B2 JP3543253 B2 JP 3543253B2 JP 14509597 A JP14509597 A JP 14509597A JP 14509597 A JP14509597 A JP 14509597A JP 3543253 B2 JP3543253 B2 JP 3543253B2
- Authority
- JP
- Japan
- Prior art keywords
- chip
- main
- sub
- electrode pads
- chips
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16135—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
- H01L2224/16145—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73201—Location after the connecting process on the same surface
- H01L2224/73203—Bump and layer connectors
- H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
- H01L2224/831—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector the layer connector being supplied to the parts to be connected in the bonding apparatus
- H01L2224/83101—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector the layer connector being supplied to the parts to be connected in the bonding apparatus as prepeg comprising a layer connector, e.g. provided in an insulating plate member
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01079—Gold [Au]
Description
【０００１】
【発明の属する技術分野】
本発明は、複数個のＩＣチップを、一体的に接合した半導体装置の構造に関するものである。
【０００２】
【従来の技術と発明が解決しようとする課題】
一般に、半導体装置は、各種の回路素子を形成したＩＣチップを、リードフレーム又はプリント基板等に搭載し、このＩＣチップにおける各外部接続端子と、リードフレームにおける各リード端子又はプリント基板における配線パターンとの間を、金属ワイヤによるワイヤーボインディングにて接続したのち、これらの全体を合成樹脂製のパッケージにて密封すると言う構成にしていることは周知の通りである。
【０００３】
従って、この従来の半導体装置において、そのＩＣチップにおける回路素子の数を多くするには、当該ＩＣチップの横幅及び長さ寸法を大きくするか、複数個のＩＣチップを横に並べた形態にしなければならず、半導体装置における横幅及び長さ寸法が大きくなるから、この半導体装置をプリント基板に装着したときに大きい占有領域を必要することになるから、プリント基板に対する各種電子部品の実装密度が低下し、プリント基板の大型化、ひいては、電気機器の大型化を招来すると言う問題があった。
【０００４】
本発明は、この問題を、複数のＩＣチップを使用して解消した半導体装置の構造を提供することを技術的課題とするものである。
【０００５】
【課題を解決するための手段】
この技術的課題を達成するため本発明は、
「少なくとも上面に回路素子を形成したメインＩＣチップと、少なくとも片面に回路素子を形成して成る一つのサブＩＣチップとから成り、
前記サブＩＣチップを、前記メインＩＣチップの上面側に、当該サブＩＣチップの片面における回路素子が前記メインＩＣチップにおける回路素子に対面するよう下向きにして配設し、
前記メインＩＣチップにおける上面には、当該上面のうち前記サブＩＣチップよりも外側の部位に、前記両ＩＣチップと外部とを接続するワイヤボンディング用パッドの多数個を設けるとともに、当該上面のうち前記サブＩＣチップに対向する部分に、ＩＣチップ間の接続用メイン電極パッドの多数個を設け、
前記サブＩＣチップのうち前記メインＩＣチップの上面に対向する面に、前記メインＩＣチップにおける各接続用メイン電極パッドの各々に対応する箇所ごとに接続用サブ電極パッドを各々形成して、これら両ＩＣチップにおける各接続用メイン電極パッド及びサブ電極パッドの各々に突出するバンプを設け、
前記両ＩＣチップの間には、導電粒子が混入した接着フィルムを介挿し、
前記サブＩＣチップを前記メインＩＣチップに対して、その間に介挿した前記接着フィルムを、前記メインＩＣチップにおける各接続用メイン電極パッドに設けたバンプと前記サブＩＣチップにおける各接続用サブ電極パッドに設けたバンプとの両方が、互いに相対向して当該接着フィルムの中に溶融することなく食い込むように圧縮変形してマウントした。」
ことを特徴としている。
【０００６】
【発明の作用・効果】
このように構成したことにより、半導体装置を、メインＩＣチップの上面に、サブＩＣチップを重ね合わせた形態にすることができるから、半導体装置における回路素子の数を、当該半導体装置における横幅及び長さ寸法を大きくすることなく、多くすることができるのである。
【０００７】
従って、半導体装置における高さ寸法が、メインＩＣチップの上面にサブＩＣチップを重ねる分だけ高くなるものの、この半導体装置をプリント基板等に装着したときにおける占有面積を大幅に縮小できるから、プリント基板等の小型化、ひいては、電気機器の小型化を図ることができるのである。
【０００８】
しかも、前記メインＩＣチップにおける回路素子と、その上面に配設したサブＩＣチップにおける回路素子とが互いに対面すると言う形態にすることに加えて、サブＩＣチップのうち前記メインＩＣチップに対向する面に形成した各接続用サブ電極パッドと、メインＩＣチップの上面に形成した各接続用メイン電極パッドとを、前記両ＩＣチップの間に介挿した導電粒子入りの接着フィルムにて、前記両ＩＣチップの各接続用メイン電極パッド及びサブ電極パッドの各々に設けた突出するバンプが前記接着フィルムの中に互いに相対向して溶融することなく食い込むようにして接着すると言う構成にしたことにより、前記接着フィルムにて両ＩＣチップの一体化を達成できるとともに、両ＩＣチップにおける回路素子を、両ＩＣチップの各々及び接着フィルムにて確実に保護することができる。
【０００９】
更にまた、両ＩＣチップの間に、導電粒子が混入した接着フィルムを介挿したことにより、この接着フィルムにおける導電粒子が、前記接着フィルムの中に相対向して食い込むというメインＩＣチップにおけるバンプとサブＩＣチップにおけるバンプとの相互間に挟まれて、その間を電気的に接続することになるから、両ＩＣチップの相互間における電気的な接続の確実性を助長できる。その上、このように構成すると、両ＩＣチップの相互間における電気的な接続と、サブＩＣチップのメインＩＣチップに対するマウントとが同時にできるから、両ＩＣチップの一体化に要するコストをも低減できるのである。
【００１０】
【発明の実施の形態】
以下、本発明の実施の形態を図面について説明する。
【００１１】
図１〜図６は、第１の実施形態を示す。
【００１２】
この図において符号１は、矩形状のチップマウント部１ａと、このチップマウント部１ａにおける四つの各辺から外向きに延びる複数本のリード端子１ｂとを備えたリードフレームを示す。
【００１３】
また、符号２は、前記リードフレーム１におけるチップマウント部１ａの上面にマウントされるメインＩＣチップを示し、このメインＩＣチップ２の上面には、図示しない能動素子又は受動素子等のような回路素子の多数個が形成されていると共に、その周囲に、外部と接続するためのワイヤボンディング用パッド２ｃの多数個が、その内側に後述するサブＩＣチップ３に対する接続用のメイン電極パッド２ａの多数個が各々形成されている。
【００１４】
更にまた、符号３は、前記メインＩＣチップ２の上面にマウントされるサブＩＣチップを示し、このサブＩＣチップ３における表裏両面のうち片面には、前記メインＩＣチップ２と同様に図示しない能動素子又は受動素子等のような回路素子の多数個が形成されていると共に、前記メインＩＣチップ２の上面における各メイン電極パッド２ｂの各々に対応する箇所ごとに接続用のサブ電極パッド３ａが形成されている。
【００１４】
そして、前記メインＩＣチップ２における各接続用メイン電極パッド２ａ、及び前記サブＩＣチップ３における各接続用サブ電極パッド３ａの各々に、金によるバンプ２ｂ，３ｂを、突出するように設ける一方、前記サブＩＣチップ３を、図３に示すように、その回路素子及び接続用サブ電極パッド３ａを形成した面を下向きにして、前記メインＩＣチップ２の上面側に、当該サブＩＣチップ３の各接続用サブ電極パッド３ａにおけるバンプ３ｂの各々が、メインＩＣチップ２の各接続用メイン電極パッド２ａにおけるバンプ２ｂの各々に接当するように載置したのち、全体を加熱しながら、サブＩＣチップ３をメインＩＣチップ２に対して押圧（この押圧と同時に超音波による振動を付与しても良い）することにより、互いに接当するバンプ２ｂ，３ｂの部分に押圧力が集中するから、互いに接当するバンプ２ｂ，３ｂを確実に電気的に接合することができる。
【００１５】
次いで、前記メインＩＣチップ２の上面と、前記サブＩＣチップ３の下面との間の隙間に、エポキシ樹脂等の合成樹脂による接着剤４又はエラストマーを充填したのち、これらの全体を、図４に示すように、前記リードフレーム１におけるチップマウント部１ａの上面に、前記メインＩＣチップ２を接着剤等にて固着するようにしてマウントする。
【００１６】
次いで、前記メインＩＣチップ２の上面における各ワイヤボンディング用パッド２ｃと、リードフレーム１における各リード端子１ｂとの間を、細い金属線５によるワイヤボンディングにて電気的に接続する。
【００１７】
そして、図５に示すように、全体を密封する合成樹脂製のパッケージ部６を、トランスファ成形によって成形する。次いで、図６に示すように、リードフレーム１から切り放したのち、各リード端子１ｂのうちパッケージ部６から突出する部分を、パッケージ部６の下面と略同一平面状になるように折り曲げることにより、完成品とするのである。
【００１８】
次に、図７及び図８は、第２の実施形態を示す。
【００１９】
この第２の実施形態は、メインＩＣチップ２の上面にサブＩＣチップ３をマウントすることに、導電粒子を混入した接着フィルム７を使用した場合である。
【００２０】
すなわち、この接着フィルム７を、前記メインＩＣチップ２とサブＩＣチップ３との間に介挿したのち、サブＩＣチップ３を、メインＩＣチップ２に向かって、その間の接着フィルム７を圧縮変形するように押圧し、この押圧を保持した状態で、加熱等にて前記接着フィルム７を乾燥・硬化することにより、サブＩＣチップ３を、メインＩＣチップ２に対してマウントするのである。
【００２１】
前記したサブＩＣチップ３のメインＩＣチップ２に向う押圧により、前記メインＩＣチップ２における各バンプ２ｂ及びサブＩＣチップ３における各バンプ３ｂの両方が、前記接着フィルム７の中に互いに相対向して溶融することなく食い込むことにより、この接着フィルム７に混入した導電粒子が、当該両バンプ２ｂ，３ｂの相互間に挟まれ、この導電粒子を介して両バンプ２ｂ，３ｂが互いに電気的に接続されることになるのである。
【００２２】
すなわち、この第２の実施形態によると、サブＩＣチップ３を、メインＩＣチップ２に対して、その間に導電粒子を混入した接着フィルム７を介挿した状態で押圧し、この押圧したままで前記接着フィルム７を乾燥・硬化するだけで、電気的な接続とマウントとが同時にできるから、これに要するコストを、前記第１の実施形態の場合よりも低減できるのである。
【００２３】
また、前記した実施の形態は、サブＩＣチップ３をマウントしたメインＩＣチップ２を、リードフレーム１に対してマウントして半導体装置を構成する場合であったが、本発明は、これに限らず、サブＩＣチップ３をマウントしたメインＩＣチップ２を、プリント基板に対してマウントして半導体装置を構成する場合にも適用できることは言うまでなく、更には、メインＩＣチップ２にマウントするサブＩＣチップ３は、一個に限らず、複数個のサブＩＣチップを横に並べてマウントするようにしても良いのである。
【図面の簡単な説明】
【図１】第１の実施形態を示す分解斜視図である。
【図２】図１の縦断正面図である。
【図３】第１の実施形態においてメインＩＣチップにサブＩＣチップをマウントした状態を示す縦断正面図である。
【図４】第１の実施形態においてサブＩＣチップをマウントしたメインＩＣチップをリードフレームに対してマウントした状態を示す縦断正面図である。
【図５】第１の実施形態において全体を密封するパッケージ部を成形した状態を示す縦断正面図である。
【図６】第１の実施形態における半導体装置の縦断正面図である。
【図７】第２の実施形態において分解した状態を示す縦断正面図である。
【図８】第２の実施形態においてメインＩＣチップにサブＩＣチップをマウントした状態を示す縦断正面図である。
【符号の説明】
１ リードフレーム
１ａ チップマウント部
１ｂ リード端子
２ メインＩＣチップ
２ａ 接続用メイン電極パッド
２ｂ バンプ
３ サブＩＣチップ
３ａ 接続用サブ電極パッド
３ｂ バンプ
４ 合成樹脂の接着剤
５ 金属線
６ パッケージ部
７ 接着フィルム
【発明の属する技術分野】
本発明は、複数個のＩＣチップを、一体的に接合した半導体装置の構造に関するものである。
【０００２】
【従来の技術と発明が解決しようとする課題】
一般に、半導体装置は、各種の回路素子を形成したＩＣチップを、リードフレーム又はプリント基板等に搭載し、このＩＣチップにおける各外部接続端子と、リードフレームにおける各リード端子又はプリント基板における配線パターンとの間を、金属ワイヤによるワイヤーボインディングにて接続したのち、これらの全体を合成樹脂製のパッケージにて密封すると言う構成にしていることは周知の通りである。
【０００３】
従って、この従来の半導体装置において、そのＩＣチップにおける回路素子の数を多くするには、当該ＩＣチップの横幅及び長さ寸法を大きくするか、複数個のＩＣチップを横に並べた形態にしなければならず、半導体装置における横幅及び長さ寸法が大きくなるから、この半導体装置をプリント基板に装着したときに大きい占有領域を必要することになるから、プリント基板に対する各種電子部品の実装密度が低下し、プリント基板の大型化、ひいては、電気機器の大型化を招来すると言う問題があった。
【０００４】
本発明は、この問題を、複数のＩＣチップを使用して解消した半導体装置の構造を提供することを技術的課題とするものである。
【０００５】
【課題を解決するための手段】
この技術的課題を達成するため本発明は、
「少なくとも上面に回路素子を形成したメインＩＣチップと、少なくとも片面に回路素子を形成して成る一つのサブＩＣチップとから成り、
前記サブＩＣチップを、前記メインＩＣチップの上面側に、当該サブＩＣチップの片面における回路素子が前記メインＩＣチップにおける回路素子に対面するよう下向きにして配設し、
前記メインＩＣチップにおける上面には、当該上面のうち前記サブＩＣチップよりも外側の部位に、前記両ＩＣチップと外部とを接続するワイヤボンディング用パッドの多数個を設けるとともに、当該上面のうち前記サブＩＣチップに対向する部分に、ＩＣチップ間の接続用メイン電極パッドの多数個を設け、
前記サブＩＣチップのうち前記メインＩＣチップの上面に対向する面に、前記メインＩＣチップにおける各接続用メイン電極パッドの各々に対応する箇所ごとに接続用サブ電極パッドを各々形成して、これら両ＩＣチップにおける各接続用メイン電極パッド及びサブ電極パッドの各々に突出するバンプを設け、
前記両ＩＣチップの間には、導電粒子が混入した接着フィルムを介挿し、
前記サブＩＣチップを前記メインＩＣチップに対して、その間に介挿した前記接着フィルムを、前記メインＩＣチップにおける各接続用メイン電極パッドに設けたバンプと前記サブＩＣチップにおける各接続用サブ電極パッドに設けたバンプとの両方が、互いに相対向して当該接着フィルムの中に溶融することなく食い込むように圧縮変形してマウントした。」
ことを特徴としている。
【０００６】
【発明の作用・効果】
このように構成したことにより、半導体装置を、メインＩＣチップの上面に、サブＩＣチップを重ね合わせた形態にすることができるから、半導体装置における回路素子の数を、当該半導体装置における横幅及び長さ寸法を大きくすることなく、多くすることができるのである。
【０００７】
従って、半導体装置における高さ寸法が、メインＩＣチップの上面にサブＩＣチップを重ねる分だけ高くなるものの、この半導体装置をプリント基板等に装着したときにおける占有面積を大幅に縮小できるから、プリント基板等の小型化、ひいては、電気機器の小型化を図ることができるのである。
【０００８】
しかも、前記メインＩＣチップにおける回路素子と、その上面に配設したサブＩＣチップにおける回路素子とが互いに対面すると言う形態にすることに加えて、サブＩＣチップのうち前記メインＩＣチップに対向する面に形成した各接続用サブ電極パッドと、メインＩＣチップの上面に形成した各接続用メイン電極パッドとを、前記両ＩＣチップの間に介挿した導電粒子入りの接着フィルムにて、前記両ＩＣチップの各接続用メイン電極パッド及びサブ電極パッドの各々に設けた突出するバンプが前記接着フィルムの中に互いに相対向して溶融することなく食い込むようにして接着すると言う構成にしたことにより、前記接着フィルムにて両ＩＣチップの一体化を達成できるとともに、両ＩＣチップにおける回路素子を、両ＩＣチップの各々及び接着フィルムにて確実に保護することができる。
【０００９】
更にまた、両ＩＣチップの間に、導電粒子が混入した接着フィルムを介挿したことにより、この接着フィルムにおける導電粒子が、前記接着フィルムの中に相対向して食い込むというメインＩＣチップにおけるバンプとサブＩＣチップにおけるバンプとの相互間に挟まれて、その間を電気的に接続することになるから、両ＩＣチップの相互間における電気的な接続の確実性を助長できる。その上、このように構成すると、両ＩＣチップの相互間における電気的な接続と、サブＩＣチップのメインＩＣチップに対するマウントとが同時にできるから、両ＩＣチップの一体化に要するコストをも低減できるのである。
【００１０】
【発明の実施の形態】
以下、本発明の実施の形態を図面について説明する。
【００１１】
図１〜図６は、第１の実施形態を示す。
【００１２】
この図において符号１は、矩形状のチップマウント部１ａと、このチップマウント部１ａにおける四つの各辺から外向きに延びる複数本のリード端子１ｂとを備えたリードフレームを示す。
【００１３】
また、符号２は、前記リードフレーム１におけるチップマウント部１ａの上面にマウントされるメインＩＣチップを示し、このメインＩＣチップ２の上面には、図示しない能動素子又は受動素子等のような回路素子の多数個が形成されていると共に、その周囲に、外部と接続するためのワイヤボンディング用パッド２ｃの多数個が、その内側に後述するサブＩＣチップ３に対する接続用のメイン電極パッド２ａの多数個が各々形成されている。
【００１４】
更にまた、符号３は、前記メインＩＣチップ２の上面にマウントされるサブＩＣチップを示し、このサブＩＣチップ３における表裏両面のうち片面には、前記メインＩＣチップ２と同様に図示しない能動素子又は受動素子等のような回路素子の多数個が形成されていると共に、前記メインＩＣチップ２の上面における各メイン電極パッド２ｂの各々に対応する箇所ごとに接続用のサブ電極パッド３ａが形成されている。
【００１４】
そして、前記メインＩＣチップ２における各接続用メイン電極パッド２ａ、及び前記サブＩＣチップ３における各接続用サブ電極パッド３ａの各々に、金によるバンプ２ｂ，３ｂを、突出するように設ける一方、前記サブＩＣチップ３を、図３に示すように、その回路素子及び接続用サブ電極パッド３ａを形成した面を下向きにして、前記メインＩＣチップ２の上面側に、当該サブＩＣチップ３の各接続用サブ電極パッド３ａにおけるバンプ３ｂの各々が、メインＩＣチップ２の各接続用メイン電極パッド２ａにおけるバンプ２ｂの各々に接当するように載置したのち、全体を加熱しながら、サブＩＣチップ３をメインＩＣチップ２に対して押圧（この押圧と同時に超音波による振動を付与しても良い）することにより、互いに接当するバンプ２ｂ，３ｂの部分に押圧力が集中するから、互いに接当するバンプ２ｂ，３ｂを確実に電気的に接合することができる。
【００１５】
次いで、前記メインＩＣチップ２の上面と、前記サブＩＣチップ３の下面との間の隙間に、エポキシ樹脂等の合成樹脂による接着剤４又はエラストマーを充填したのち、これらの全体を、図４に示すように、前記リードフレーム１におけるチップマウント部１ａの上面に、前記メインＩＣチップ２を接着剤等にて固着するようにしてマウントする。
【００１６】
次いで、前記メインＩＣチップ２の上面における各ワイヤボンディング用パッド２ｃと、リードフレーム１における各リード端子１ｂとの間を、細い金属線５によるワイヤボンディングにて電気的に接続する。
【００１７】
そして、図５に示すように、全体を密封する合成樹脂製のパッケージ部６を、トランスファ成形によって成形する。次いで、図６に示すように、リードフレーム１から切り放したのち、各リード端子１ｂのうちパッケージ部６から突出する部分を、パッケージ部６の下面と略同一平面状になるように折り曲げることにより、完成品とするのである。
【００１８】
次に、図７及び図８は、第２の実施形態を示す。
【００１９】
この第２の実施形態は、メインＩＣチップ２の上面にサブＩＣチップ３をマウントすることに、導電粒子を混入した接着フィルム７を使用した場合である。
【００２０】
すなわち、この接着フィルム７を、前記メインＩＣチップ２とサブＩＣチップ３との間に介挿したのち、サブＩＣチップ３を、メインＩＣチップ２に向かって、その間の接着フィルム７を圧縮変形するように押圧し、この押圧を保持した状態で、加熱等にて前記接着フィルム７を乾燥・硬化することにより、サブＩＣチップ３を、メインＩＣチップ２に対してマウントするのである。
【００２１】
前記したサブＩＣチップ３のメインＩＣチップ２に向う押圧により、前記メインＩＣチップ２における各バンプ２ｂ及びサブＩＣチップ３における各バンプ３ｂの両方が、前記接着フィルム７の中に互いに相対向して溶融することなく食い込むことにより、この接着フィルム７に混入した導電粒子が、当該両バンプ２ｂ，３ｂの相互間に挟まれ、この導電粒子を介して両バンプ２ｂ，３ｂが互いに電気的に接続されることになるのである。
【００２２】
すなわち、この第２の実施形態によると、サブＩＣチップ３を、メインＩＣチップ２に対して、その間に導電粒子を混入した接着フィルム７を介挿した状態で押圧し、この押圧したままで前記接着フィルム７を乾燥・硬化するだけで、電気的な接続とマウントとが同時にできるから、これに要するコストを、前記第１の実施形態の場合よりも低減できるのである。
【００２３】
また、前記した実施の形態は、サブＩＣチップ３をマウントしたメインＩＣチップ２を、リードフレーム１に対してマウントして半導体装置を構成する場合であったが、本発明は、これに限らず、サブＩＣチップ３をマウントしたメインＩＣチップ２を、プリント基板に対してマウントして半導体装置を構成する場合にも適用できることは言うまでなく、更には、メインＩＣチップ２にマウントするサブＩＣチップ３は、一個に限らず、複数個のサブＩＣチップを横に並べてマウントするようにしても良いのである。
【図面の簡単な説明】
【図１】第１の実施形態を示す分解斜視図である。
【図２】図１の縦断正面図である。
【図３】第１の実施形態においてメインＩＣチップにサブＩＣチップをマウントした状態を示す縦断正面図である。
【図４】第１の実施形態においてサブＩＣチップをマウントしたメインＩＣチップをリードフレームに対してマウントした状態を示す縦断正面図である。
【図５】第１の実施形態において全体を密封するパッケージ部を成形した状態を示す縦断正面図である。
【図６】第１の実施形態における半導体装置の縦断正面図である。
【図７】第２の実施形態において分解した状態を示す縦断正面図である。
【図８】第２の実施形態においてメインＩＣチップにサブＩＣチップをマウントした状態を示す縦断正面図である。
【符号の説明】
１ リードフレーム
１ａ チップマウント部
１ｂ リード端子
２ メインＩＣチップ
２ａ 接続用メイン電極パッド
２ｂ バンプ
３ サブＩＣチップ
３ａ 接続用サブ電極パッド
３ｂ バンプ
４ 合成樹脂の接着剤
５ 金属線
６ パッケージ部
７ 接着フィルム
Claims (1)
- 少なくとも上面に回路素子を形成したメインＩＣチップと、少なくとも片面に回路素子を形成して成る一つのサブＩＣチップとから成り、
前記サブＩＣチップを、前記メインＩＣチップの上面側に、当該サブＩＣチップの片面における回路素子が前記メインＩＣチップにおける回路素子に対面するよう下向きにして配設し、
前記メインＩＣチップにおける上面には、当該上面のうち前記サブＩＣチップよりも外側の部位に、前記両ＩＣチップと外部とを接続するワイヤボンディング用パッドの多数個を設けるとともに、当該上面のうち前記サブＩＣチップに対向する部分に、ＩＣチップ間の接続用メイン電極パッドの多数個を設け、
前記サブＩＣチップのうち前記メインＩＣチップの上面に対向する面に、前記メインＩＣチップにおける各接続用メイン電極パッドの各々に対応する箇所ごとに接続用サブ電極パッドを各々形成して、これら両ＩＣチップにおける各接続用メイン電極パッド及びサブ電極パッドの各々に突出するバンプを設け、
前記両ＩＣチップの間には、導電粒子が混入した接着フィルムを介挿し、
前記サブＩＣチップを前記メインＩＣチップに対して、その間に介挿した前記接着フィルムを、前記メインＩＣチップにおける各接続用メイン電極パッドに設けたバンプと前記サブＩＣチップにおける各接続用サブ電極パッドに設けたバンプとの両方が、互いに相対向して当該接着フィルムの中に溶融することなく食い込むように圧縮変形してマウントしたことを特徴とする複数のＩＣチップを備えた半導体装置の構造。
Priority Applications (7)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP14509597A JP3543253B2 (ja) | 1997-06-03 | 1997-06-03 | 複数のｉｃチップを備えた半導体装置の構造 |
| KR10-2004-7000090A KR100467946B1 (ko) | 1997-01-24 | 1998-01-22 | 반도체 칩의 제조방법 |
| KR10-1998-0707403A KR100522223B1 (ko) | 1997-01-24 | 1998-01-22 | 반도체장치및그제조방법 |
| EP98900725A EP0890989A4 (en) | 1997-01-24 | 1998-01-22 | SEMICONDUCTOR DEVICE AND METHOD FOR PRODUCING THE DEVICE |
| US09/155,134 US6133637A (en) | 1997-01-24 | 1998-01-22 | Semiconductor device having a plurality of semiconductor chips |
| PCT/JP1998/000281 WO1998033217A1 (en) | 1997-01-24 | 1998-01-22 | Semiconductor device and method for manufacturing thereof |
| US09/612,480 US6458609B1 (en) | 1997-01-24 | 2000-07-07 | Semiconductor device and method for manufacturing thereof |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP14509597A JP3543253B2 (ja) | 1997-06-03 | 1997-06-03 | 複数のｉｃチップを備えた半導体装置の構造 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH10335576A JPH10335576A (ja) | 1998-12-18 |
| JP3543253B2 true JP3543253B2 (ja) | 2004-07-14 |
Family
ID=15377266
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP14509597A Expired - Fee Related JP3543253B2 (ja) | 1997-01-24 | 1997-06-03 | 複数のｉｃチップを備えた半導体装置の構造 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3543253B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8981574B2 (en) | 2012-12-20 | 2015-03-17 | Samsung Electronics Co., Ltd. | Semiconductor package |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3413120B2 (ja) | 1999-02-23 | 2003-06-03 | ローム株式会社 | チップ・オン・チップ構造の半導体装置 |
| TWI414580B (zh) * | 2006-10-31 | 2013-11-11 | Sumitomo Bakelite Co | 黏著帶及使用該黏著帶而成之半導體裝置 |
| WO2012107972A1 (ja) | 2011-02-10 | 2012-08-16 | パナソニック株式会社 | 半導体装置 |
-
1997
- 1997-06-03 JP JP14509597A patent/JP3543253B2/ja not_active Expired - Fee Related
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8981574B2 (en) | 2012-12-20 | 2015-03-17 | Samsung Electronics Co., Ltd. | Semiconductor package |
| US9633973B2 (en) | 2012-12-20 | 2017-04-25 | Samsung Electronics Co., Ltd. | Semiconductor package |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH10335576A (ja) | 1998-12-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3349058B2 (ja) | 複数のｉｃチップを備えた半導体装置の構造 | |
| JP2914944B2 (ja) | ボトムリードパッケージ | |
| JP3014344B2 (ja) | カラムリードを有する半導体チップパッケージ及びその製造方法 | |
| US5949135A (en) | Module mounted with semiconductor device | |
| KR100984132B1 (ko) | 반도체 패키지 및 그 실장방법 | |
| JP4075204B2 (ja) | 積層型半導体装置 | |
| JP2001077294A (ja) | 半導体装置 | |
| JPH1126678A (ja) | 電子部品のリード構造 | |
| JP3543253B2 (ja) | 複数のｉｃチップを備えた半導体装置の構造 | |
| JP2001035961A (ja) | 半導体装置及びその製造方法 | |
| JP3519924B2 (ja) | 半導体装置の構造及びその製造方法 | |
| JP3286196B2 (ja) | 複数のｉｃチップを備えた密封型半導体装置の構造 | |
| JP4189161B2 (ja) | リードフレーム及び半導体装置並びにそれらの製造方法 | |
| JP3248853B2 (ja) | 複数のｉｃチップを備えた密封型半導体装置の構造 | |
| JP3510520B2 (ja) | 半導体パッケージ及びその製造方法 | |
| JPH10209370A (ja) | 複数のｉｃチップを備えた密封型半導体装置の構造 | |
| JP3543254B2 (ja) | 複数のｉｃチップを備えた半導体装置の構造 | |
| JP2842753B2 (ja) | 半導体装置 | |
| EP0999586A2 (en) | Semiconductor device and method of producing same | |
| JP3495566B2 (ja) | 半導体装置 | |
| JP2602834B2 (ja) | 半導体装置 | |
| JPH09172033A (ja) | 半導体装置およびその製造方法 | |
| JP3696360B2 (ja) | 半導体装置 | |
| JP3543251B2 (ja) | Ｉｃチップのボンディング装置 | |
| KR100218335B1 (ko) | 칩 사이즈 패키지 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20040325 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| LAPS | Cancellation because of no payment of annual fees |