JPH01108754A - 半導体装置用リードフレーム - Google Patents
半導体装置用リードフレームInfo
- Publication number
- JPH01108754A JPH01108754A JP62265962A JP26596287A JPH01108754A JP H01108754 A JPH01108754 A JP H01108754A JP 62265962 A JP62265962 A JP 62265962A JP 26596287 A JP26596287 A JP 26596287A JP H01108754 A JPH01108754 A JP H01108754A
- Authority
- JP
- Japan
- Prior art keywords
- lead
- pellet
- lead frame
- bonding
- electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 26
- 239000008188 pellet Substances 0.000 claims abstract description 32
- 229910052751 metal Inorganic materials 0.000 claims abstract description 12
- 239000002184 metal Substances 0.000 claims abstract description 12
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 abstract description 3
- 229910052802 copper Inorganic materials 0.000 abstract description 3
- 239000010949 copper Substances 0.000 abstract description 3
- 238000004519 manufacturing process Methods 0.000 description 6
- 238000000605 extraction Methods 0.000 description 3
- 238000000034 method Methods 0.000 description 3
- 229910052782 aluminium Inorganic materials 0.000 description 2
- 238000005452 bending Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 239000004593 Epoxy Substances 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 238000005219 brazing Methods 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 238000004080 punching Methods 0.000 description 1
- 239000011347 resin Substances 0.000 description 1
- 229920005989 resin Polymers 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
- H01L2224/491—Disposition
- H01L2224/4911—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
- H01L2224/49111—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain the connectors connecting two common bonding areas, e.g. Litz or braid wires
Landscapes
- Lead Frames For Integrated Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
［発明の目的］
（産業上の利用分野）
本発明は、樹脂封止型半導体装置用リードフレームに関
するもので、特にリードフレームのワイヤボンディング
領域の増大を計ったもので、定格電流の大きな電力用半
導体装置のリードフレームとして使用される。
するもので、特にリードフレームのワイヤボンディング
領域の増大を計ったもので、定格電流の大きな電力用半
導体装置のリードフレームとして使用される。
（従来の技術）
半導体装置用リードフレームは、通常金属板をプレス打
抜き又はエツチングにより成形加工して作られる。 リ
ードフレームは、半導体ペレットを搭載するディスク部
と呼ばれる金属台板、半導体ペレットの電極にボンディ
ングワイヤで接続される電極部取出しリード及びこれら
を１単位フレームとして複数フレームを連結する連結枠
等とから構成される。 又連結枠には多数の搬送孔が設
けられ、半導体装置の組立て作業が１単位フレームずつ
連続して実施できる。・トランジスタやＩＣの組立ては
自動機械化した生産方式がとられ、リードフレームはこ
れに適した部材として一般に半導体装置の製造に広く利
用されている。
抜き又はエツチングにより成形加工して作られる。 リ
ードフレームは、半導体ペレットを搭載するディスク部
と呼ばれる金属台板、半導体ペレットの電極にボンディ
ングワイヤで接続される電極部取出しリード及びこれら
を１単位フレームとして複数フレームを連結する連結枠
等とから構成される。 又連結枠には多数の搬送孔が設
けられ、半導体装置の組立て作業が１単位フレームずつ
連続して実施できる。・トランジスタやＩＣの組立ては
自動機械化した生産方式がとられ、リードフレームはこ
れに適した部材として一般に半導体装置の製造に広く利
用されている。
従来の半導体装置用リードフレームの１例を第４図に示
す、 本リードフレームは１０単位フレームから成るも
のであるが、図面にはその２単位フレームを示す、 デ
ィスク部２には半導体ペレットが搭載されと共に放熱板
を兼ねる。 符号３及び４は電極取出しリードで、それ
ぞれワイヤボンディング部３ａ及び４ａ並びにリード部
３ｂ及び４ｂから成る。 ５は連結枠で製造工程におい
て使用され、完成した装置には切断除去されるものであ
る。
す、 本リードフレームは１０単位フレームから成るも
のであるが、図面にはその２単位フレームを示す、 デ
ィスク部２には半導体ペレットが搭載されと共に放熱板
を兼ねる。 符号３及び４は電極取出しリードで、それ
ぞれワイヤボンディング部３ａ及び４ａ並びにリード部
３ｂ及び４ｂから成る。 ５は連結枠で製造工程におい
て使用され、完成した装置には切断除去されるものであ
る。
第５図は従来のリードフレームに電力用トランジスタ・
ペレット（６，Ｏｎｎ口）６をマウントした状態を示す
平面図である。 ペレットの裏面はコレクタ電極で、ろ
う材等を介してディスク部２に固着される。 ペレット
表面のエミッタ電極は２本の直径４００μ階のアルミボ
ンディングワイヤ７により、又ベース電極は１本の前記
ワイヤにより、それぞれエミッタ側リード３のボン°デ
ィング部３ａ及びベース側リード４のボンディング部４
ａに固着される。 この細線による配線工程はワイヤボ
ンディングと呼ばれ、熱圧着又は超音波ボンディング等
の方法が用いられる。 その後エポキシ等の樹脂により
封止し、個々のペレットに切断して半導体装置が得られ
る。
ペレット（６，Ｏｎｎ口）６をマウントした状態を示す
平面図である。 ペレットの裏面はコレクタ電極で、ろ
う材等を介してディスク部２に固着される。 ペレット
表面のエミッタ電極は２本の直径４００μ階のアルミボ
ンディングワイヤ７により、又ベース電極は１本の前記
ワイヤにより、それぞれエミッタ側リード３のボン°デ
ィング部３ａ及びベース側リード４のボンディング部４
ａに固着される。 この細線による配線工程はワイヤボ
ンディングと呼ばれ、熱圧着又は超音波ボンディング等
の方法が用いられる。 その後エポキシ等の樹脂により
封止し、個々のペレットに切断して半導体装置が得られ
る。
本構造のリードフレームでは、１つのボンディング部に
対しボンディングワイヤが２本までしか配線できない、
したがって、コレクタ電流定格ＩＣ＝４０Ａ程度まで
の製品にしか適用できない。
対しボンディングワイヤが２本までしか配線できない、
したがって、コレクタ電流定格ＩＣ＝４０Ａ程度まで
の製品にしか適用できない。
（発明が解決しようとする問題点）
半導体製造技術の進歩等により、半導体ペレットの定格
電流値も向上している。 上記従来のリードフレームに
搭載可能なペレットで、電流定格■。＝ ８ＯＡのもの
まで現われている。 そのなめにはエミッタ側ボンディ
ングワイヤは４本必要となる。 しかしながら前述の通
り本構造のリードフレームでは、ボンディングワイヤは
１つのワイヤボンディング部に対し２本までしか配線で
きなくて問題となっている。 このために従来は、これ
により大きいリードフレーム又はジャイアント・トラン
ジスタ・モジュール（Ｇ−ＴＲモジュール）のフレーム
に搭載していたが、外形が大きくなり又価格も高く問題
である。 小型バラゲージ、低価格化に対する市場のニ
ーズは高く、本構造のリードフレームへの搭載が必要と
なった。
電流値も向上している。 上記従来のリードフレームに
搭載可能なペレットで、電流定格■。＝ ８ＯＡのもの
まで現われている。 そのなめにはエミッタ側ボンディ
ングワイヤは４本必要となる。 しかしながら前述の通
り本構造のリードフレームでは、ボンディングワイヤは
１つのワイヤボンディング部に対し２本までしか配線で
きなくて問題となっている。 このために従来は、これ
により大きいリードフレーム又はジャイアント・トラン
ジスタ・モジュール（Ｇ−ＴＲモジュール）のフレーム
に搭載していたが、外形が大きくなり又価格も高く問題
である。 小型バラゲージ、低価格化に対する市場のニ
ーズは高く、本構造のリードフレームへの搭載が必要と
なった。
本発明の目的は、樹脂封止型半導体装置の外形を維持し
たまま、従来より電流定格の大きいペレット搭載を可能
とする改良されたリードフレームを提供することで、さ
らにこれにより半導体装置の小型パッケージ化、低価格
化を可能とすることである。
たまま、従来より電流定格の大きいペレット搭載を可能
とする改良されたリードフレームを提供することで、さ
らにこれにより半導体装置の小型パッケージ化、低価格
化を可能とすることである。
［発明の構成］
（問題点を解決するための手段と作用）本発明の半導体
装置用リードフレームは、半導体ペレットを搭載するデ
ィスク部と該ペレットの電極にボンディングワイヤで接
続される電極取出しリードとを有し、電極取出しリード
はワイヤボンディング部（ポスト又はパッドと呼ばれる
）とリード部とから構成される。
装置用リードフレームは、半導体ペレットを搭載するデ
ィスク部と該ペレットの電極にボンディングワイヤで接
続される電極取出しリードとを有し、電極取出しリード
はワイヤボンディング部（ポスト又はパッドと呼ばれる
）とリード部とから構成される。
本発明では、前記ワイヤボンディング部の面積を拡大し
、ペレットの主電流電極（例えばエミッタ電極）と電極
取出しリードとを接続するボンディングワイヤの本数を
増加し、従来よりも電流定格が大幅に増加したペレット
の搭載を可能にしたものである。
、ペレットの主電流電極（例えばエミッタ電極）と電極
取出しリードとを接続するボンディングワイヤの本数を
増加し、従来よりも電流定格が大幅に増加したペレット
の搭載を可能にしたものである。
ワイヤボンディング部の面積を拡大する手段は、帯状金
属板のディスク部に近い端部を一体のまま残すとともに
長手方向に沿う切欠きによりＵ字形帯状金属板を形成し
、その金属板の一方の帯状片を前記端部を折り目として
ディスク部のペレット搭載面側に折り曲げてワイヤボン
ディング部とし、他方の帯状片をリード部とすることに
より行う。
属板のディスク部に近い端部を一体のまま残すとともに
長手方向に沿う切欠きによりＵ字形帯状金属板を形成し
、その金属板の一方の帯状片を前記端部を折り目として
ディスク部のペレット搭載面側に折り曲げてワイヤボン
ディング部とし、他方の帯状片をリード部とすることに
より行う。
（実施例）
本発明の実施例を図面を参照して説明する。
第１図に本発明による半導体装置用リードフレームの形
状を示す、 本リードフレームは単位フレームを１０個
連接したものであるが、そのうち２個分を示す、 符号
１２は半導体ペレットを搭載するディスク部、１３は電
極取出しリード（例えばエミッタ側）、１４も電極取出
しリード（例えばベース側）で、それぞれワイヤボンデ
ィング部１３ａ、１４８及びリード部１３ｔ）、１４ｂ
とから成る。 ワイヤボンディング部はペレットの電極
とリードとを接続するワイヤをボンディングする領域で
、後述する折り曲げられた銅等から成る金属の帯状片で
ある。 リード部は外部回路と接続する帯状片で、その
ディスク部側の端部はワイヤボンディング部の折り目と
一体である。
状を示す、 本リードフレームは単位フレームを１０個
連接したものであるが、そのうち２個分を示す、 符号
１２は半導体ペレットを搭載するディスク部、１３は電
極取出しリード（例えばエミッタ側）、１４も電極取出
しリード（例えばベース側）で、それぞれワイヤボンデ
ィング部１３ａ、１４８及びリード部１３ｔ）、１４ｂ
とから成る。 ワイヤボンディング部はペレットの電極
とリードとを接続するワイヤをボンディングする領域で
、後述する折り曲げられた銅等から成る金属の帯状片で
ある。 リード部は外部回路と接続する帯状片で、その
ディスク部側の端部はワイヤボンディング部の折り目と
一体である。
次に第１図のリードフレームの製造方法の１例について
第３図を参照して説明する。 最初に銅系金属板をプレ
スで打ち抜き、第３図に示す形状の部材を得る。 同図
において、Ｕ字形帯状金属板１３Ｃ，１４Ｃは、ディス
ク部に近い側の端部１９を一体のまま残すとともに長手
方向に沿う切欠き２０により形成される。 次に２次加
工により、端部１９を折り目として一方の帯状片１３ａ
。
第３図を参照して説明する。 最初に銅系金属板をプレ
スで打ち抜き、第３図に示す形状の部材を得る。 同図
において、Ｕ字形帯状金属板１３Ｃ，１４Ｃは、ディス
ク部に近い側の端部１９を一体のまま残すとともに長手
方向に沿う切欠き２０により形成される。 次に２次加
工により、端部１９を折り目として一方の帯状片１３ａ
。
１４ａをディスク部１２のペレット搭載面側に折り曲げ
てワイヤボンディング部１３ａ、１４ａを形成し、他方
の帯状片１３ｂ、１４ｂをリード部とし、第１図に示す
形状のリードフレームが得られる。
てワイヤボンディング部１３ａ、１４ａを形成し、他方
の帯状片１３ｂ、１４ｂをリード部とし、第１図に示す
形状のリードフレームが得られる。
第２図に本発明のリードフレームを使用し、電流定格Ｉ
Ｃ＝８ＯＡの電力用トランジスタペレット１６をディス
ク部１２に搭載した図を示す、 ペレット１６の表面に
はエミッタパッドが４つあって、４木のアルミ線（４０
０μｍφ）１７により、エミッタｌＸｌ！ＩＴ４ｆｉ取
出しリード１３のワイヤボンディング部１３ａにＵＳボ
ンディングされる。 エミッタを流はほぼコレクタ電流
に等しく、ボンディングワイヤ１本当りの許容電流は約
２０Ａを限度としたものである。 ベース側電極取出し
リード１４は、従来と同様１本のボンディングワイヤ１
７によりペレット表面上のベース電極に９１１される。
Ｃ＝８ＯＡの電力用トランジスタペレット１６をディス
ク部１２に搭載した図を示す、 ペレット１６の表面に
はエミッタパッドが４つあって、４木のアルミ線（４０
０μｍφ）１７により、エミッタｌＸｌ！ＩＴ４ｆｉ取
出しリード１３のワイヤボンディング部１３ａにＵＳボ
ンディングされる。 エミッタを流はほぼコレクタ電流
に等しく、ボンディングワイヤ１本当りの許容電流は約
２０Ａを限度としたものである。 ベース側電極取出し
リード１４は、従来と同様１本のボンディングワイヤ１
７によりペレット表面上のベース電極に９１１される。
本実施例におけるリードフレームでは、電極取出しリー
ドの幅をあらかじめ広くしておいて、切欠きを入れてＵ
字形とし、一方の帯状片を折り曲げてワイヤボンディン
グ部とするので、そのワイヤボンディングできる面積は
大幅に増加し、ボンディングワイヤ本数は１つのリード
当り従来の２本より８本まで配線可能となった。 これ
にともない主電流定格１００Ａ程度までのペレットの搭
載が可能とな゛った。
ドの幅をあらかじめ広くしておいて、切欠きを入れてＵ
字形とし、一方の帯状片を折り曲げてワイヤボンディン
グ部とするので、そのワイヤボンディングできる面積は
大幅に増加し、ボンディングワイヤ本数は１つのリード
当り従来の２本より８本まで配線可能となった。 これ
にともない主電流定格１００Ａ程度までのペレットの搭
載が可能とな゛った。
［発明の効果］
本発明の半導体装置用リードフレームにおいては、前述
のように電極取出しリードの帯状片を折り曲げてワイヤ
ボンディング部としたので、従来の半導体装置の外形を
維持したまま、ワイヤボンディング部のボンディングに
使用できる領域を著しく拡大することが可能となり、従
来よりも定格電流値が大幅に大きいペレットを搭載する
ことができるようになった。
のように電極取出しリードの帯状片を折り曲げてワイヤ
ボンディング部としたので、従来の半導体装置の外形を
維持したまま、ワイヤボンディング部のボンディングに
使用できる領域を著しく拡大することが可能となり、従
来よりも定格電流値が大幅に大きいペレットを搭載する
ことができるようになった。
従来は例えば電流定格３０Ａ以上のペレットは、ジャイ
アント・トランジスタ・モジュール或いは更に大きいフ
レームに搭載していたので、外形も大きく、価格も高く
なったが、本発明のリードフレームを使用すれば、外形
は従来とほぼ同一で、電流定格の大きい半導体装置が得
られ、小型パラゲージ化、低価格化を実現できた。
アント・トランジスタ・モジュール或いは更に大きいフ
レームに搭載していたので、外形も大きく、価格も高く
なったが、本発明のリードフレームを使用すれば、外形
は従来とほぼ同一で、電流定格の大きい半導体装置が得
られ、小型パラゲージ化、低価格化を実現できた。
第１図＜ａ ）及び＜ｂ ＞は本発明の半導体装置用リ
ードフレームのそれぞれ平」図及び側面図、第２図は本
発明のリードフレームに半導体へレットを搭載した平面
図、第３図は本発明のリードフレームの製造工程を説明
する図、第４図（ａ ＞及び（ｂ）は従来のリードフレ
ームのそれぞれ平面図及び側面図、第５図は従来のリー
ドフレームに半導体ペレットを搭載した平面図である。 ２．１２・・・ディスク部、 ３．１３・・・電極取出
しリード（エミッタ側）、 ４．１４・・・電極取出し
リード（ベース側）、 ３ａ、４ａ、１３ａ。 １４ａ・・・ワイヤボンディング部、 ３ｂ 、 ４ｂ
。 １３ｂ、１４ｂ・・・リード部、 ６．１６・・・半導
体ペレット、 ７，１７・・・ボンディングワイヤ、１
９・・・端部、 ２０・・・切欠き。 Ｚ 鴇 ＼ 、口 、−区
ードフレームのそれぞれ平」図及び側面図、第２図は本
発明のリードフレームに半導体へレットを搭載した平面
図、第３図は本発明のリードフレームの製造工程を説明
する図、第４図（ａ ＞及び（ｂ）は従来のリードフレ
ームのそれぞれ平面図及び側面図、第５図は従来のリー
ドフレームに半導体ペレットを搭載した平面図である。 ２．１２・・・ディスク部、 ３．１３・・・電極取出
しリード（エミッタ側）、 ４．１４・・・電極取出し
リード（ベース側）、 ３ａ、４ａ、１３ａ。 １４ａ・・・ワイヤボンディング部、 ３ｂ 、 ４ｂ
。 １３ｂ、１４ｂ・・・リード部、 ６．１６・・・半導
体ペレット、 ７，１７・・・ボンディングワイヤ、１
９・・・端部、 ２０・・・切欠き。 Ｚ 鴇 ＼ 、口 、−区
Claims (1)
- 【特許請求の範囲】 １ 半導体ペレットを搭載するディスク部と、該ペレッ
トの電極にボンディングワイヤで接続される電極取出し
リードとを有するリードフレームにおいて、 電極取出しリードが、ディスク部に近い端部を一体のま
ま残すと共に長手方向に沿う切欠きにより形成されるＵ
字形帯状金属板からなり、該Ｕ字形帯状金属板の一方の
帯状片を前記端部を折り目としてディスク部のペレット
搭載面側に折り曲げてワイヤボンディング部とし、他方
の帯状片をリード部とすることを特徴とする半導体装置
用リードフレーム。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62265962A JPH01108754A (ja) | 1987-10-21 | 1987-10-21 | 半導体装置用リードフレーム |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62265962A JPH01108754A (ja) | 1987-10-21 | 1987-10-21 | 半導体装置用リードフレーム |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH01108754A true JPH01108754A (ja) | 1989-04-26 |
Family
ID=17424472
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP62265962A Pending JPH01108754A (ja) | 1987-10-21 | 1987-10-21 | 半導体装置用リードフレーム |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH01108754A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN103824834A (zh) * | 2014-03-03 | 2014-05-28 | 无锡新洁能股份有限公司 | 一种具有改进型封装结构的半导体器件及其制造方法 |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5751266A (en) * | 1980-07-25 | 1982-03-26 | Pairen Chem Saabishiizu Ltd | Method and composition for forming phosphate coating |
-
1987
- 1987-10-21 JP JP62265962A patent/JPH01108754A/ja active Pending
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5751266A (en) * | 1980-07-25 | 1982-03-26 | Pairen Chem Saabishiizu Ltd | Method and composition for forming phosphate coating |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN103824834A (zh) * | 2014-03-03 | 2014-05-28 | 无锡新洁能股份有限公司 | 一种具有改进型封装结构的半导体器件及其制造方法 |
| CN103824834B (zh) * | 2014-03-03 | 2016-06-15 | 无锡新洁能股份有限公司 | 一种具有改进型封装结构的半导体器件及其制造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR970011649B1 (ko) | 반도체 장치의 제조방법 | |
| US6951982B2 (en) | Packaged microelectronic component assemblies | |
| US6627977B1 (en) | Semiconductor package including isolated ring structure | |
| US5793108A (en) | Semiconductor integrated circuit having a plurality of semiconductor chips | |
| JP2599748Y2 (ja) | リード露出型半導体パッケージ | |
| JP2708320B2 (ja) | マルチチップ型半導体装置及びその製造方法 | |
| JP4102012B2 (ja) | 半導体装置の製造方法および半導体装置 | |
| US6541846B2 (en) | Dual LOC semiconductor assembly employing floating lead finger structure | |
| US7709937B2 (en) | Method of manufacturing semiconductor device | |
| JPH0546045U (ja) | 半導体パツケージ | |
| JP5051463B2 (ja) | 積み重ね型パッケージ集積回路デバイスの製造方法 | |
| JPH09312375A (ja) | リードフレーム、半導体装置及び半導体装置の製造方法 | |
| KR950000205B1 (ko) | 리이드 프레임 및 이를 사용한 반도체 장치 | |
| US11538742B2 (en) | Packaged multichip module with conductive connectors | |
| JPH04236434A (ja) | 半導体装置 | |
| JPH01108754A (ja) | 半導体装置用リードフレーム | |
| JPH0322544A (ja) | 半導体装置 | |
| JPH0817870A (ja) | 半導体装置 | |
| JPS6352455A (ja) | 封止型半導体装置用リ−ドフレ−ム | |
| JPH04503283A (ja) | 半導体チップを含むインダクタンスの小さいカプセル封じパッケージ | |
| JP2564596B2 (ja) | 半導体装置の製造方法 | |
| JP2001135767A (ja) | 半導体装置およびその製造方法 | |
| JPH0525236Y2 (ja) | ||
| JPS5972755A (ja) | 半導体装置 | |
| US6472731B2 (en) | Solder clad lead frame for assembly of semiconductor devices and method |