JPH07106493A - リ−ドフレ−ムおよびこのリ−ドフレ−ムを用いた半導体パッケ−ジの製造方法 - Google Patents
リ−ドフレ−ムおよびこのリ−ドフレ−ムを用いた半導体パッケ−ジの製造方法Info
- Publication number
- JPH07106493A JPH07106493A JP5247810A JP24781093A JPH07106493A JP H07106493 A JPH07106493 A JP H07106493A JP 5247810 A JP5247810 A JP 5247810A JP 24781093 A JP24781093 A JP 24781093A JP H07106493 A JPH07106493 A JP H07106493A
- Authority
- JP
- Japan
- Prior art keywords
- lead frame
- lead
- pins
- hanging
- die pad
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/495—Lead-frames or other flat leads
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/495—Lead-frames or other flat leads
- H01L23/49541—Geometry of the lead-frame
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
- H01L2224/45001—Core members of the connector
- H01L2224/45099—Material
- H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
- H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/45144—Gold (Au) as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
- H01L2224/491—Disposition
- H01L2224/4912—Layout
- H01L2224/49171—Fan-out arrangements
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/42—Wire connectors; Manufacturing methods related thereto
- H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/42—Wire connectors; Manufacturing methods related thereto
- H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/42—Wire connectors; Manufacturing methods related thereto
- H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01079—Gold [Au]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/14—Integrated circuits
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
Landscapes
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Lead Frames For Integrated Circuits (AREA)
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
Abstract
(57)【要約】
【目的】 上記吊りピンの位置および数が変更されても
一種類の切断金型で加工できるリ−ドフレ−ムを提供す
ることを目的とするものである。 【構成】 リ−ドフレ−ム枠２と、このリ−ドフレ−ム
枠２内に複数の第１吊りピン６によって一体的に保持さ
れたダイパッド１６と、上記リ−ドフレ−ム枠２内に一
体的に設けられ、先端をこのダイパッド１６に対向させ
たリ−ド４とを具備するリ−ドフレ−ム１５であって、
上記複数の吊りピン６のうちの数本を、上記ダイパッド
１６に達しない寸法で設けられかつ第１の吊りピン６の
切断時に同時に切断されるダミ−の吊りピン１８に置き
換えたリ−ドフレ−ム１５である。
一種類の切断金型で加工できるリ−ドフレ−ムを提供す
ることを目的とするものである。 【構成】 リ−ドフレ−ム枠２と、このリ−ドフレ−ム
枠２内に複数の第１吊りピン６によって一体的に保持さ
れたダイパッド１６と、上記リ−ドフレ−ム枠２内に一
体的に設けられ、先端をこのダイパッド１６に対向させ
たリ−ド４とを具備するリ−ドフレ−ム１５であって、
上記複数の吊りピン６のうちの数本を、上記ダイパッド
１６に達しない寸法で設けられかつ第１の吊りピン６の
切断時に同時に切断されるダミ−の吊りピン１８に置き
換えたリ−ドフレ−ム１５である。
Description
【０００１】
【産業上の利用分野】この発明は、リ−ドフレ−ムおよ
びこのリ−ドフレ−ムを用いた半導体パッケ−ジの製造
方法に関するものである。
びこのリ−ドフレ−ムを用いた半導体パッケ−ジの製造
方法に関するものである。
【０００２】
【従来の技術】いわゆる半導体パッケ−ジは、半導体素
子をリ−ドフレ−ムと呼ばれる基板に搭載し、エポキシ
樹脂等で封止したものである。このような半導体パッケ
−ジに用いられるリ−ドフレ−ムは、リ−ドフレ−ム枠
と、このリ−ドフレ−ム枠内に吊りピンで保持されたダ
イパッド部と、上記リ−ドフレ−ム枠に設けられ先端を
このダイパッドに対向させる複数本のリ−ド部とからな
る。
子をリ−ドフレ−ムと呼ばれる基板に搭載し、エポキシ
樹脂等で封止したものである。このような半導体パッケ
−ジに用いられるリ−ドフレ−ムは、リ−ドフレ−ム枠
と、このリ−ドフレ−ム枠内に吊りピンで保持されたダ
イパッド部と、上記リ−ドフレ−ム枠に設けられ先端を
このダイパッドに対向させる複数本のリ−ド部とからな
る。
【０００３】このリ−ドフレ−ムを用いて半導体パッケ
−ジを製造する場合には、まず、上記半導体素子を上記
リ−ドフレ−ムのダイパッド部上に搭載（ダイボンディ
ング）する。そして、この半導体素子の電極と、上記リ
−ド部の先端とをワイヤボンディングにより接続する。
−ジを製造する場合には、まず、上記半導体素子を上記
リ−ドフレ−ムのダイパッド部上に搭載（ダイボンディ
ング）する。そして、この半導体素子の電極と、上記リ
−ド部の先端とをワイヤボンディングにより接続する。
【０００４】このようにして半導体素子が搭載されたリ
−ドフレ−ムは、樹脂封止され、この樹脂によって形成
される外囲器によって覆われる。ついで、上記吊りピン
を切断した後、上記外囲器から突出した上記リ−ド部の
他端部を所定の形状にフォ−ミングすることで「足」を
形成する。このことで、半導体パッケ−ジは完成する。
−ドフレ−ムは、樹脂封止され、この樹脂によって形成
される外囲器によって覆われる。ついで、上記吊りピン
を切断した後、上記外囲器から突出した上記リ−ド部の
他端部を所定の形状にフォ−ミングすることで「足」を
形成する。このことで、半導体パッケ−ジは完成する。
【０００５】
【発明が解決しようとする課題】ところで、近年、半導
体パッケ−ジの薄型化およびこの半導体パッケ−ジに搭
載される半導体素子の大型化が進行するなかで、以下に
説明するような要請がある。
体パッケ−ジの薄型化およびこの半導体パッケ−ジに搭
載される半導体素子の大型化が進行するなかで、以下に
説明するような要請がある。
【０００６】第１に、半導体素子の大型化に伴い、上記
ダイパッドが大型化した場合、上記吊りピンの本数が少
ない構成では、ダイパッド部が反り返ったりして平坦度
が悪くなり、ワイヤボンディングに用いるワイヤの接合
が不安定になって製造の歩留まりが低下することがあ
る。
ダイパッドが大型化した場合、上記吊りピンの本数が少
ない構成では、ダイパッド部が反り返ったりして平坦度
が悪くなり、ワイヤボンディングに用いるワイヤの接合
が不安定になって製造の歩留まりが低下することがあ
る。
【０００７】これに対しては、上記ダイパッドを支える
吊りピンの数を増加し、このダイパッドを補強する方法
が効果的である。第２に、表面実装型半導体パッケ−ジ
は、一般に他の複数個の電子部品と共にリフロ−ハンダ
付けによりプリント基板に一括的に実装される。この場
合、リフロ−炉中での加熱（赤外線加熱、ＶＰＳ（Vape
r Phase Solding ）等）中に、外囲器（封止用樹脂）内
に含有する水分が、特に上記ダイパッドの下面で急激に
蒸発膨脹し、それにより上記外囲器の下面側に亀裂が発
生することがある。特に薄型の半導体パッケ−ジではこ
れが破損の原因になるということがある。
吊りピンの数を増加し、このダイパッドを補強する方法
が効果的である。第２に、表面実装型半導体パッケ−ジ
は、一般に他の複数個の電子部品と共にリフロ−ハンダ
付けによりプリント基板に一括的に実装される。この場
合、リフロ−炉中での加熱（赤外線加熱、ＶＰＳ（Vape
r Phase Solding ）等）中に、外囲器（封止用樹脂）内
に含有する水分が、特に上記ダイパッドの下面で急激に
蒸発膨脹し、それにより上記外囲器の下面側に亀裂が発
生することがある。特に薄型の半導体パッケ−ジではこ
れが破損の原因になるということがある。
【０００８】これに対しては、ダイパッドの下面で発生
した蒸気を半導体パッケ−ジ外に排出するために、上記
ダイパッドから外囲器の外面へと延出される上記吊りピ
ンの数を増やし、上記蒸気の排出路を確保することが有
効である。
した蒸気を半導体パッケ−ジ外に排出するために、上記
ダイパッドから外囲器の外面へと延出される上記吊りピ
ンの数を増やし、上記蒸気の排出路を確保することが有
効である。
【０００９】第３に、上記第１、第２の要請の一方で、
小型の半導体素子を搭載する場合等には、ダイパッドは
小型ですむので上記吊りピンの数を増加させる必要はな
いということがある。また、リ−ドフレ−ムのデザイン
をする上で、チップサイズ、ボンディングパッドの位
置、インナ−リ−ドの引き回しなどを考慮すると結果と
して同一寸法（同一外形）の半導体パッケ−ジでも吊り
ピンを設けることができる位置および数はかなり制限さ
れることになる。
小型の半導体素子を搭載する場合等には、ダイパッドは
小型ですむので上記吊りピンの数を増加させる必要はな
いということがある。また、リ−ドフレ−ムのデザイン
をする上で、チップサイズ、ボンディングパッドの位
置、インナ−リ−ドの引き回しなどを考慮すると結果と
して同一寸法（同一外形）の半導体パッケ−ジでも吊り
ピンを設けることができる位置および数はかなり制限さ
れることになる。
【００１０】しかし、これら第１〜第３の事情に応える
ために、多種多様の位置および本数の吊りピンを持つリ
−ドフレ−ムを使用したのでは、半導体素子を樹脂封止
した後上記吊りピンを切断するための切断金型をリ−ド
フレ−ムの吊りピン位置および数に応じて複数個準備す
る必要があり、生産コストが高くなるということがあ
る。また、品種が異なる毎に異なる種類の切断金型に交
換する作業が必要になるので生産効率が悪くなるという
問題がある。
ために、多種多様の位置および本数の吊りピンを持つリ
−ドフレ−ムを使用したのでは、半導体素子を樹脂封止
した後上記吊りピンを切断するための切断金型をリ−ド
フレ−ムの吊りピン位置および数に応じて複数個準備す
る必要があり、生産コストが高くなるということがあ
る。また、品種が異なる毎に異なる種類の切断金型に交
換する作業が必要になるので生産効率が悪くなるという
問題がある。
【００１１】この発明は、このような事情に鑑みてなさ
れたもので、上記吊りピンの位置および数が変更されて
も一種類の切断金型で加工できるリ−ドフレ−ムを提供
することを目的とするものである。
れたもので、上記吊りピンの位置および数が変更されて
も一種類の切断金型で加工できるリ−ドフレ−ムを提供
することを目的とするものである。
【００１２】
【課題を解決するための手段】この発明の第１の手段
は、リ−ドフレ−ム枠と、このリ−ドフレ−ム枠内に複
数の吊りピンによって一体的に保持されたダイパッド部
と、上記リ−ドフレ−ム枠内に一体的に設けられ、先端
をこのダイパッド部に対向させたリ−ド部とを具備し、
上記ダイパッド部上に半導体素子を搭載しこの半導体素
子と上記リ−ド部とを接続し樹脂封止した後、上記吊り
ピンが切断されることで半導体パッケ−ジを構成するリ
−ドフレ−ムにおいて、上記複数の吊りピンのうちの数
本を、上記ダイパッド部に達しない寸法で設けられかつ
吊りピン切断時に同時に切断されるダミ−の吊りピンに
置き換えたことを特徴とするリ−ドフレ−ムである。
は、リ−ドフレ−ム枠と、このリ−ドフレ−ム枠内に複
数の吊りピンによって一体的に保持されたダイパッド部
と、上記リ−ドフレ−ム枠内に一体的に設けられ、先端
をこのダイパッド部に対向させたリ−ド部とを具備し、
上記ダイパッド部上に半導体素子を搭載しこの半導体素
子と上記リ−ド部とを接続し樹脂封止した後、上記吊り
ピンが切断されることで半導体パッケ−ジを構成するリ
−ドフレ−ムにおいて、上記複数の吊りピンのうちの数
本を、上記ダイパッド部に達しない寸法で設けられかつ
吊りピン切断時に同時に切断されるダミ−の吊りピンに
置き換えたことを特徴とするリ−ドフレ−ムである。
【００１３】第２の手段は、上記第１の手段において、
上記ダミ−の吊りピンを設ける位置は、上記ダイパッド
部の大きさおよび上記リ−ド部の先端形状に基づいて決
定されることを特徴とするリ−ドフレ−ムである。
上記ダミ−の吊りピンを設ける位置は、上記ダイパッド
部の大きさおよび上記リ−ド部の先端形状に基づいて決
定されることを特徴とするリ−ドフレ−ムである。
【００１４】第３の手段は、上記第２の手段において、
上記ダミ−の吊りピンは、上記リ−ド部の先端と干渉し
ない寸法で設けることを特徴とするリ−ドフレ−ムであ
る。
上記ダミ−の吊りピンは、上記リ−ド部の先端と干渉し
ない寸法で設けることを特徴とするリ−ドフレ−ムであ
る。
【００１５】第４の手段は、ダイパッド部を保持する複
数本の吊りピンのうちの数本を上記ダイパッド部までは
達しない寸法のダミ−の吊りピンで置き換えたリ−ドフ
レ−ムを用い、このリ−ドフレ−ムのダイパッド部上に
半導体素子を搭載し樹脂封止を施した後、上記複数本の
吊りピンを切断する切断金型で上記ダミ−の吊りピンを
も切断するようにしたことを特徴とする半導体パッケ−
ジの製造方法である。
数本の吊りピンのうちの数本を上記ダイパッド部までは
達しない寸法のダミ−の吊りピンで置き換えたリ−ドフ
レ−ムを用い、このリ−ドフレ−ムのダイパッド部上に
半導体素子を搭載し樹脂封止を施した後、上記複数本の
吊りピンを切断する切断金型で上記ダミ−の吊りピンを
も切断するようにしたことを特徴とする半導体パッケ−
ジの製造方法である。
【００１６】
【作用】このような構成によれば、吊りピンの数を少な
くした場合であっても、吊りピンの設けられていた位置
にダミ−の吊りピンが設けられているので、吊りピンの
数が多い場合と同じ切断金型を用いて加工を行うことが
できる。
くした場合であっても、吊りピンの設けられていた位置
にダミ−の吊りピンが設けられているので、吊りピンの
数が多い場合と同じ切断金型を用いて加工を行うことが
できる。
【００１７】
【実施例】以下、この発明の一実施例を図１〜図４を参
照して説明する。なお、従来例で説明した構成要素と同
一の構成要素には同一符号を付してその説明は省略す
る。
照して説明する。なお、従来例で説明した構成要素と同
一の構成要素には同一符号を付してその説明は省略す
る。
【００１８】この発明の半導体パッケ−ジの製造方法に
用いられるリ−ドフレ−ムは、図２に示すリ−ドフレ−
ム１を基準に成形されるものである。まず、この基準と
なるリ−ドフレ−ム１について図２を参照して説明す
る。
用いられるリ−ドフレ−ムは、図２に示すリ−ドフレ−
ム１を基準に成形されるものである。まず、この基準と
なるリ−ドフレ−ム１について図２を参照して説明す
る。
【００１９】このリ−ドフレ−ム１は、プレス加工およ
びエッチング加工により、例えば銅板等の金属板材料か
ら一体的に成形されたものである。図２中２は、リ−ド
フレ−ム枠である。このリ−ドフレ−ム枠２内には、図
示しない半導体素子がダイボンディングされるダイパッ
ド３（ダイパッド部）と、上記リ−ドフレ−ム枠２から
延出されると共に先端を上記ダイパッド３の側方に対向
させた複数本のリ−ド４…（リ−ド部）とが設けられて
いる。
びエッチング加工により、例えば銅板等の金属板材料か
ら一体的に成形されたものである。図２中２は、リ−ド
フレ−ム枠である。このリ−ドフレ−ム枠２内には、図
示しない半導体素子がダイボンディングされるダイパッ
ド３（ダイパッド部）と、上記リ−ドフレ−ム枠２から
延出されると共に先端を上記ダイパッド３の側方に対向
させた複数本のリ−ド４…（リ−ド部）とが設けられて
いる。
【００２０】上記リ−ド４…の中途部は、このリ−ドフ
レ−ム枠２内に架設されたダンバ−５によって保持され
ている。また、上記ダイパッド３は、このダンバ−５か
ら延出された６本の第１の吊りピン６…および上記リ−
ドフレ−ム枠２から直接延出された２本の第２の吊りピ
ン７…によって保持されている。
レ−ム枠２内に架設されたダンバ−５によって保持され
ている。また、上記ダイパッド３は、このダンバ−５か
ら延出された６本の第１の吊りピン６…および上記リ−
ドフレ−ム枠２から直接延出された２本の第２の吊りピ
ン７…によって保持されている。
【００２１】また、上記リ−ド４は、上記ダンバ−５よ
りも先端側を上記半導体素子にワイヤを介して接続され
るインナ−リ−ド部４ａとし、後端側を樹脂封止後に折
曲され「足」となるアウタリ−ド部４ｂとしている。
りも先端側を上記半導体素子にワイヤを介して接続され
るインナ−リ−ド部４ａとし、後端側を樹脂封止後に折
曲され「足」となるアウタリ−ド部４ｂとしている。
【００２２】次に、このリ−ドフレ−ム１に半導体素子
を搭載し、半導体パッケ−ジを製造する場合の動作につ
いて説明する。まず、上記ダイパッド３上に図示しない
半導体素子をダイボンディングする。ついで、この半導
体素子の各電極パッドと上記各リ−ド４のインナ−リ−
ド部４ａとを図示しないワイヤを用いて接続（ワイヤボ
ンディング）する。
を搭載し、半導体パッケ−ジを製造する場合の動作につ
いて説明する。まず、上記ダイパッド３上に図示しない
半導体素子をダイボンディングする。ついで、この半導
体素子の各電極パッドと上記各リ−ド４のインナ−リ−
ド部４ａとを図示しないワイヤを用いて接続（ワイヤボ
ンディング）する。
【００２３】次に、樹脂封止を行う。この樹脂封止は、
このリ−ドフレ−ムの図に一点鎖線で区画された部分を
樹脂封止用型のキャビティ内に位置させ、このキャビテ
ィ内に溶融した封止用樹脂を注入することで行う。な
お、封止用樹脂の注入は、図に９で示す切欠部から行う
ようになっている。また、上記封止用樹脂は、上記リ−
ド４のアウタリ−ド部４ｂ側に流出しないように上記ダ
ンバ−５によって塞き止められる。
このリ−ドフレ−ムの図に一点鎖線で区画された部分を
樹脂封止用型のキャビティ内に位置させ、このキャビテ
ィ内に溶融した封止用樹脂を注入することで行う。な
お、封止用樹脂の注入は、図に９で示す切欠部から行う
ようになっている。また、上記封止用樹脂は、上記リ−
ド４のアウタリ−ド部４ｂ側に流出しないように上記ダ
ンバ−５によって塞き止められる。
【００２４】樹脂封止が終了したならば、樹脂封止され
たリ−ドフレ−ム４および半導体素子を上記キャビティ
内から取り出す。そして、図４に太い実線で示すパタ−
ンの切れ刃を有する切断金型１１を用い、上記ダンバ−
５および第１の吊りピン６を切断する。
たリ−ドフレ−ム４および半導体素子を上記キャビティ
内から取り出す。そして、図４に太い実線で示すパタ−
ンの切れ刃を有する切断金型１１を用い、上記ダンバ−
５および第１の吊りピン６を切断する。
【００２５】ダンバ−５および第１の吊りピン６が切断
されたならば、上記リ−ド４のアウタリ−ド部４ｂとリ
−ドフレ−ム枠２とを切り離し、このアウタリ−ド部４
ｂを所定の形状に折曲して「足」を成形する。ついで、
上記第２の吊りピン７を上記リ−ドフレ−ム枠２から切
り離すことで、この半導体パッケ−ジは完成する。
されたならば、上記リ−ド４のアウタリ−ド部４ｂとリ
−ドフレ−ム枠２とを切り離し、このアウタリ−ド部４
ｂを所定の形状に折曲して「足」を成形する。ついで、
上記第２の吊りピン７を上記リ−ドフレ−ム枠２から切
り離すことで、この半導体パッケ−ジは完成する。
【００２６】次に、この発明のリ−ドフレ−ムについて
図１を用いて説明する。なお、上記基準となるリ−ドフ
レ−ム１の構成要素と同様の構成要素については同一符
号を付してその説明は省略する。
図１を用いて説明する。なお、上記基準となるリ−ドフ
レ−ム１の構成要素と同様の構成要素については同一符
号を付してその説明は省略する。
【００２７】この発明のリ−ドフレ−ム１５は、以上説
明したリ−ドフレ−ム１を基準に設計されるもので、上
記基準のリ−ドフレ−ム１により製造される半導体パッ
ケ−ジと同じ外形、すなわち図に一点鎖線で区画される
樹脂封止の範囲（外囲器の外形）および外囲器から突出
アウタリ−ドリ−ド４ｂの数、ピッチが同じ半導体パッ
ケ−ジを製造するためのものである。
明したリ−ドフレ−ム１を基準に設計されるもので、上
記基準のリ−ドフレ−ム１により製造される半導体パッ
ケ−ジと同じ外形、すなわち図に一点鎖線で区画される
樹脂封止の範囲（外囲器の外形）および外囲器から突出
アウタリ−ドリ−ド４ｂの数、ピッチが同じ半導体パッ
ケ−ジを製造するためのものである。
【００２８】ただし、このリ−ドフレ−ム１５により製
造される半導体パッケ−ジは、上記基準のリ−ドフレ−
ム１に搭載される半導体素子よりも大きな半導体素子が
搭載されるもので、このため、このリ−ドフレ−ム１５
のダイパッド１６の面積は上記基準のリ−ドフレ−ム１
のダイパッド３よりも大面積となっている。
造される半導体パッケ−ジは、上記基準のリ−ドフレ−
ム１に搭載される半導体素子よりも大きな半導体素子が
搭載されるもので、このため、このリ−ドフレ−ム１５
のダイパッド１６の面積は上記基準のリ−ドフレ−ム１
のダイパッド３よりも大面積となっている。
【００２９】一般に、リ−ドフレ−ムは、アウタリ−ド
部４ｂ側からの汚染によりインナ−リ−ド部４ａの先端
に接合されるワイヤおよび半導体素子が腐食してしまう
のを防止するために、このインナ−リ−ド部４ａの寸法
を所定長さ以上に確保する必要がある。このリ−ドフレ
−ム１５においては、上記ダイパッド１６が大面積化し
た分、ダンバ−５との隙間が狭くなるので、図に示すよ
うに、上記インナ−リ−ド部４ａを略直角に折曲し、こ
の隙間に収まるように取り回さなければならない。この
ため、上記第１の吊りピン６を設けることができる位置
が制限され、上記第１の吊りピン６は２本のみ設けられ
ている。
部４ｂ側からの汚染によりインナ−リ−ド部４ａの先端
に接合されるワイヤおよび半導体素子が腐食してしまう
のを防止するために、このインナ−リ−ド部４ａの寸法
を所定長さ以上に確保する必要がある。このリ−ドフレ
−ム１５においては、上記ダイパッド１６が大面積化し
た分、ダンバ−５との隙間が狭くなるので、図に示すよ
うに、上記インナ−リ−ド部４ａを略直角に折曲し、こ
の隙間に収まるように取り回さなければならない。この
ため、上記第１の吊りピン６を設けることができる位置
が制限され、上記第１の吊りピン６は２本のみ設けられ
ている。
【００３０】なお、この第１の吊りピン６は、図２に示
す基準となるリ−ドフレ−ム１に設けられた４本の第１
の吊りピン６…のうちの２本と同じ位置に設けられてい
る。そして、他の２本は図１に１８で示すダミ−の吊り
ピンで置き換えられている。
す基準となるリ−ドフレ−ム１に設けられた４本の第１
の吊りピン６…のうちの２本と同じ位置に設けられてい
る。そして、他の２本は図１に１８で示すダミ−の吊り
ピンで置き換えられている。
【００３１】このダミ−の吊りピン１８は、上記第１の
吊りピン６と同様に上記ダンバ−から延出されたもの
で、他の第１、第２の吊りピン６、７と共に、このリ−
ドフレ−ムに一体的に形成されたものである。ただし、
このダミ−の吊りピン１８は、上記第１の吊りピン６と
は異なり、上記インナ−リ−ド部４ａに干渉しないよう
に上記ダイパッド１６には接続されないで図に一点鎖線
で示す樹脂封止される部分まで達する寸法で形成されて
いる。
吊りピン６と同様に上記ダンバ−から延出されたもの
で、他の第１、第２の吊りピン６、７と共に、このリ−
ドフレ−ムに一体的に形成されたものである。ただし、
このダミ−の吊りピン１８は、上記第１の吊りピン６と
は異なり、上記インナ−リ−ド部４ａに干渉しないよう
に上記ダイパッド１６には接続されないで図に一点鎖線
で示す樹脂封止される部分まで達する寸法で形成されて
いる。
【００３２】このダミ−の吊りピン１８を設けたことに
より、外観上、このリ−ドフレ−ム１５には、上記基準
のリ−ドフレ−ム１と同じ位置に合計８本の吊りピンが
設けられたこととなる。
より、外観上、このリ−ドフレ−ム１５には、上記基準
のリ−ドフレ−ム１と同じ位置に合計８本の吊りピンが
設けられたこととなる。
【００３３】なお、図示しないが、上記ダイパッドの大
きさや上記リ−ド４のインナ−リ−ド部４ａ（リ−ド部
の先端）の取り回しの仕方によっては、上記第１の吊り
ピン６を一本も設けることができない場合も考えられ
る。この場合には、上記基準のリ−ドフレ−ム１におい
て第１の吊りピン６…が設けられていたすべての位置
に、上記ダミ−の吊りピン１８を設けるようにする。
きさや上記リ−ド４のインナ−リ−ド部４ａ（リ−ド部
の先端）の取り回しの仕方によっては、上記第１の吊り
ピン６を一本も設けることができない場合も考えられ
る。この場合には、上記基準のリ−ドフレ−ム１におい
て第１の吊りピン６…が設けられていたすべての位置
に、上記ダミ−の吊りピン１８を設けるようにする。
【００３４】このようにすれば、このダミ−の吊りピン
１８を含め、上記基準のリ−ドフレ−ム１と同じ位置に
合計８本の吊りピンが設けられたことになる。次に、こ
れらのリ−ドフレ−ム１５に半導体素子を搭載し、半導
体パッケ−ジを製造する場合の動作について説明する。
１８を含め、上記基準のリ−ドフレ−ム１と同じ位置に
合計８本の吊りピンが設けられたことになる。次に、こ
れらのリ−ドフレ−ム１５に半導体素子を搭載し、半導
体パッケ−ジを製造する場合の動作について説明する。
【００３５】まず、上記ダイパッド１６上に半導体素子
をダイボンディングし、上記半導体素子の各電極パッド
と上記リ−ド４の各インナ−リ−ド部４ａとをワイヤを
用いて接続（ワイヤボンディング）する。
をダイボンディングし、上記半導体素子の各電極パッド
と上記リ−ド４の各インナ−リ−ド部４ａとをワイヤを
用いて接続（ワイヤボンディング）する。
【００３６】次に、この半導体素子を樹脂封止し、外囲
器を成形する。この樹脂封止は、図に一点鎖線で区画す
る範囲まで覆うようにする。次に、図３に示すように、
上記基準のリ−ドフレ−ム１のダンバ−５および第１の
吊りピン６…を切断するのに用いた切断金型１１と同じ
切断金型を用い、図に太い実線で示すように上記ダンバ
−５、第１の吊りピン６およびダミ−の吊りピン１８を
切断する。
器を成形する。この樹脂封止は、図に一点鎖線で区画す
る範囲まで覆うようにする。次に、図３に示すように、
上記基準のリ−ドフレ−ム１のダンバ−５および第１の
吊りピン６…を切断するのに用いた切断金型１１と同じ
切断金型を用い、図に太い実線で示すように上記ダンバ
−５、第１の吊りピン６およびダミ−の吊りピン１８を
切断する。
【００３７】そして、上記アウタリ−ド部４ｂをリ−ド
フレ−ム枠２から切り離した後、上記アウタリ−ド部４
ｂを折曲し、「足」形状に成形する。最後に上記第２の
吊りピン７を上記リ−ドフレ−ム枠２から切断すること
でこの半導体パッケ−ジは完成する。この半導体パッケ
−ジの外形は、上記基準のリ−ドフレ−ム１を用いて製
造された半導体パッケ−ジと同じになる。
フレ−ム枠２から切り離した後、上記アウタリ−ド部４
ｂを折曲し、「足」形状に成形する。最後に上記第２の
吊りピン７を上記リ−ドフレ−ム枠２から切断すること
でこの半導体パッケ−ジは完成する。この半導体パッケ
−ジの外形は、上記基準のリ−ドフレ−ム１を用いて製
造された半導体パッケ−ジと同じになる。
【００３８】なお、上記第１の吊りピン６がなく、ダミ
−の吊りピン１８のみが設けられている場合にも、上記
基準のリ−ドフレ−ム１のダンバ−５および第１の吊り
ピン６を切断するのに用いた切断金型１１と同じ切断金
型１１を用い、上記ダンバ−５およびダミ−の吊りピン
１８を切断するようにする。
−の吊りピン１８のみが設けられている場合にも、上記
基準のリ−ドフレ−ム１のダンバ−５および第１の吊り
ピン６を切断するのに用いた切断金型１１と同じ切断金
型１１を用い、上記ダンバ−５およびダミ−の吊りピン
１８を切断するようにする。
【００３９】このような構成によれば、以下に述べる効
果がある。上述したリ−ドフレ−ム１５は、同一外形で
最も吊りピンを多く持つリ−ドフレ−ム１を定め、この
リ−ドフレ−ム１を基準にして、第１、第２のの吊りピ
ン６、７の数が少ないときには、第１の吊りピン６を設
けない位置にはこの第１の吊りピン６の代わりにダミ−
の吊りピン１８を設けるようにしたものである。
果がある。上述したリ−ドフレ−ム１５は、同一外形で
最も吊りピンを多く持つリ−ドフレ−ム１を定め、この
リ−ドフレ−ム１を基準にして、第１、第２のの吊りピ
ン６、７の数が少ないときには、第１の吊りピン６を設
けない位置にはこの第１の吊りピン６の代わりにダミ−
の吊りピン１８を設けるようにしたものである。
【００４０】このようにすれば、最も多く第１の吊りピ
ン６を持つ基準のリ−ドフレ−ム１に対応する切断金型
１１を一つ用意することで、少ない数の第１の吊りピン
６を持つリ−ドフレ−ム１５も加工することができる。
したがって、同じ大きさの半導体パッケ−ジであれば、
搭載される半導体素子の大きさ（ダイパッドの大き
さ）、吊りピンの数によらず、一種類の金型で製造する
ことができる効果がある。
ン６を持つ基準のリ−ドフレ−ム１に対応する切断金型
１１を一つ用意することで、少ない数の第１の吊りピン
６を持つリ−ドフレ−ム１５も加工することができる。
したがって、同じ大きさの半導体パッケ−ジであれば、
搭載される半導体素子の大きさ（ダイパッドの大き
さ）、吊りピンの数によらず、一種類の金型で製造する
ことができる効果がある。
【００４１】一方、ダミ−の吊りピン１８を設けること
で以下の効果がある。仮に、上記ダミ−の吊りピン１８
を設けずに、第１の吊りピン６の数が異なる複数のリ−
ドフレ−ムについて同一の切断金型１１を用いた場合に
は、この切断金型１１は第１の吊りピン６のかわりに上
記ダンバ−５付近まで流出し硬化した封止用樹脂を切断
することになる。しかし、上記封止用樹脂は上記リ−ド
フレ−ム１５の材質（銅）と比較して硬い金属（ＳｉＯ
2 ）を重量比で約４０パ−セント含有するので、切断金
型１１が破損するか又はこの切断金型１１の寿命が短く
なるということが考えられる。この発明のリ−ドフレ−
ム１５によれば、他の第１の吊りピン６と同じ材質のダ
ミ−の吊りピン１８を設けこれを切断するようにしたの
で、上記切断金型１１の破損を有効に防止できる。
で以下の効果がある。仮に、上記ダミ−の吊りピン１８
を設けずに、第１の吊りピン６の数が異なる複数のリ−
ドフレ−ムについて同一の切断金型１１を用いた場合に
は、この切断金型１１は第１の吊りピン６のかわりに上
記ダンバ−５付近まで流出し硬化した封止用樹脂を切断
することになる。しかし、上記封止用樹脂は上記リ−ド
フレ−ム１５の材質（銅）と比較して硬い金属（ＳｉＯ
2 ）を重量比で約４０パ−セント含有するので、切断金
型１１が破損するか又はこの切断金型１１の寿命が短く
なるということが考えられる。この発明のリ−ドフレ−
ム１５によれば、他の第１の吊りピン６と同じ材質のダ
ミ−の吊りピン１８を設けこれを切断するようにしたの
で、上記切断金型１１の破損を有効に防止できる。
【００４２】以上述べたことより、この発明のリ−ドフ
レ−ムおよびこのリ−ドフレ−ムを用いた半導体パッケ
−ジの製造方法によれば、半導体パッケ−ジの製造をよ
り容易かつ経済的に行える効果がある。
レ−ムおよびこのリ−ドフレ−ムを用いた半導体パッケ
−ジの製造方法によれば、半導体パッケ−ジの製造をよ
り容易かつ経済的に行える効果がある。
【００４３】なお、この発明は、上記一実施例に限定さ
れるものではなく、発明の要旨を変更しない範囲で種々
変形可能である。例えば、上記一実施例では、上記第
１、第２の吊りピン６、７を合計８本有するリ−ドフレ
−ム１を基準としたが、８本以上吊りピンを具備するリ
−ドフレ−ムであっても良いし、これ以下の数のもので
あっても良い。
れるものではなく、発明の要旨を変更しない範囲で種々
変形可能である。例えば、上記一実施例では、上記第
１、第２の吊りピン６、７を合計８本有するリ−ドフレ
−ム１を基準としたが、８本以上吊りピンを具備するリ
−ドフレ−ムであっても良いし、これ以下の数のもので
あっても良い。
【００４４】第２に、上記一実施例では、上記ダミ−の
吊りピン１８の材質は、上記リ−ドフレ−ム１５の材質
と同じものであったが、これに限定されるものではな
く、上記封止用樹脂よりも柔らかい材質であれば、他の
材質であっても良い。
吊りピン１８の材質は、上記リ−ドフレ−ム１５の材質
と同じものであったが、これに限定されるものではな
く、上記封止用樹脂よりも柔らかい材質であれば、他の
材質であっても良い。
【００４５】第３に、上記一実施例では、ダンバ−５が
設けられていたが、このダンバ−５が設けられられてい
なくても良い。この場合には、上記第１の吊りピン６お
よびダミ−の吊りピン１８は第２の吊りピン７と同様に
リ−ドフレ−ム枠２から直接延出されるようになる。
設けられていたが、このダンバ−５が設けられられてい
なくても良い。この場合には、上記第１の吊りピン６お
よびダミ−の吊りピン１８は第２の吊りピン７と同様に
リ−ドフレ−ム枠２から直接延出されるようになる。
【００４６】第４に、上記一実施例では、ダイパッド１
６が大面積かする事情によって第１の吊りピン６を設け
ることができない場合のリ−ドフレ−ムについて説明し
たが、第１の吊りピン６を設けることができる場合であ
っても、上記吊りピン６の数を減らすためにこの第１の
吊りピン６をダミ−の吊りピン１８に置き換えたリ−ド
フレ−ムであっても良い。
６が大面積かする事情によって第１の吊りピン６を設け
ることができない場合のリ−ドフレ−ムについて説明し
たが、第１の吊りピン６を設けることができる場合であ
っても、上記吊りピン６の数を減らすためにこの第１の
吊りピン６をダミ−の吊りピン１８に置き換えたリ−ド
フレ−ムであっても良い。
【００４７】第５に、上記一実施例では、第１の吊りピ
ン６をダミ−の吊りピン１８に置き換えたが、第２の吊
りピン７を第１の吊りピン６と同時に切断する場合に
は、上記第２の吊りピン７をダミ−の吊りピン１８に置
き換えても良い。
ン６をダミ−の吊りピン１８に置き換えたが、第２の吊
りピン７を第１の吊りピン６と同時に切断する場合に
は、上記第２の吊りピン７をダミ−の吊りピン１８に置
き換えても良い。
【００４８】第６に、上記一実施例では、上記ダミ−の
吊りピン１８の寸法は、図に一点鎖線で区画する樹脂封
止の範囲まで達していたが、達しなくても良い。要は、
吊りピン切断時に上記切断金型１１で他の第１吊りピン
６…と同時に切断することができる寸法であれば良い。
吊りピン１８の寸法は、図に一点鎖線で区画する樹脂封
止の範囲まで達していたが、達しなくても良い。要は、
吊りピン切断時に上記切断金型１１で他の第１吊りピン
６…と同時に切断することができる寸法であれば良い。
【００４９】
【発明の効果】以上述べたように、この発明の第１の構
成は、リ−ドフレ−ム枠と、このリ−ドフレ−ム枠内に
複数の吊りピンによって一体的に保持されたダイパッド
部と、上記リ−ドフレ−ム枠内に一体的に設けられ、先
端をこのダイパッド部に対向させたリ−ド部とを具備
し、上記ダイパッド部上に半導体素子を搭載しこの半導
体素子と上記リ−ド部とを接続し樹脂封止した後、上記
吊りピンが切断されることで半導体パッケ−ジを構成す
るリ−ドフレ−ムにおいて、上記複数の吊りピンのうち
の数本を上記ダイパッド部に達しない寸法で設けられ、
かつ吊りピン切断時に同時に切断されるダミ−の吊りピ
ンに置き換えたことを特徴とするリ−ドフレ−ムであ
る。
成は、リ−ドフレ−ム枠と、このリ−ドフレ−ム枠内に
複数の吊りピンによって一体的に保持されたダイパッド
部と、上記リ−ドフレ−ム枠内に一体的に設けられ、先
端をこのダイパッド部に対向させたリ−ド部とを具備
し、上記ダイパッド部上に半導体素子を搭載しこの半導
体素子と上記リ−ド部とを接続し樹脂封止した後、上記
吊りピンが切断されることで半導体パッケ−ジを構成す
るリ−ドフレ−ムにおいて、上記複数の吊りピンのうち
の数本を上記ダイパッド部に達しない寸法で設けられ、
かつ吊りピン切断時に同時に切断されるダミ−の吊りピ
ンに置き換えたことを特徴とするリ−ドフレ−ムであ
る。
【００５０】第２の構成は、上記第１の構成において、
上記ダミ−の吊りピンを設ける位置は、上記ダイパッド
部の大きさおよび上記リ−ド部の先端形状に基づいて決
定されることを特徴とするリ−ドフレ−ムである。
上記ダミ−の吊りピンを設ける位置は、上記ダイパッド
部の大きさおよび上記リ−ド部の先端形状に基づいて決
定されることを特徴とするリ−ドフレ−ムである。
【００５１】第３の構成は、上記第２の構成において、
上記ダミ−の吊りピンは、上記リ−ド部の先端と干渉し
ない寸法で設けることを特徴とするリ−ドフレ−ムであ
る。
上記ダミ−の吊りピンは、上記リ−ド部の先端と干渉し
ない寸法で設けることを特徴とするリ−ドフレ−ムであ
る。
【００５２】第４の構成は、ダイパッド部を保持する複
数本の吊りピンのうちの数本を上記ダイパッド部までは
達しない寸法のダミ−の吊りピンで置き換えたリ−ドフ
レ−ムを用い、このリ−ドフレ−ムのダイパッド部上に
半導体素子を搭載し樹脂封止を施した後、上記複数本の
吊りピンを切断する切断金型で上記ダミ−の吊りピンを
も切断するようにしたことを特徴とする半導体パッケ−
ジの製造方法である。
数本の吊りピンのうちの数本を上記ダイパッド部までは
達しない寸法のダミ−の吊りピンで置き換えたリ−ドフ
レ−ムを用い、このリ−ドフレ−ムのダイパッド部上に
半導体素子を搭載し樹脂封止を施した後、上記複数本の
吊りピンを切断する切断金型で上記ダミ−の吊りピンを
も切断するようにしたことを特徴とする半導体パッケ−
ジの製造方法である。
【００５３】このような構成によれば、同じ大きさの半
導体パッケ−ジを製造する場合であれば、吊りピンの数
を変更しても一種類の切断金型でこのリ−ドフレ−ムを
加工することができるから生産コストを低減できかつ生
産能率を向上することができる効果がある。
導体パッケ−ジを製造する場合であれば、吊りピンの数
を変更しても一種類の切断金型でこのリ−ドフレ−ムを
加工することができるから生産コストを低減できかつ生
産能率を向上することができる効果がある。
【００５４】また、ダミ−の吊りピンを設け、これを切
断するようにしたので、切断金型が硬化した封止用樹脂
を切断することはなく、この切断金型の破損を有効に防
止できる効果もある。
断するようにしたので、切断金型が硬化した封止用樹脂
を切断することはなく、この切断金型の破損を有効に防
止できる効果もある。
【図１】この発明の一実施例を示す平面図。
【図２】同じく、基準となるリ−ドフレ−ムを示す平面
図。
図。
【図３】同じく、リ−ドフレ−ムの吊りピンおよびダン
バ−の切断を示す工程図。
バ−の切断を示す工程図。
【図４】同じく、基準となるリ−ドフレ−ムの吊りピン
およびダンバ−の切断を示す工程図。
およびダンバ−の切断を示す工程図。
１…基準のリ−ドフレ−ム、４…リ−ド（リ−ド部）、
４ａ…インナ−リ−ド部（リ−ド部の先端）、６…第１
の吊りピン（吊りピン）、１１…切断金型、１５…リ−
ドフレ−ム、１６…ダイパッド（ダイパッド部）、１８
…ダミ−の吊りピン。
４ａ…インナ−リ−ド部（リ−ド部の先端）、６…第１
の吊りピン（吊りピン）、１１…切断金型、１５…リ−
ドフレ−ム、１６…ダイパッド（ダイパッド部）、１８
…ダミ−の吊りピン。
Claims (4)
- 【請求項１】 リ−ドフレ−ム枠と、このリ−ドフレ−
ム枠内に複数の吊りピンによって一体的に保持されたダ
イパッド部と、上記リ−ドフレ−ム枠内に一体的に設け
られ、先端をこのダイパッド部に対向させたリ−ド部と
を具備し、上記ダイパッド部上に半導体素子を搭載しこ
の半導体素子と上記リ−ド部とを接続し樹脂封止した
後、上記吊りピンが切断されることで半導体パッケ−ジ
を構成するリ−ドフレ−ムにおいて、 上記複数の吊りピンのうちの数本を、上記ダイパッド部
に達しない寸法で設けられかつ吊りピン切断時に同時に
切断されるダミ−の吊りピンに置き換えたことを特徴と
するリ−ドフレ−ム。 - 【請求項２】 上記ダミ−の吊りピンを設ける位置は、
上記ダイパッド部の大きさおよび上記リ−ド部の先端形
状に基づいて決定されることを特徴とする請求項１記載
のリ−ドフレ−ム。 - 【請求項３】 上記ダミ−の吊りピンは、上記リ−ド部
の先端と干渉しない寸法で設けることを特徴とする請求
項２記載のリ−ドフレ−ム。 - 【請求項４】 ダイパッド部を保持する複数本の吊りピ
ンのうちの数本を上記ダイパッド部までは達しない寸法
のダミ−の吊りピンで置き換えたリ−ドフレ−ムを用
い、このリ−ドフレ−ムのダイパッド部上に半導体素子
を搭載し樹脂封止を施した後、上記複数本の吊りピンを
切断する切断金型で上記ダミ−の吊りピンをも切断する
ようにしたことを特徴とする半導体パッケ−ジの製造方
法。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5247810A JPH07106493A (ja) | 1993-10-04 | 1993-10-04 | リ−ドフレ−ムおよびこのリ−ドフレ−ムを用いた半導体パッケ−ジの製造方法 |
| EP94113880A EP0646961A3 (en) | 1993-10-04 | 1994-09-05 | Structure of a conductor frame and method for manufacturing a semiconductor package using such a conductor frame. |
| KR1019940025293A KR100191859B1 (ko) | 1993-10-04 | 1994-10-04 | 리드 프레임 및 이 리드 프레임을 이용한 반도체 패키지의 제조방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5247810A JPH07106493A (ja) | 1993-10-04 | 1993-10-04 | リ−ドフレ−ムおよびこのリ−ドフレ−ムを用いた半導体パッケ−ジの製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH07106493A true JPH07106493A (ja) | 1995-04-21 |
Family
ID=17169006
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5247810A Pending JPH07106493A (ja) | 1993-10-04 | 1993-10-04 | リ−ドフレ−ムおよびこのリ−ドフレ−ムを用いた半導体パッケ−ジの製造方法 |
Country Status (3)
| Country | Link |
|---|---|
| EP (1) | EP0646961A3 (ja) |
| JP (1) | JPH07106493A (ja) |
| KR (1) | KR100191859B1 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7763958B1 (en) * | 2007-05-25 | 2010-07-27 | National Semiconductor Corporation | Leadframe panel for power packages |
| US7714418B2 (en) | 2007-07-23 | 2010-05-11 | National Semiconductor Corporation | Leadframe panel |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS57192058A (en) * | 1981-05-22 | 1982-11-26 | Hitachi Ltd | Semiconductor device |
| JPH0228357A (ja) * | 1988-06-15 | 1990-01-30 | Yokogawa Electric Corp | 集積回路パッケージの製造方法 |
| JPH0312956A (ja) * | 1989-06-12 | 1991-01-21 | Nec Corp | Ｓｏｐ型リードフレーム |
-
1993
- 1993-10-04 JP JP5247810A patent/JPH07106493A/ja active Pending
-
1994
- 1994-09-05 EP EP94113880A patent/EP0646961A3/en not_active Withdrawn
- 1994-10-04 KR KR1019940025293A patent/KR100191859B1/ko not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| KR950012699A (ko) | 1995-05-16 |
| KR100191859B1 (ko) | 1999-06-15 |
| EP0646961A2 (en) | 1995-04-05 |
| EP0646961A3 (en) | 1995-08-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5783861A (en) | Semiconductor package and lead frame | |
| JPS639378B2 (ja) | ||
| US6946729B2 (en) | Wafer level package structure with a heat slug | |
| JP2005142554A (ja) | リードフレーム及びこれを適用した半導体パッケージの製造方法 | |
| JP2000294711A (ja) | リードフレーム | |
| KR20040037575A (ko) | 사선형 에칭부를 갖는 엠.엘.피（ｍｌｐ）형 반도체 패키지 | |
| JPH09129808A (ja) | 樹脂封止型半導体装置およびその製造方法 | |
| JPH06204371A (ja) | 合成樹脂封止型電子部品及びそのリード端子の曲げ加工方法 | |
| JPH07106493A (ja) | リ−ドフレ−ムおよびこのリ−ドフレ−ムを用いた半導体パッケ−ジの製造方法 | |
| JPH0582706A (ja) | リードフレーム | |
| JPH07147359A (ja) | 表面実装型半導体装置 | |
| JPS6352455A (ja) | 封止型半導体装置用リ−ドフレ−ム | |
| JP2002076234A (ja) | 樹脂封止型半導体装置 | |
| KR100333386B1 (ko) | 칩 스캐일 패키지 | |
| JP3528711B2 (ja) | リードフレームとそれを用いた樹脂封止型半導体装置およびその製造方法 | |
| KR100819794B1 (ko) | 리드프레임 및, 그것을 이용한 반도체 패키지 제조 방법 | |
| JP2507852B2 (ja) | 半導体装置 | |
| JPH0621304A (ja) | リードフレーム及び半導体装置の製造方法 | |
| KR100693739B1 (ko) | 반도체 패키지 제조용 리드프레임 | |
| JPH05211250A (ja) | 樹脂封止型半導体装置 | |
| JPH06204389A (ja) | 半導体装置及びその製造方法 | |
| JPH02170454A (ja) | リードフレーム | |
| JPH0750388A (ja) | 樹脂封止型半導体装置及び製造方法 | |
| JPH09116083A (ja) | リードフレーム及び半導体装置 | |
| JPH08138988A (ja) | 半導体装置 |