JPH08138988A - 半導体装置 - Google Patents

半導体装置

Info

Publication number
JPH08138988A
JPH08138988A JP6293982A JP29398294A JPH08138988A JP H08138988 A JPH08138988 A JP H08138988A JP 6293982 A JP6293982 A JP 6293982A JP 29398294 A JP29398294 A JP 29398294A JP H08138988 A JPH08138988 A JP H08138988A
Authority
JP
Japan
Prior art keywords
chip
shape
leads
semiconductor chip
electrodes
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP6293982A
Other languages
English (en)
Inventor
Hiroshi Saito
博 斉藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Yamaha Corp
Original Assignee
Yamaha Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Yamaha Corp filed Critical Yamaha Corp
Priority to JP6293982A priority Critical patent/JPH08138988A/ja
Priority to KR1019950038845A priority patent/KR100255180B1/ko
Publication of JPH08138988A publication Critical patent/JPH08138988A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/60—Attaching or detaching leads or other conductive members, to be used for carrying current to or from the device in operation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05554—Shape in top view being square
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49171—Fan-out arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/494—Connecting portions
    • H01L2224/4943—Connecting portions the connecting portions being staggered
    • H01L2224/49431—Connecting portions the connecting portions being staggered on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Wire Bonding (AREA)
  • Lead Frames For Integrated Circuits (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

(57)【要約】 【目的】 ＬＳＩ等のＩＣ（集積回路）を内蔵した半導
体チップを有する半導体装置において、チップの接着、
リードの設計、樹脂封止等の作業を容易にすると共にチ
ップサイズの縮小を可能にする。 【構成】 ＬＳＩチップ１２を６角形以上の多角形（又
は円形）にする。チップ１２をステージ１６に接着剤に
より接着すると共に、多数のリード２０をボンディング
ワイヤ等によりチップ１２上の対応する電極に接続す
る。チップ１２が円形に近い（又は円形である）ので、
上記目的を達成できる。リード２０のインナーリード２
０ａの先端を結ぶ線が破線ＥＰで示すように円形状にな
るようにリードフレームを構成すると、チップサイズの
変更に対処しやすい。

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】この発明は、ＬＳＩ（大規模集積
回路）等の集積回路を内蔵した半導体チップを有する半
導体装置に関し、特に半導体チップの形状を６角形以上
の多角形又は円形にしたことによりチップの接着、リー
ドの設計、樹脂封止等の作業を容易にすると共にチップ
サイズの縮小を可能にしたものである。
【０００２】
【従来の技術】従来、ＬＳＩを内蔵した半導体チップ
（以下、ＬＳＩチップと称する）としては、図６に示し
たように４角形のＬＳＩチップ１が知られている。
【０００３】また、ＬＳＩチップを有する半導体装置と
しては、図６に示すようにＬＳＩチップ１を接着剤４に
よりリードフレームの支持ステージ２に接着すると共
に、図７〜９に示すようにチップ１上の多数の電極６を
リードフレームのリード５のインナーリード部５ａにボ
ンディングワイヤ８等により電気的に接続し、チップ
１、支持ステージ２、インナーリード部５ａ等をパッケ
ージに収納したものが知られている。
【０００４】リードフレームは、サポートバー３によっ
て支持ステージ２を保持すると共に、多数のリード５を
保持するものである。パッケージングの後は、各サポー
トバー及び各リードがリードフレームから分離され、各
リードのアウターリード部５ｂは、パッケージから導出
された形で残される。パッケージとしては、セラミック
封止型のもの、樹脂（プラスチック）封止型のもの等が
知られている。
【０００５】ＬＳＩチップ１上の電極配置としては、図
８又は９に示すものが知られている。図８では、ＬＳＩ
チップ１の各辺毎に電極６を１列状に配置してあり、図
９では、ＬＳＩチップ１の各辺毎に電極６を２列状に配
置し且つ列間で電極６が真横に並ばないようにずらして
ある。図９の電極配置は、一般に千鳥配置と呼ばれるも
ので、以下でもこのように呼ぶことにする。千鳥配置で
は、図８の１列配置に比べて電極数を多くすることがで
きる利点がある。
【０００６】
【発明が解決しようとする課題】上記した従来技術によ
ると、図６に示すようにＬＳＩチップ１を接着剤４によ
りステージ２に接着する際にチップコーナー部で接着剤
４が破線で示すように回り込まず、接着不良になること
がある。これを防ぐには、工夫が必要であり、作業工数
もかかる。
【０００７】また、チップサイズが小さくなると、リー
ドフレームの設計変更が容易でないという問題点があ
る。すなわち、インナーリード部の設計に際しては、
（イ）ボンディングワイヤの長さを所定の長さ以上に長
くしないこと、（ロ）インナーリード部の先端の幅を所
定の幅より細くしないこと等の条件を満たす必要があ
る。例えば、多ピンパッケージにおいて、チップサイズ
をできるだけ小さくしたい場合、インナーリード部は、
特にチップコーナー部で（イ）、（ロ）の条件を満たす
ため、図７に示すように先端の幅Ｗをできるだけ細く、
しかも均等にする必要がある。このような設計の最適化
は、自動化されてきてはいるが、最終的には試行錯誤が
必要である。その上、チップサイズを変更するたびに再
設計が必要である。
【０００８】４角形のＬＳＩチップにおいては、チップ
コーナー部での電極配置やボンディングワイヤの長さ等
によりチップサイズの縮小が制限される。すなわち、電
極配置については、チップコーナー部に近づくほど電極
とインナーリード部との相対的位置関係により斜め配線
となり、ワイヤ間の間隔が狭くなってしまう。これで
は、ワイヤショートの危険性があるので、図８，９に示
すようにチップコーナー部では電極間の間隔を大きくす
る必要がある。このため、チップサイズの縮小が制限さ
れる。
【０００９】一方、ワイヤ長については、インナーリー
ド部の設計にもよるが、一般的にはチップコーナー部に
おいて、場合によってはチップの辺の中心付近において
長くする必要がある。従って、長い方のワイヤ長が前述
の（イ）の条件を満たす範囲でしかチップサイズを縮小
することができない。
【００１０】樹脂封止型パッケージを採用した半導体装
置にあっては、通常状態での成形収縮時、周囲温度の高
低繰返し時、実装基板への半田付実装時等に樹脂とチッ
プとリードとの熱膨脹係数の差によりチップ表面にスト
レスがかかり、特に図１０に示すようなコーナー領域９
ａ〜９ｄには大きなストレスがかかる。このため、チッ
プ表面の配線が断線したり、ショートしたりすることが
ある。
【００１１】このような事態を防止するため、（ａ）コ
ーナー領域９ａ〜９ｄを危険領域として区別し、配線幅
等を含めた特別の配線設計ルールを適用すること、
（ｂ）樹脂として低ストレスタイプのものを用いるこ
と、（ｃ）チップ表面にポリイミドやシリコーン等の保
護膜をウエハ工程や組立工程等で施すことなどの対策が
とられている。
【００１２】この発明の目的は、チップの接着、リード
の設計、樹脂封止等の作業を容易にすると共にチップサ
イズの縮小を可能にすることにある。
【００１３】
【課題を解決するための手段】この発明に係る第１の半
導体装置は、集積回路を内蔵した半導体チップであっ
て、チップ形状を６角形以上の多角形又は円形にしたも
のと、前記半導体チップを接着した支持ステージとを備
えたものである。
【００１４】この発明に係る第２の半導体装置は、集積
回路を内蔵すると共に該集積回路につながる多数の電極
を端縁に沿って配置した半導体チップであって、チップ
形状を６角形以上の多角形又は円形にすると共に前記多
数の電極を６角形以上の多角形状又は円形状に配置した
ものと、前記半導体チップを接着した支持ステージと、
前記半導体チップの周囲に配置された多数のリードであ
って、該リードのインナーリード部が前記多数の電極に
それぞれ電気的に接続されたものと、前記半導体チッ
プ、前記支持ステージ及び前記リードのインナーリード
部を収納するパッケージとを備え、前記パッケージから
前記リードのアウターリード部を導出して成るものであ
る。
【００１５】この発明に係る第３の半導体装置は、集積
回路を内蔵すると共に該集積回路につながる多数の電極
を端縁に沿って配置した半導体チップであって、チップ
形状を６角形以上の多角形又は円形にしたものと、前記
半導体チップを接着した支持ステージと、前記半導体チ
ップの周囲に配置された多数のリードであって、該リー
ドのインナーリード部が前記多数の電極にそれぞれ電気
的に接続されたものと、前記半導体チップ、前記支持ス
テージ及び前記リードのインナーリード部を封止する樹
脂体とを備え、前記樹脂体から前記リードのアウターリ
ード部を導出して成るものである。
【００１６】
【作用】上記した第１の半導体装置によれば、半導体チ
ップの形状が円形に近いか円形であるため、チップ接着
の際に接着剤の塗布不足が発生しにくい。従って、良好
な接着状態が得られる。
【００１７】上記した第２の半導体装置によれば、半導
体チップの形状が円形に近いか円形であると共に多数の
電極が円形に近い形状又は円形状に配置されるので、リ
ード（特にインナーリード部）の設計が容易となる。ま
た、チップコーナー部でワイヤ間の間隔を広げたり、チ
ップコーナー部又はチップの辺の中央付近でワイヤ長を
長くしたりする要求が軽減されるので、チップサイズの
縮小が可能である。さらに、多数のリードのインナーリ
ード部の先端を結ぶ線が円形状をなすようにすると、イ
ンナーリードパターンを種々のチップサイズに共通に使
用可能となり、チップサイズの変更に容易に対処するこ
とができる。
【００１８】上記した第３の半導体装置によれば、半導
体チップの形状が円形に近いか円形であるため、チップ
周辺部にかかる熱ストレスを低減することができる。
【００１９】
【実施例】図１は、この発明の一実施例に係るＬＳＩチ
ップ形成工程を示すものである。
【００２０】シリコン等の半導体ウエハ１０の表面に
は、６角形状のチップ領域１２Ａが図示の如く各辺で隣
りのチップ領域に接するように多数配置される。このよ
うな配置は、隣り合うチップ領域間の隙間をなくせるの
で、ウエハ利用効率が高い。各チップ領域１２Ａ内に
は、通常の方法でＬＳＩが作り込まれ、チップ上面には
図２に示すように多数の電極１４が形成される。
【００２１】電極形成等の処理が終ると、ウエハ１０
は、例えばレーザー溶断又はワイヤカット等により各チ
ップ領域１２Ａ毎に分断される。この結果、各チップ領
域１２Ａは、図２に示すような独立したＬＳＩチップ１
２となる。ＬＳＩチップ１２にあっては、端縁に沿って
６角形状に多数の電極１４が配置されている。電極１４
の配置は、６角形より角数の多い多角形状又は円形状に
してもよく、あるいは図９に示した千鳥配置を採用して
もよい。
【００２２】図３は、図２のＬＳＩチップ１２をパッケ
ージ２４に収納した状態を示すものである。リードフレ
ームは、サポートバー１８ａ〜１８ｆにより支持ステー
ジ１６を保持すると共に、多数のリード２０を保持して
いる。各リード２０は、インナーリード部２０ａ及びア
ウターリード部２０ｂを有する。
【００２３】ＬＳＩチップ１２は、接着剤により支持ス
テージ１６に接着される。正６角形のＬＳＩチップ１２
は、コーナー部の突出度が小さく、コーナー部には十分
に接着剤が回り込むから、良好な接着状態が得られる。
【００２４】各リード２０のインナーリード部２０ａ
は、ボンディングワイヤ２２によりＬＳＩチップ１２上
の対応する電極１４に電気的に接続される。この場合、
接続方式としては、ＴＡＢ（Tape Automated Bonding）
方式、フェースダウンボンディング方式等を用いてもよ
い。
【００２５】ＬＳＩチップ１２、支持ステージ１６、サ
ポートバー１８ａ〜１８ｆ、インナーリード部２０ｂ、
ワイヤ２２等は、例えばセラミックからなるパッケージ
２４に収納され、パッケージ２４は、気密的に封止され
る。リードフレームの不要部分が除去され、リード２０
のアウターリード部２０ｂがパッケージ２４から導出さ
れた形で残される。
【００２６】リード２０のインナーリード部２０ａの設
計にあたっては、多数の電極１４が円形に近い形状に配
置されているので、インナーリード部２０ａは、先端を
結ぶ線ＥＰが６角形以上の多角形状又は円形状になるよ
うに設計すればよく、４角形配置に合わせるのに比べて
設計が容易である。また、チップコーナー部ではワイヤ
間の間隔をさほど広げなくてよく、チップコーナー部又
はチップの辺の中央付近でワイヤ長をさほど長くしなく
てよいので、チップサイズの縮小が可能である。
【００２７】多数のリード２０のインナーリード部２０
ａの先端を結ぶ線ＥＰは、６角形以上の多角形状でもよ
いが、円形状とするのが好ましい。これは、チップサイ
ズが大きくなっても、インナーリード部２０ａの先端位
置のみを後退させればよく、インナーリードパターンの
共通化が可能になるからである。リードフレームの製法
の１つとして、金型でリードフレーム材を打抜く方法が
あるが、インナーリードパターンが共通化できると、チ
ップサイズが変更されても、打抜き金型が共通化できる
ため、金型投資が少なくて済む。
【００２８】パッケージ２４として、樹脂封止型のもの
を用いる場合、半導体チップ１２のコーナー部の突出度
が小さいため、熱ストレスが低減される。従って、チッ
プ表面の配線の断線やショートを防止可能であり、チッ
プサイズによってはポリイミドやシリコーン等の保護膜
を省略できる範囲が大きくなる。
【００２９】図３の実施例にあっては、支持ステージ１
６の形状を６角形より角数の多い多角形又は円形として
もよい。また、サポートバー１８ａ〜１８ｆは、６本に
限らず、４本又は２本等でもよい。サポートバー１８ａ
〜１８ｆは、アウターリード部２０ｂに接続しても、し
なくてもよい。
【００３０】図４，５は、この発明の他の実施例に係る
ＬＳＩチップ１２を示すものである。図４のＬＳＩチッ
プ１２は、チップ形状を１６角形にすると共に、端縁に
沿って円形状に多数の電極１４を配置したものである。
また、図５のＬＳＩチップ１２は、チップ形状を円形に
すると共に、端縁に沿って円形状に多数の電極１４を配
置したものである。
【００３１】図４又は５のＬＳＩチップ１２は、図３の
構成において、６角形のチップ１２に代えて使用するこ
とができる。この場合、インナーリード部２０ａの先端
を結ぶ線ＥＰは円形状をなすようにするとよい。また、
隣り合うインナーリード２０ａの先端間の間隔（ワイヤ
間の間隔）を均等にすることができると共に、各インナ
ーリード部２０ａの先端から対応する電極１４までの距
離（ワイヤ長）も均等にすることができる。
【００３２】この発明は、面実装パッケージＱＦＰに限
らず、ＤＩＰ（Dual In-line Package）、ＰＬＣＣ（Pl
astic Leaded Chip Carrier）、ＰＧＡ（Pin Grid Arra
y）、ＣＯＢ（Chip On Board）、ＢＧＡ（Ball Grid Ar
ray）等のパッケージでも実施可能である。
【００３３】
【発明の効果】以上のように、この発明によれば、半導
体チップの形状を６角形以上の多角形又は円形にしたの
で、良好なチップ接着状態が得られると共に熱ストレス
に基づくチップ上の配線の断線やショートを防止できる
効果がある。
【００３４】また、半導体チップの端縁に沿って６角形
以上の多角形状又は円形状に多数の電極を配置したの
で、リードのインナーリード部の設計が容易になる効果
もある。さらに、インナーリード部の先端を結ぶ線が円
形状をなすようにすると、インナーリードパターンの共
通化によりチップサイズの変更に容易に対処できると共
にコスト低減が可能になる利点もある。
【図面の簡単な説明】
【図１】 この発明の一実施例に係るＬＳＩチップ形成
工程を示すウエハ上面図である。
【図２】 ＬＳＩチップを拡大して示す上面図である。
【図３】 ＬＳＩチップのパッケージ収納状態を示す上
面図である。
【図４】 この発明の他の実施例に係るＬＳＩチップを
示す上面図である。
【図５】 この発明の更に他の実施例に係るＬＳＩチッ
プを示す上面図である。
【図６】 従来のＬＳＩチップの接着状況を示す上面図
である。
【図７】 従来のリードフレームの一部を示す上面図で
ある。
【図８】 従来のＬＳＩチップにおける１列配置の電極
へのワイヤボンディング状況を示す上面図である。
【図９】 従来のＬＳＩチップにおける千鳥配置の電極
へのワイヤボンディング状況を示す上面図である。
【図１０】 従来のＬＳＩチップにおいて危険領域とし
て区別されるコーナー領域を示す上面図である。
【符号の説明】
１０：半導体ウエハ、１２：ＬＳＩチップ、１４：電
極、１６：支持ステージ、１８ａ〜１８ｅ：サポートバ
ー、２０：リード、２２：ボンディングワイヤ、２４：
パッケージ。

Claims (7)

    【特許請求の範囲】
  1. 【請求項１】集積回路を内蔵した半導体チップであっ
    て、チップ形状を６角形以上の多角形又は円形にしたも
    のと、 前記半導体チップを接着した支持ステージとを備えた半
    導体装置。
  2. 【請求項２】集積回路を内蔵すると共に該集積回路につ
    ながる多数の電極を端縁に沿って配置した半導体チップ
    であって、チップ形状を６角形以上の多角形又は円形に
    すると共に前記多数の電極を６角形以上の多角形状又は
    円形状に配置したものと、 前記半導体チップを接着した支持ステージと、 前記半導体チップの周囲に配置された多数のリードであ
    って、該リードのインナーリード部が前記多数の電極に
    それぞれ電気的に接続されたものと、 前記半導体チップ、前記支持ステージ及び前記リードの
    インナーリード部を収納するパッケージとを備え、前記
    パッケージから前記リードのアウターリード部を導出し
    て成る半導体装置。
  3. 【請求項３】 前記多数のリードのインナーリード部の
    先端を結ぶ線が円形状をなすようにしたことを特徴とす
    る請求項２記載の半導体装置。
  4. 【請求項４】集積回路を内蔵すると共に該集積回路につ
    ながる多数の電極を端縁に沿って配置した半導体チップ
    であって、チップ形状を６角形以上の多角形又は円形に
    したものと、 前記半導体チップを接着した支持ステージと、 前記半導体チップの周囲に配置された多数のリードであ
    って、該リードのインナーリード部が前記多数の電極に
    それぞれ電気的に接続されたものと、 前記半導体チップ、前記支持ステージ及び前記リードの
    インナーリード部を封止する樹脂体とを備え、前記樹脂
    体から前記リードのアウターリード部を導出して成る半
    導体装置。
  5. 【請求項５】 集積回路を内蔵した半導体チップであっ
    て、 チップ形状を６角形以上の多角形又は円形にしたことを
    特徴とする半導体チップ。
  6. 【請求項６】 集積回路を内蔵すると共に該集積回路に
    つながる多数の電極を端縁に沿って配置した半導体チッ
    プであって、 チップ形状を６角形以上の多角形又は円形にすると共に
    前記多数の電極を６角形以上の多角形状又は円形状に配
    置したことを特徴とする半導体チップ。
  7. 【請求項７】 多数のリードを有するリードフレームで
    あって、インナーリード部の先端を結ぶ線が円形状をな
    すようにしたことを特徴とするリードフレーム。
JP6293982A 1994-11-02 1994-11-02 半導体装置 Pending JPH08138988A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP6293982A JPH08138988A (ja) 1994-11-02 1994-11-02 半導体装置
KR1019950038845A KR100255180B1 (ko) 1994-11-02 1995-10-31 비 장방형 반도체칩을 가진 반도체 장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP6293982A JPH08138988A (ja) 1994-11-02 1994-11-02 半導体装置

Publications (1)

Publication Number Publication Date
JPH08138988A true JPH08138988A (ja) 1996-05-31

Family

ID=17801720

Family Applications (1)

Application Number Title Priority Date Filing Date
JP6293982A Pending JPH08138988A (ja) 1994-11-02 1994-11-02 半導体装置

Country Status (2)

Country Link
JP (1) JPH08138988A (ja)
KR (1) KR100255180B1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9263374B2 (en) 2010-09-28 2016-02-16 Dai Nippon Printing Co., Ltd. Semiconductor device and manufacturing method therefor

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9263374B2 (en) 2010-09-28 2016-02-16 Dai Nippon Printing Co., Ltd. Semiconductor device and manufacturing method therefor

Also Published As

Publication number Publication date
KR100255180B1 (ko) 2000-05-01
KR960019681A (ko) 1996-06-17

Similar Documents

Publication Publication Date Title
US5250841A (en) Semiconductor device with test-only leads
JP2907802B2 (ja) ボトムリードフレーム及びそれを用いたボトムリード半導体パッケージ
US7709937B2 (en) Method of manufacturing semiconductor device
US5114880A (en) Method for fabricating multiple electronic devices within a single carrier structure
EP0710982B1 (en) Personalized area leadframe coining or half etching for reduced mechanical stress at device edge
US5349235A (en) High density vertically mounted semiconductor package
US6791166B1 (en) Stackable lead frame package using exposed internal lead traces
US5036381A (en) Multiple electronic devices within a single carrier structure
US5468991A (en) Lead frame having dummy leads
JPH08138988A (ja) 半導体装置
US6897549B2 (en) Frame for semiconductor package
EP0036907B1 (en) Multi-lead plug-in type package for circuit element
JPH0661289A (ja) 半導体パッケージ及びこれを用いた半導体モジュール
JP4677152B2 (ja) 半導体装置
JP2000260931A (ja) 半導体装置およびその製造方法
JPH0777256B2 (ja) 樹脂封止型半導体装置
JPH06244313A (ja) 半導体パッケージ及び実装方法
KR100192329B1 (ko) 반도체소자 패키지 공정용 리드 프레임
KR0163214B1 (ko) 세라믹 기판을 이용한 집적회로 패키지 및 그의 제조방법
JPH0750388A (ja) 樹脂封止型半導体装置及び製造方法
KR200147420Y1 (ko) 멀티 칩 모듈 반도체 장치
KR0147157B1 (ko) 티형 고집적 반도체 패키지
JP3358697B2 (ja) 半導体パッケージ
JPH0529427A (ja) 半導体装置の製造方法
JPH1154537A (ja) 半導体装置およびその製造方法