JPH09260413A - 半導体装置およびその製造方法 - Google Patents

半導体装置およびその製造方法

Info

Publication number
JPH09260413A
JPH09260413A JP8072041A JP7204196A JPH09260413A JP H09260413 A JPH09260413 A JP H09260413A JP 8072041 A JP8072041 A JP 8072041A JP 7204196 A JP7204196 A JP 7204196A JP H09260413 A JPH09260413 A JP H09260413A
Authority
JP
Japan
Prior art keywords
wire
electrode pad
bump
semiconductor device
electrode pads
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP8072041A
Other languages
English (en)
Inventor
Keiichiro Wakamiya
敬一郎 若宮
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP8072041A priority Critical patent/JPH09260413A/ja
Publication of JPH09260413A publication Critical patent/JPH09260413A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04042—Bonding areas specifically adapted for wire connectors, e.g. wirebond pads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05554—Shape in top view being square
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/061—Disposition
    • H01L2224/0612—Layout
    • H01L2224/0615—Mirror array, i.e. array having only a reflection symmetry, i.e. bilateral symmetry
    • H01L2224/06153—Mirror array, i.e. array having only a reflection symmetry, i.e. bilateral symmetry with a staggered arrangement, e.g. depopulated array
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48475—Connecting portions connected to auxiliary connecting means on the bonding areas, e.g. pre-ball, wedge-on-ball, ball-on-ball
    • H01L2224/48476—Connecting portions connected to auxiliary connecting means on the bonding areas, e.g. pre-ball, wedge-on-ball, ball-on-ball between the wire connector and the bonding area
    • H01L2224/48477—Connecting portions connected to auxiliary connecting means on the bonding areas, e.g. pre-ball, wedge-on-ball, ball-on-ball between the wire connector and the bonding area being a pre-ball (i.e. a ball formed by capillary bonding)
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/49105—Connecting at different heights
    • H01L2224/49107—Connecting at different heights on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49171—Fan-out arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/494—Connecting portions
    • H01L2224/4943—Connecting portions the connecting portions being staggered
    • H01L2224/49431—Connecting portions the connecting portions being staggered on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/85009—Pre-treatment of the connector or the bonding area
    • H01L2224/85051—Forming additional members, e.g. for "wedge-on-ball", "ball-on-wedge", "ball-on-ball" connections
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Wire Bonding (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Abstract

(57)【要約】 【課題】 多ピン化したプラスチックパッケージにおい
て、ワイヤーショートの発生を抑制し、製造歩留まりを
低下させない構成および、その製造方法を提供する。 【解決手段】 電極パッド３ａにはワイヤ５ａが直接に
ボンディングされているが、電極パッド３ｂの上にはバ
ンプ（突起電極）６が形成され、その上にワイヤ５ｂが
ボンディングされている。従って、ワイヤ５ｂのボンデ
ィング位置は、バンプ６の高さ分だけワイヤ５ａのボン
ディング位置よりも高くなっている。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は半導体装置およびそ
の製造方法に関し、特にワイヤショートを防止したプラ
スチックパッケージの構成およびその製造方法に関す
る。
【０００２】
【従来の技術】一般にプラスチックパッケージは、リー
ドフレームを用いて形成される。その製造工程を簡単に
説明すると、リードフレーム上の所定位置に半導体集積
回路基板を載置固定し、当該半導体集積回路基板のパッ
ドと、リードとをワイヤボンディングによって電気的に
接続した後、トランスファーモールド法によって半導体
集積回路基板を含む所定領域を熱硬化性樹脂などで封止
し、その後で、リードフレームから分離する。
【０００３】図３は、プラスチックパッケージの１形態
であるＱＦＰ（クワッドフラットパッケージ）の製造過
程中の構成を模式的に示す平面図である。図３に示すよ
うに、リードフレームＬＦは、複数の領域に分割されて
おり、その１つ１つをブロックＢＲと呼称する。ブロッ
クＢＲの大きさは４本のフレーム本体ＦＲによって規定
されており、フレーム本体ＦＲの４辺からは、それぞれ
内側に向けて複数のリード４が延在している。ブロック
ＢＲの中央部には半導体集積回路基板１を載置固定する
矩形形状のダイパッド２が設けれられており、ダイパッ
ド２の４隅には、ブロックＢＲの内側の４隅から延在す
る吊りリード２１が接続されている。
【０００４】半導体集積回路基板１上には、その端縁に
沿って複数の電極パッド３が一列に配設されており、ワ
イヤ５を介してそれぞれ対応するリード４に電気的に接
続されている。
【０００５】なお、リード４は、熱硬化性樹脂等で樹脂
封止を行った場合に、破線で示す樹脂封止領域ＲＲの内
側に位置する部分がインナーリード、樹脂封止領域ＲＲ
の外側に位置する部分がアウターリードと呼称される
が、以下の説明においては特に区別しない。
【０００６】図３に示す領域Ｘの、ＡＡ線での矢視断面
図を図４に示す。電極パッド３とリード４との接続は、
ワイヤボンディングによってなされる。その工程を簡単
に説明すると、電極パッド３の上空からボンディングツ
ールが下降してきて電極パッド３に接触し、第１ボンド
を行った後上昇し、ワイヤ５を引き伸ばしながらリード
４の上空に移動し、所定位置で下降してリード４の表面
に接触し、第２ボンドを行って１つの配線が完成する。
【０００７】ここで、電極パッド３は一般的にアルミニ
ウム（Ａｌ）で形成され、その形状は矩形形状であり、
その大きさは１辺が約８０〜１００μｍである。また、
ワイヤ５の材質には金（Ａｕ）が使用されることが多
く、その直径は一般的には２５〜３０μｍである。
【０００８】
【発明が解決しようとする課題】近年の半導体装置は、
高集積化に伴ってリードの本数が増加（多ピン化）して
おり、ＱＦＰにおいても２００〜３００ピンの装置が開
発されている。なお、リードの本数が増加することは、
電極パッドおよびワイヤも同数だけ増加することを意味
している。
【０００９】ここで、リードの本数が倍化した場合を想
定する。図３および図４を用いて説明した従来のＱＦＰ
では、電極パッド３は半導体集積回路基板１の端縁に沿
って一列に配設されているので、リード４の本数が倍化
すると、単純計算では、電極パッド３の配置ピッチが半
分になる。なお、電極パッド３の配置ピッチとは、隣合
う電極パッド３の、中心線間距離を言う。
【００１０】電極パッド３の配置ピッチが減少するとい
うことは、隣合うワイヤ５間の間隔が狭くなることを意
味しており、その結果、樹脂封止の際にワイヤーショー
トを引き起こす可能性が高まるという問題を有してい
た。これは、ＱＦＰに限らずプラスチックパッケージに
共通の問題であり、このことを理由として多ピン化が制
限されるという問題があった。
【００１１】このような問題点を解決するための先行技
術としては、特開平５−９５０７２号公報、特開平５−
１０２２８号公報、特開平５−５５２９５号公報などが
挙げられるが、これらは、隣接するパッドに高低差を設
け、さらにインナーリードの先端部にも高低差を設けた
り、半導体集積回路基板に段差を設け、複数のパッドを
半導体集積回路基板の外周に近い外側列と、段差上段面
の内側列とに分けて設けた構成となっていた。
【００１２】しかし、パッドの高さを違ったものとする
には、高い方のパッドに合わせて全てのパッドを形成し
た後、選択的にエッチングを行って低い方のパッドを形
成することになるので、パッドの形成工程が煩雑になっ
たり、パッドの高低差を精度良く得られないという問題
があり、半導体集積回路基板に段差を設けるには、半導
体基板そのものをエッチングする必要があり余分な工程
が必要になるという問題があった。また、インナーリー
ドの先端部に高低差を設けるには、精密な金型が必要で
あり、さらに高低差を有するリードの先端部にワイヤボ
ンディングを行うにも高度な技術が必要となり、製造コ
ストが増加するという問題あった。従って、これらの問
題を招来しないような技術が要望されている。
【００１３】本発明は上記のような問題点を解消するた
めになされたもので、多ピン化したプラスチックパッケ
ージ等の半導体装置において、ワイヤーショートの発生
を抑制し、製造歩留まりを低下させない構成および、そ
の製造方法を提供する。
【００１４】
【課題を解決するための手段】本発明に係る請求項１記
載の半導体装置は、半導体集積回路基板の端縁に沿っ
て、該半導体集積回路基板の主面の同一平面上に配設さ
れた複数の電極パッド、該複数の電極パッドに対応して
配設された複数のリード、前記複数の電極パッドと前記
複数のリードとを電気的に接続するためのワイヤを備
え、前記半導体集積回路基板および前記ワイヤを含む領
域が樹脂封止された半導体装置において、前記複数の電
極パッドは、前記半導体集積回路基板の端縁に近い側に
配設された第１の電極パッドと、前記第１の電極パッド
よりも前記端縁から遠い位置に、前記第１の電極パッド
に沿って配設された第２の電極パッドとを有し、前記第
２の電極パッド上には、所定の高さを有するバンプが形
成され、前記ワイヤは、前記第１の電極パッドの上面に
接続される第１のワイヤと、前記バンプの上面に接続さ
れる第２のワイヤとを有している。
【００１５】本発明に係る請求項２記載の半導体装置
は、前記バンプが、メッキ法により前記第２の電極パッ
ド上のみに選択的に形成された金属層である。
【００１６】本発明に係る請求項３記載の半導体装置
は、前記バンプの前記所定の高さは、前記第１および第
２のワイヤの直径の少なくとも２倍である。
【００１７】本発明に係る請求項４記載の半導体装置の
製造方法は、請求項１記載の半導体装置を製造する方法
であって、前記第２の電極パッド上のみに所定の高さを
有するバンプを形成する工程と、前記第１のワイヤを前
記第１の電極パッドの上面に接続する工程と、前記第２
のワイヤを前記バンプの上面に接続する工程とを備えて
いる。
【００１８】
【発明の実施の形態】図１は、本発明に係る実施の形態
として、製造過程中のＱＦＰを模式的に示す平面図であ
る。図１に示すように、リードフレームＬＦは、複数の
領域に分割されており、その１つ１つをブロックＢＲと
呼称する。ブロックＢＲの大きさは４本のフレーム本体
ＦＲによって規定されており、フレーム本体ＦＲの４辺
からは、それぞれ内側に向けて複数のリード４ａおよび
４ｂが交互に延在している。ブロックＢＲの中央部には
半導体集積回路基板１１を載置固定する矩形形状のダイ
パッド２が設けれられており、ダイパッド２の４隅に
は、ブロックＢＲの内側の４隅から延在するダイパッド
２を支えるための吊りリード２１が接続されている。
【００１９】半導体集積回路基板１１の上面の同一平面
上には、その端縁に沿って複数の電極パッド３ａが配設
され、さらにその内側には複数の電極パッド３ｂが電極
パッド３ａに平行して配設されている。ここで、電極パ
ッド３ａおよび３ｂは構成的に同一であるが、配列パタ
ーンが異なるので便宜的に第１の電極パッド（上記端縁
に近い側に配設されている）および第２の電極パッド
（第１の電極パッドよりも上記端縁から遠い位置に、第
１の電極パッドに沿って配設されている）と呼称しても
良い。
【００２０】なお、電極パッド３ａと３ｂは互い違いに
なるように配設され、いわゆる千鳥状の配列となってい
る。そして、電極パッド３ａおよび３ｂは、それぞれワ
イヤ（金属細線）５ａおよび５ｂを介してそれぞれ対応
するリード４ａおよび４ｂに電気的に接続されている。
なお、ワイヤ５ａおよび５ｂは構成的に同一であるが、
接続相手が異なるので便宜的に第１のワイヤおよび第２
のワイヤと呼称しても良い。
【００２１】ここで、電極パッド３ａと３ｂを千鳥状に
配列したのは、電極パッド３ａおよび３ｂに接続される
ワイヤ５ａおよび５ｂが、平面方向で重なり合うのを防
止するためと、電極パッド３ｂをできるだけ多く、すな
わち効率良く配設するためであったが、後に説明するよ
うに、ワイヤ５ａおよび５ｂは高さ方向（垂直方向）に
高低差を有して配設されるので、平面方向で重なり合っ
ていても実際には接触していない。従って、電極パッド
３ａと３ｂを同一の配列で２列に配設しても良い。
【００２２】リード４ａおよび４ｂは、フレーム本体Ｆ
Ｒ側においては配設間隔を比較的広く取れるので、隣合
うもの同士が平行に配設されているが、ダイパッド２側
においては、その先端部が半導体集積回路基板１１のほ
ぼ１辺の長さの範囲内に収まるように、内側に向けて屈
曲し、配設間隔が狭くなっている。
【００２３】そして、リード４ｂの先端部が、リード４
ａの先端部よりフレーム本体ＦＲ側に位置するように、
リード４ｂはリード４ａよりも短く形成されている。従
って、リード４ａおよび４ｂの先端部は平面的に互い違
いになるように位置しており、その配列形状は、いわゆ
る千鳥状となっている。なお、リード４ａおよび４ｂは
長さが異なるので、第１および第２のリードと呼称して
も良い。
【００２４】ここで、リード４ａと４ｂの先端部を千鳥
状に配列したのは、電極パッド３ａおよび３ｂの千鳥状
の配列と相俟って、ワイヤ５ａおよび５ｂが、リード４
ａと４ｂの先端部近傍において平面方向で重なり合うの
を防止するためであるが、必ずしも千鳥状に配列する必
要はなく、リード４ａと４ｂの先端部の位置が同一とな
るように配列しても良い。
【００２５】なお、リード４ａおよび４ｂは、熱硬化性
樹脂等で樹脂封止を行った場合に、破線で示す樹脂封止
領域ＲＲの内側に位置する部分がインナーリード、樹脂
封止領域ＲＲの外側に位置する部分がアウターリードと
呼称されるが、以下の説明においては特に区別しない。
また、樹脂封止終了後、アウターリードの根元近傍にお
いて、フレーム本体ＦＲとリード４ａおよび４ｂとの切
断を行い、また、吊りリード２１とフレーム本体ＦＲと
の切断を行うことで独立した半導体装置となるが、その
工程は本発明との関係が薄いので詳細説明は省略する。
【００２６】図１に示す領域Ｙの、ＡＡ線での矢視断面
図を図２に示す。図２において、電極パッド３ａの上面
にはワイヤ５ａが直接にボンディングにより接続されて
いるが、電極パッド３ｂの上には所定の高さを有するバ
ンプ（突起電極）６が形成され、その上面にワイヤ５ｂ
がボンディングにより接続されている。従って、ワイヤ
５ｂのボンディング位置は、バンプ６の高さ分だけワイ
ヤ５ａのボンディング位置よりも高くなっている。
【００２７】電極パッド３ａおよび３ｂは一般的にＡｌ
で形成されており、バンプ６の材質としては、Ａｌとの
接合が良好なＡｕが使用されている。また、ワイヤ５ａ
および５ｂとしては、一般に金線が使用されるので、バ
ンプ６の材質をＡｕとすることで、ワイヤ５ｂとの良好
な接続を達成できる。
【００２８】バンプ６の形成方法を簡単に説明する。ま
ず、電極パッド３ｂ上以外の部分をレジスト膜で覆い、
メッキ法により全面に渡ってＡｕ層を形成した後、レジ
スト膜を除去することで電極パッド３ｂ上のみにバンプ
６が形成されることになる。このようにバンプ６はメッ
キ法により第２の電極パッド上にのみに形成されてい
る。
【００２９】ここで、ワイヤ５ａおよび５ｂの直径を２
５μｍとすれば、バンプ６の高さを５０μｍとすること
で、ワイヤ５ａとワイヤ５ｂとの垂直方向の間隔が２５
μｍ程度、すなわちワイヤの直径程度に保たれることに
なる。従って、電極パッド３ａの配列の内側に電極パッ
ド３ｂを平行して配列し、多ピン化に対応した構成とし
た場合であっても、ワイヤ５ａとワイヤ５ｂとの間隔が
十分保たれるので、トランスファーモールド法によって
樹脂封止を行う場合でも、樹脂の流入圧力によってワイ
ヤ５ａとワイヤ５ｂが接触することが防止される。従っ
て、多ピン化された半導体装置において、ワイヤショー
トにより製品定格が達成できないものの割合が増加する
ことが防止され、製造歩留まりの低下を防止できる。
【００３０】さらに、バンプ６はメッキ法により形成さ
れるので、比較的簡単に形成することができ、その厚
さ、すなわち高さも任意に変更できる。従って、ワイヤ
５ａおよび５ｂの直径を例えば３０μｍとした場合に
は、バンプ６の高さを６０μｍとすることで、ワイヤ５
ａとワイヤ５ｂとの垂直方向の間隔を３０μｍ程度、す
なわちワイヤの直径程度に保つことができ、ワイヤ径の
変更にも対応できる。
【００３１】また、バンプ６はメッキ法により形成され
るので、その高さをプラスマイナス２μｍ程度の精度で
決定することができる。従って、ワイヤ５ａとワイヤ５
ｂとの垂直方向の間隔をほぼ設定通りに保つことがで
き、バンプ６の高さが設定通りに形成されず、ワイヤ５
ａとワイヤ５ｂとが接触するといった問題が発生しな
い。
【００３２】そして、先行技術にあるパッドに高低差を
付ける技術や、半導体集積回路基板に段差を設ける技術
に比べて、電極パッド３ｂ上にバンプ６を形成すること
は先に説明したように比較的簡単であり、その工程も煩
雑にはならない。また、インナーリードの先端部に高低
差を設けるわけではないので、特殊な金型や、高度なワ
イヤボンディング技術は必要ないという利点を有してい
る。
【００３３】＜実施の形態の変形例＞以上説明した本発
明に係る実施の形態では、電極パッド３ｂ上に形成され
るバンプ６をＡｕで形成した例を示したが、バンプ６の
材質としてはＡｕに限定されず、Ａｕと同様に電気伝導
性に優れ、メッキ形成が可能な材質であれば良く、例え
ばＣｕ（銅）でも良い。
【００３４】
【発明の効果】本発明に係る請求項１記載の半導体装置
によれば、半導体集積回路基板の端縁に近い側には複数
の第１の電極パッドが配設され、第１の電極パッドに沿
って複数の第２の電極パッドが配設されているので、電
極パッド列が２列となり、電極パッド列が１列の場合に
比べて電極パッドを多く配設できる。そして、複数の第
２の電極パッド上には、所定の高さを有するバンプが形
成されているので、当該バンプの上面に接続される第２
のワイヤと第１の電極パッドの上面に接続される第１の
ワイヤとの垂直方向の間隔が確実に得られるので、樹脂
封止に際して、例えばトランスファモールド法を使用す
る場合であっても、樹脂の流入圧力で第１のワイヤと第
２のワイヤとが接触することが防止され、リードの個数
を増やした半導体装置において、ワイヤショートにより
製品定格が達成できないものの割合が増加することが防
止され、製造歩留まりの低下を防止できる。
【００３５】本発明に係る請求項２記載の半導体装置に
よれば、バンプをメッキ法で形成するので、第１および
第２のワイヤの径に対応してその高さを精度良く決定で
き、第１のワイヤと第２のワイヤとの垂直方向の間隔を
ほぼ設定通りに保つことができ、バンプの高さが設定通
りに形成されず、第１のワイヤと第２のワイヤとが接触
するといった問題を防止できる。
【００３６】本発明に係る請求項３記載の半導体装置に
よれば、バンプの所定の高さを、第１および第２のワイ
ヤの直径の少なくとも２倍とすることで、第１のワイヤ
と第２のワイヤとの垂直方向の間隔をワイヤ径程度に保
つことができる。
【００３７】本発明に係る請求項４記載の半導体装置の
製造方法によれば、バンプの高さを制御することで第１
のワイヤと第２のワイヤとの垂直方向の間隔を制御でき
るので、ワイヤ径を変更する場合には、バンプの高さを
変更することで対応することができる。
【図面の簡単な説明】
【図１】 本発明に係る半導体装置の製造過程中の構成
を模式的に示す平面図である。
【図２】 本発明に係る半導体装置の製造過程中の構成
を模式的に示す部分断面図である。
【図３】 従来の半導体装置の製造過程中の構成を模式
的に示す平面図である。
【図４】 従来の半導体装置の製造過程中の構成を模式
的に示す部分断面図である。
【符号の説明】
２ ダイパッド、３ａ，３ｂ 電極パッド、４ａ，４ｂ
リード、５ａ，５ｂワイヤ、６ バンプ、１１ 半導
体回路基板。

Claims (4)

    【特許請求の範囲】
  1. 【請求項１】 半導体集積回路基板の端縁に沿って、該
    半導体集積回路基板の主面の同一平面上に配設された複
    数の電極パッド、該複数の電極パッドに対応して配設さ
    れた複数のリード、前記複数の電極パッドと前記複数の
    リードとを電気的に接続するためのワイヤを備え、前記
    半導体集積回路基板および前記ワイヤを含む領域が樹脂
    封止された半導体装置において、 前記複数の電極パッドは、前記半導体集積回路基板の端
    縁に近い側に配設された第１の電極パッドと、 前記第１の電極パッドよりも前記端縁から遠い位置に、
    前記第１の電極パッドに沿って配設された第２の電極パ
    ッドとを有し、 前記第２の電極パッド上には、所定の高さを有するバン
    プが形成され、 前記ワイヤは、前記第１の電極パッドの上面に接続され
    る第１のワイヤと、 前記バンプの上面に接続される第２のワイヤとを有する
    半導体装置。
  2. 【請求項２】 前記バンプは、メッキ法により前記第２
    の電極パッド上のみに選択的に形成された金属層である
    請求項１記載の半導体装置。
  3. 【請求項３】 前記バンプの前記所定の高さは、前記第
    １および第２のワイヤの直径の少なくとも２倍である請
    求項２記載の半導体装置。
  4. 【請求項４】 請求項１記載の半導体装置を製造する方
    法であって、 前記第２の電極パッド上のみに所定の高さを有するバン
    プを形成する工程と、 前記第１のワイヤを前記第１の電極パッドの上面に接続
    する工程と、 前記第２のワイヤを前記バンプの上面に接続する工程と
    を備える半導体装置の製造方法。
JP8072041A 1996-03-27 1996-03-27 半導体装置およびその製造方法 Pending JPH09260413A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP8072041A JPH09260413A (ja) 1996-03-27 1996-03-27 半導体装置およびその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP8072041A JPH09260413A (ja) 1996-03-27 1996-03-27 半導体装置およびその製造方法

Publications (1)

Publication Number Publication Date
JPH09260413A true JPH09260413A (ja) 1997-10-03

Family

ID=13477923

Family Applications (1)

Application Number Title Priority Date Filing Date
JP8072041A Pending JPH09260413A (ja) 1996-03-27 1996-03-27 半導体装置およびその製造方法

Country Status (1)

Country Link
JP (1) JPH09260413A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6005293A (en) * 1996-07-30 1999-12-21 Nec Corporation Wire-bonded semiconductor device
JP2021150513A (ja) * 2020-03-19 2021-09-27 株式会社東芝 半導体チップ及び半導体装置

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6005293A (en) * 1996-07-30 1999-12-21 Nec Corporation Wire-bonded semiconductor device
JP2021150513A (ja) * 2020-03-19 2021-09-27 株式会社東芝 半導体チップ及び半導体装置

Similar Documents

Publication Publication Date Title
US5299729A (en) Method of forming a bump electrode and manufacturing a resin-encapsulated semiconductor device
US6927096B2 (en) Method of manufacturing a semiconductor device
JP4173346B2 (ja) 半導体装置
US6229205B1 (en) Semiconductor device package having twice-bent tie bar and small die pad
KR0149798B1 (ko) 반도체 장치 및 그 제조방법과 리드프레임
US6008532A (en) Integrated circuit package having bond fingers with alternate bonding areas
KR900002908B1 (ko) 수지 봉지형 반도체 장치
US6444905B1 (en) Semiconductor device
KR20040030297A (ko) 리드 프레임, 그 리드 프레임의 제조 방법, 및 반도체 장치
JP2004214233A (ja) 半導体装置およびその製造方法
US5856212A (en) Method of producing semiconductor package having solder balls
US7102216B1 (en) Semiconductor package and leadframe with horizontal leads spaced in the vertical direction and method of making
JPH04269856A (ja) 半導体集積回路装置
JP4243270B2 (ja) 半導体装置の製造方法
US5118556A (en) Film material for film carrier manufacture and a method for manufacturing film carrier
JPH09260413A (ja) 半導体装置およびその製造方法
GB2247988A (en) Lead frame for semiconductor device
US6630368B2 (en) Substrate for mounting a semiconductor chip and method for manufacturing a semiconductor device
JPH10270623A (ja) ボールグリッドアレイ用リードフレームおよびこれを用いた半導体装置、並びにその製造方法
JPH11330132A (ja) 半導体装置とその製造方法
JPH02134857A (ja) 半導体装置
JP4747188B2 (ja) 半導体装置の製造方法
JPH06350013A (ja) リードフレーム及び半導体装置並びに半導体装置の製造方法
JP3998528B2 (ja) 半導体装置
KR200169976Y1 (ko) 반도체 패키지