JPS61150255A - 半導体装置とその製造方法 - Google Patents
半導体装置とその製造方法Info
- Publication number
- JPS61150255A JPS61150255A JP27231484A JP27231484A JPS61150255A JP S61150255 A JPS61150255 A JP S61150255A JP 27231484 A JP27231484 A JP 27231484A JP 27231484 A JP27231484 A JP 27231484A JP S61150255 A JPS61150255 A JP S61150255A
- Authority
- JP
- Japan
- Prior art keywords
- package
- semiconductor device
- leads
- lead
- outer leads
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/495—Lead-frames or other flat leads
- H01L23/49541—Geometry of the lead-frame
- H01L23/49548—Cross section geometry
- H01L23/49551—Cross section geometry characterised by bent parts
- H01L23/49555—Cross section geometry characterised by bent parts the bent parts being the outer leads
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
- H05K3/306—Lead-in-hole components, e.g. affixing or retention before soldering, spacing means
- H05K3/308—Adaptations of leads
Landscapes
- Physics & Mathematics (AREA)
- Geometry (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Lead Frames For Integrated Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の技術分野〕
本発明はいわゆるＤ Ｉ Ｒ（Ｄｕａｌ Ｉ ｎ１ｉ
ｎｅ Ｐａｃｋａｇｅ ）タイプの半導体装置とその製
造方法に関する。
ｎｅ Ｐａｃｋａｇｅ ）タイプの半導体装置とその製
造方法に関する。
第７図は従来から使用されているＤＩＰタイププラスチ
ックパッケージの半導体装置の断面図である。リードフ
レームのベッド２１上に半導体チップ２２がマウントさ
れ、このチップ２２の電極とリードフレームのインナー
リード２３とがボンディングワイヤ２イで接続されてお
り、樹脂をモールドして形成したパッケージ２５内にこ
れらを封止している。そして、パッケージ２５の外側に
はインナーリード２３から延びているアウターリード２
６が下方に折り曲げられている。
ックパッケージの半導体装置の断面図である。リードフ
レームのベッド２１上に半導体チップ２２がマウントさ
れ、このチップ２２の電極とリードフレームのインナー
リード２３とがボンディングワイヤ２イで接続されてお
り、樹脂をモールドして形成したパッケージ２５内にこ
れらを封止している。そして、パッケージ２５の外側に
はインナーリード２３から延びているアウターリード２
６が下方に折り曲げられている。
このような半導体装置においては、パッケージ２５に収
納された半導体チップ２２の幅は、パッケージ２５の幅
によって制限を受け、さらにこのパッケージ２５の幅は
相対する２列のアウターリード２６の間隔により制限さ
れる。例えば、アウターリード２６の間隔が３００ミル
（ｍｉｌ）の規格の半導体装置の場合には半導体チップ
の幅は約４．０＃が限界である。これ以上の幅の半導体
チップを樹脂モールドしようとすると、樹脂のパッケー
ジにクラックが生じたりアウターリードの引張り強度が
弱くなり困難であった。従ってより大規模の半導体チッ
プを同一規格の半導体装置に載せるためには、より微細
化して半導体チップの幅を小さくしなければならないと
いう問題があった。
納された半導体チップ２２の幅は、パッケージ２５の幅
によって制限を受け、さらにこのパッケージ２５の幅は
相対する２列のアウターリード２６の間隔により制限さ
れる。例えば、アウターリード２６の間隔が３００ミル
（ｍｉｌ）の規格の半導体装置の場合には半導体チップ
の幅は約４．０＃が限界である。これ以上の幅の半導体
チップを樹脂モールドしようとすると、樹脂のパッケー
ジにクラックが生じたりアウターリードの引張り強度が
弱くなり困難であった。従ってより大規模の半導体チッ
プを同一規格の半導体装置に載せるためには、より微細
化して半導体チップの幅を小さくしなければならないと
いう問題があった。
本発明は上記事情を考慮してなされたもので、対向する
アウターリードの間隔を大きくすることなくより大ぎな
半導体チップを収納することができる半導体装置および
その製造方法を提供することを目的としている。
アウターリードの間隔を大きくすることなくより大ぎな
半導体チップを収納することができる半導体装置および
その製造方法を提供することを目的としている。
（発明の概要〕
上記目的を達成するため、本発明による半導体装置は、
パッケージから突出するアウターリードの中間にパッケ
ージ方向へ屈曲する屈曲部を形成して、対向するアウタ
ーリードの端部を互いに接近させたことを特徴としてい
る。
パッケージから突出するアウターリードの中間にパッケ
ージ方向へ屈曲する屈曲部を形成して、対向するアウタ
ーリードの端部を互いに接近させたことを特徴としてい
る。
また本発明による半導体装置の製造方法は、２列のアウ
ターリードの中間部が所定角痕をなすように屈曲し、そ
の後これらアウターリードの根元を折り曲げることを特
徴としている。
ターリードの中間部が所定角痕をなすように屈曲し、そ
の後これらアウターリードの根元を折り曲げることを特
徴としている。
（発明の実施例〕
第１図は本発明の一実施例による半導体装置の断面図で
あり、リードフレームのベッド１上に例えば大容量メモ
リの幅広の半導体チップ２がマウントされ、このチップ
２の電極とリードフレームのインナーリード３とがボン
ディングワイヤ４で接続されている。そして、この半導
体チップ２とインナーリード３部分が樹脂のパッケージ
５により封止されている。このパッケージ５は封止され
る半導体チップ２が幅広であるため、外力に対する耐久
性を向上させるようにその幅もその分広くなるようにさ
れている。かかる半導体装置において、インナーリード
３に連設しパッケージ５の両側の側面から下方に延びる
アウターリード６の中間部がパッケージ５方向に屈曲さ
れて屈曲部７が形成されている。この屈曲部７はパッケ
ージ５下方に位置し、本実施例では「り」の字形状に折
り曲げられている。従って、パッケージ５から突出した
上端部分に比べて下端部分における対向アウターリード
間隔りを狭くすることができる。このため、アウターリ
ード間隔りを一般の半導体装置のアウターリード間隔と
一致させることができるから規格化されたプリント基板
等にそのまま取り付けることが可能となっている。
あり、リードフレームのベッド１上に例えば大容量メモ
リの幅広の半導体チップ２がマウントされ、このチップ
２の電極とリードフレームのインナーリード３とがボン
ディングワイヤ４で接続されている。そして、この半導
体チップ２とインナーリード３部分が樹脂のパッケージ
５により封止されている。このパッケージ５は封止され
る半導体チップ２が幅広であるため、外力に対する耐久
性を向上させるようにその幅もその分広くなるようにさ
れている。かかる半導体装置において、インナーリード
３に連設しパッケージ５の両側の側面から下方に延びる
アウターリード６の中間部がパッケージ５方向に屈曲さ
れて屈曲部７が形成されている。この屈曲部７はパッケ
ージ５下方に位置し、本実施例では「り」の字形状に折
り曲げられている。従って、パッケージ５から突出した
上端部分に比べて下端部分における対向アウターリード
間隔りを狭くすることができる。このため、アウターリ
ード間隔りを一般の半導体装置のアウターリード間隔と
一致させることができるから規格化されたプリント基板
等にそのまま取り付けることが可能となっている。
第２図、第３図は本発明の他の実施例による半導体装置
の断面図および斜視図であり、上記実施例と同一の部分
は同一の符号で対応させ、その説＝ ４ − 明を省略する。この実施例はパツウーージの外側面に縦
方向の複数の溝８を形成し、各アウターリード６を溝８
から外方に突出させたものであり、アウターリード６に
は上記実施例と同様に屈曲部７が形成されて、対応する
アウターリード６の間隔りが規格値となっている。この
場合、パッケージ５内のインナーリード３は横長となっ
ており、溝８よりもパッケージの長手方向に延長されて
強度が付与されている。第４図はこの実施例を３００ミ
ルのＤＩＦ）型の半導体装置に適用した場合の具体的寸
法の一例を示す横断面図である。パッケージ５の幅が８
．０ｍｍで、その両側面に０．８ｍｍのインナーリード
２が配設されている。アウターリード６に加えられる外
力の引張力に耐えるにはインナーリード３の内端と半導
体チップ２がマウントされるベッド１の側端とがＯ，，
２ｍの間隔を要するから、最大６．ＯＨ幅の大容量の半
導体チップをマウントすることができ、しかも、対向す
るアウターリードの間隔は従来のＤＩＰ型における間隔
と同一となっている。
の断面図および斜視図であり、上記実施例と同一の部分
は同一の符号で対応させ、その説＝ ４ − 明を省略する。この実施例はパツウーージの外側面に縦
方向の複数の溝８を形成し、各アウターリード６を溝８
から外方に突出させたものであり、アウターリード６に
は上記実施例と同様に屈曲部７が形成されて、対応する
アウターリード６の間隔りが規格値となっている。この
場合、パッケージ５内のインナーリード３は横長となっ
ており、溝８よりもパッケージの長手方向に延長されて
強度が付与されている。第４図はこの実施例を３００ミ
ルのＤＩＦ）型の半導体装置に適用した場合の具体的寸
法の一例を示す横断面図である。パッケージ５の幅が８
．０ｍｍで、その両側面に０．８ｍｍのインナーリード
２が配設されている。アウターリード６に加えられる外
力の引張力に耐えるにはインナーリード３の内端と半導
体チップ２がマウントされるベッド１の側端とがＯ，，
２ｍの間隔を要するから、最大６．ＯＨ幅の大容量の半
導体チップをマウントすることができ、しかも、対向す
るアウターリードの間隔は従来のＤＩＰ型における間隔
と同一となっている。
次に、この第２図、第３図に示す半導体装置の製造方法
を第５図を用いて説明する。なお、この方法は第１図に
示した′４″導体装置の製造にも同様に適用されるもの
である。
を第５図を用いて説明する。なお、この方法は第１図に
示した′４″導体装置の製造にも同様に適用されるもの
である。
まず、リードフレームの水平状態のアウターリード６の
中間部７を下方に押圧して第５図に示すように「ｖ」字
状に屈曲する。次にアウターリード６がパッケージ５か
ら突出した根元の部分に治具（図示せず）を押し当てて
、パッケージ５へ曲げ応力がかからないような状態でア
ウターリード６を下方に折り曲げ、半導体装置を完成す
る。なお、樹脂モールドにパッケージを形成する前にア
ウターリード６の中間部をあらかじめ屈曲しておくこと
も可能である。
中間部７を下方に押圧して第５図に示すように「ｖ」字
状に屈曲する。次にアウターリード６がパッケージ５か
ら突出した根元の部分に治具（図示せず）を押し当てて
、パッケージ５へ曲げ応力がかからないような状態でア
ウターリード６を下方に折り曲げ、半導体装置を完成す
る。なお、樹脂モールドにパッケージを形成する前にア
ウターリード６の中間部をあらかじめ屈曲しておくこと
も可能である。
上記実施例では樹脂モールドタイプのプラスチックパッ
ケージの半導体装置について説明したが、セラミックパ
ッケージ等地のタイプのパッケージの半導体装置にも本
発明を適用できることはいうまでもない。
ケージの半導体装置について説明したが、セラミックパ
ッケージ等地のタイプのパッケージの半導体装置にも本
発明を適用できることはいうまでもない。
以上の通り、本発明によればアウターリードを屈曲させ
て対向するアウターリードの端部を近づけるようにした
から、同じ規格の半導体装置でもパッケージ幅をより広
くすることができ、大容量メモリの半導体チップの装着
が可能であり、定規格のプリント基板等に取り付けるこ
とができる。
て対向するアウターリードの端部を近づけるようにした
から、同じ規格の半導体装置でもパッケージ幅をより広
くすることができ、大容量メモリの半導体チップの装着
が可能であり、定規格のプリント基板等に取り付けるこ
とができる。
第１図は本発明の一実施例による半導体装置の断面図、
第２図、第３図は本発明の伯の実施例による半導体装置
の断面図おＪ：び斜視図、第４図は同半導体装置の具体
的寸法の一例を示す左半分の横断面図、第５図は本発明
の一実施例にＪ：る半導体装置の製造方法を説明するた
めの図、第す図は従来の半導体装置の断面図である。 １・・・ベッド、２・・・半導体チップ、３・・・イン
ナーリード、５・・・パッケージ、６・・・アウターリ
ード、７・・・屈曲部。 フ ｑフ （）
第２図、第３図は本発明の伯の実施例による半導体装置
の断面図おＪ：び斜視図、第４図は同半導体装置の具体
的寸法の一例を示す左半分の横断面図、第５図は本発明
の一実施例にＪ：る半導体装置の製造方法を説明するた
めの図、第す図は従来の半導体装置の断面図である。 １・・・ベッド、２・・・半導体チップ、３・・・イン
ナーリード、５・・・パッケージ、６・・・アウターリ
ード、７・・・屈曲部。 フ ｑフ （）
Claims (1)
- 【特許請求の範囲】 １、半導体チップとが収納されたパッケージから２列の
アウターリードが突出し、これら２列のアウターリード
が互いに平行に対向してパッケージ下方に延びている半
導体装置において、前記２列のアウターリードの端部が
互いに接近するように前記アウターリードの中間に屈曲
部を設けたことを特徴とする半導体装置。 ２、特許請求の範囲第１項記載の半導体装置において、
前記アウターリードの屈曲部は「く」の字形状であるこ
とを特徴とする半導体装置。 ３、特許請求の範囲第１項又は第２項に記載の半導体装
置において、前記パッケージの外側面に溝が形成され、
この溝内からアウターリードが突出していることを特徴
とする半導体装置。 ４、半導体チップが収納されたパッケージからこのパッ
ケージ側方に突出した２列のアウターリードの中間部を
所定角度をなすように屈曲した後、前記アウターリード
が互いに平行に対向してパッケージ下方に延びるように
前記アウターリードの根元を曲げることを特徴とする半
導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP27231484A JPS61150255A (ja) | 1984-12-24 | 1984-12-24 | 半導体装置とその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP27231484A JPS61150255A (ja) | 1984-12-24 | 1984-12-24 | 半導体装置とその製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS61150255A true JPS61150255A (ja) | 1986-07-08 |
Family
ID=17512152
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP27231484A Pending JPS61150255A (ja) | 1984-12-24 | 1984-12-24 | 半導体装置とその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS61150255A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP2290789A4 (en) * | 2008-06-16 | 2017-04-19 | Mitsubishi Electric Corporation | Rectifier of ac generator for vehicle |
-
1984
- 1984-12-24 JP JP27231484A patent/JPS61150255A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP2290789A4 (en) * | 2008-06-16 | 2017-04-19 | Mitsubishi Electric Corporation | Rectifier of ac generator for vehicle |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100226737B1 (ko) | 반도체소자 적층형 반도체 패키지 | |
| US6084294A (en) | Semiconductor device comprising stacked semiconductor elements | |
| EP0538003B1 (en) | Method of manufacturing inversion type ICs and IC module using same | |
| US5635760A (en) | Surface mount semiconductor device | |
| JP2538107B2 (ja) | 高密度半導体モジユ−ルの製造方法 | |
| JPS61269345A (ja) | 半導体装置 | |
| JPH0629147U (ja) | リード露出型半導体パッケージ | |
| KR19980055817A (ko) | 버텀리드 반도체 패키지 및 그 제조 방법 | |
| US20030030152A1 (en) | Thermally enhanced high density semiconductor package | |
| JPS63296252A (ja) | 樹脂封止型半導体装置 | |
| JPS61150255A (ja) | 半導体装置とその製造方法 | |
| JPH0254665B2 (ja) | ||
| KR960002496B1 (ko) | 반도체 패키지 | |
| JPS60107848A (ja) | 半導体装置およびこれに用いられるリ−ドフレ−ム | |
| JP3665609B2 (ja) | 半導体装置及びその半導体装置を複数個実装した半導体装置ユニット | |
| JPS6366959A (ja) | 多重リ−ドフレ−ム | |
| JPH046859A (ja) | 樹脂封止型半導体装置 | |
| JPH02211643A (ja) | 半導体装置 | |
| JPH09153561A (ja) | 半導体装置およびその実装方法 | |
| JPH0341476Y2 (ja) | ||
| JPH0625959Y2 (ja) | 半導体装置 | |
| KR100321149B1 (ko) | 칩사이즈 패키지 | |
| JPS621239A (ja) | 半導体装置 | |
| JPS60206144A (ja) | 半導体装置およびその製造方法 | |
| JPS6334289Y2 (ja) |