JPS60206144A - 半導体装置およびその製造方法 - Google Patents

半導体装置およびその製造方法

Info

Publication number
JPS60206144A
JPS60206144A JP59062744A JP6274484A JPS60206144A JP S60206144 A JPS60206144 A JP S60206144A JP 59062744 A JP59062744 A JP 59062744A JP 6274484 A JP6274484 A JP 6274484A JP S60206144 A JPS60206144 A JP S60206144A
Authority
JP
Japan
Prior art keywords
lead
leads
semiconductor chip
layers
bonding
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP59062744A
Other languages
English (en)
Inventor
Takeyumi Abe
阿部　剛弓
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP59062744A priority Critical patent/JPS60206144A/ja
Publication of JPS60206144A publication Critical patent/JPS60206144A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49537—Plurality of lead frames mounted in one device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4821—Flat leads, e.g. lead frames with or without insulating supports
    • H01L21/4842—Mechanical treatment, e.g. punching, cutting, deforming, cold welding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49548—Cross section geometry
    • H01L23/49551—Cross section geometry characterised by bent parts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49558—Insulating layers on lead frames, e.g. bridging members
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15312—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a pin array, e.g. PGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/1615—Shape
    • H01L2924/16195—Flat cap [not enclosing an internal cavity]

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Geometry (AREA)
  • Wire Bonding (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔〜発明の技術分野〕 本発明は半導体装置、特に高密度化が可能で且つ廉価な
外囲器にパッケージされた半導体装置と、その製造方法
に関する。
〔発明の技術的背景〕
高密度実装が可能な半導体装置として、第１図（Ａ）ま
たは同図（Ｂ）に示すＰＧＡ型（ｐｉｎＱ　ｒｉｄ　Ａ
　ｒｒａｙ）の外囲器にパッケージされた半導体装置が
知られている。第１図（△）について説明すると、１は
セラミック類の筐体で、該筐体には段付きの凹部が形成
されている。この四部の底面には半導体チップ２がダイ
ボンディングされ、開口部は金属製の蓋体３でハーメテ
ィックシールされている。また、セラミック筺体１の裏
面周縁部には内側リードビン４１・・・及び外側リード
ビン４２・・・が設けられ、これらのリードビンはセラ
ミック筺体１の内部を貫通して形成され、且つ前記段付
き凹部内に引出されたメタライス層５を介して半導体チ
ップ２の基板領域に接続され、あるいは更にボンディン
グワイヤ６を介して半導体チッンザ２の表面に形成され
た内部端子（ボンティングバット）に接続されている。
他方、第１図（Ｂ）の半導体装置では、セラミック筐体
の代りにセラミック基板１′が用いられると共に、内側
および外側のリードビン４１．、．４２はセラミック基
板１′を貫通して設けられ、金属性のキャップ３′でシ
ールした構造になっている。
ところで、上記第１図（Ａ）や同図（Ｂ）の半導体装置
は、何れの場合にもリードビン４１・・・。
４２・・・が第２図（Ａ）に示すような格子状の平面配
置（Ｐｉｎ　Ｇｒｉｄ　Ａｒｒａｙ）で形成されている
ため、ＰＧＡ型と呼ばれている。このＰＧＡ型半導体装
置、特に第１図（Ａ）の場合には、第２図（Ｂ）に示す
破線の交点位置に任意にリードビンを設けることが可能
で、数十ビン以上のリードを具僅させることができるた
め、実装密度を著しく高めることができるという特長を
有している。
〔背景技術の問題点〕
ところが、上記のＰＧＡ型半導体装置は従来セラミック
パッケージでしか構成されておらず、樹脂封止パッケー
ジでは製造されていない。セラミック類の基体は樹脂に
比較して高価であり、またセラミックパッケージの場合
にはリードの取付けに多くの工数を要するため、従来の
ＰＧＡ型半導体装置はロスト高にならざるを得ないとい
う問題があった。
〔発明の目的〕
本発明は上記事情に鑑みてなされたもので、従来のＰＧ
Ａ型半導体装置と同等のビン配列を有することによって
高密度実装が可能であり、且つ樹脂封止パッケージで構
成した極めて廉価な半導体装置とその製造方法を提供す
るものである。
〔発明の概要〕 本発明による半導体装置は、金属製のベッド部にマウン
トされた半導体チップと、該半導体チップを封止する樹
脂モールド層と、該樹脂モールド層の側端に逆階段状の
段部を形成することにより設けられた少なくとも二つの
側端面と、これらの側端面の夫々から平面的には重なっ
た状態で外方に延出されると共に、夫々が下方に折曲げ
られた少なくとも２層の金属製外部リードと、該受なく
とも２層の外部リードの夫々を前記樹脂モールド層内に
侵入延設して形成された少なくとも２層の内部リードと
、これら少なくとも２層の内部リードのうちの全店また
は一部の層を屈曲させることにより、これら多層の内部
リードの全ての先端部を前記半導体チップの周囲に同一
の平面レベルで整列させて設けられたボンディング端と
、これら夫々のボンディング端を前記半導体チップ表面
に形成されているポンディングパッドに接続するボンデ
ィングワイヤとを具備したことを特徴とするものである
。
上記本発明の半導体装置は、従来のＰＧＡ型半導体装置
と同様のビン配列を具備させることが可能で、且つ樹脂
封止パッケージであるため従来のＰＧＡ型半導体装置に
比較して遥かに廉価である。
しかも、樹脂モールド層の側端部を逆階段状とすること
によって形成された径の異なる端面から多層に設けた各
リードを延出させる構成としたことから、下記の本発明
による製造方法により、通常の樹脂封止型半導体装置の
場合と同様リードフレームを用いて製造することができ
る。
即ち、本発明による半導体装置の製造方法は、少なくと
も２枚のリードフレームをこれらのインナーリード間に
絶縁スペーサを介して積層することにより、フレーム外
枠で囲まれた略中央部に配置されると共にツリビンを介
して何れかのリードフレームの外枠に連結されたベッド
部と、夫々のリードフレームの外枠から夫々の外枠で囲
まれた中央部に向けて平行且つ平面的には重なった状態
で配設され、しかも下層のものほど外方に張出した少な
くとも２層の外部リードと、これら各層の外部リードを
更に前記ベッド部の方向に延設して設けられた少なくと
も２層の内部リードと、これら少なくとも２層の内部リ
ードのうちの全層または一部の店を屈曲させることによ
り、これら多層の内部リードの全ての先端部を前記半導
体チップの周囲に同一の平面レベルで整列させて設けら
れたボンディング端とを有するリードフレーム結合体を
組立てる工程と、前記ベッド部に半導体チップをマウン
トする工程と、マウントされた半導体チップの表面に形
成されているポンディングパッド及び前記リードフレー
ム結合体のボンディング端の間をボンディングワイヤを
介して接続する工程と、こうしてワイヤボンディングを
施された組立て体を前記多層の外部リードがキャビティ
ーの外部に導出された状態でモールド型内に収容すると
共に、前記多層の外部リード相互間の間隙には中子を挿
入して閉塞した状態で樹脂モールドを行なうことにより
、前記半導体チップ、内部リード及びワイヤボンディン
グ部分を封止すると共に側端部に階段状の段部を有し、
且つ前記多層の外部リードの夫々がより外方に張出して
いるものほどより内側の側端面から延出されている樹脂
モールド層を形成する工程と、前記多層の外部リードを
より外側に張出しているものから順次当該外部リードが
延出されている側端面に沿って曲げ加工および切断を施
し、リードフォーミングを行なう工程どからなることを
特徴とするものである。
〔光明の実施例〕
以下、第３図〜第８図を参照して本発明の詳細な説明す
る。
第３図は、第１図（Ａ）（Ｂ）の従来のＰＧＡ型半導体
装置と同様、内側リードビン及び外側リードビンを具備
した本発明の一実施例になる樹脂封止型半導体装置の構
造を示す断面図である。同図において、１１は金属性の
ベッド部（マウント基板）である。該ベッド部１１上に
は半導体チップ１２がマウントされており、両者とも樹
脂モールド層２０内に封止されている。この樹脂モール
ド層２０の側端部には逆階段状の段部が形成されており
、その結果、径の大きい上部側端面２１および径の小さ
い下部側端面２２が形成されている。
上部側端面２１からは外側リードビンとなる金属製の外
部リード１３１・・・が樹脂モールド層２０の外方に延
出され、図示のように下方に折曲げられている。また、
樹脂モールド層の下部側端面２２からは外側リードピン
となる金属製の外部リード１４１・・・が外方に延出さ
れ、更に下方に折曲げられている。これら外側リードビ
ン及び内側リードビンを構成する２種類の外部リード１
３１・・・。
１４１の先端は、第２図（Ａ）で説明したのと同じ平面
配置で格子状に配列されている。また、外部リード１３
１・・・、１４２・・・は夫々の延出端面２１．２２か
ら内部リード１３２．１４−２として樹脂モールド層２
０の内部に侵入延設されている。
一方の内部リード１３２・・・は樹脂モールド層２゜の
頂面に略平行に延設され、その先端は半導体チップ１２
の周囲を取囲むようにその近傍にボンディング端として
配置されている。他方、もう一方の内部リード１４２・
・・は途中まで上記の内部り一ド１３２の真下をこれに
平行に半導体チップ１２に向けて延設されているが、途
中で横方法および上方に屈曲されて前記の内部リード１
３２・・・の間に持上げられ、更に内部リード１４２・
・・に平行に折返して延設されることにより、その先端
は前記内部リード１３２と同一の平面レベルで、ボンデ
ィング端として半導体チップ１２の周囲を取囲むように
整列されている。そして、上記ボンディング端として半
導体チップ１２の周囲を取囲んでその近傍に配置された
前記内部リード１３２　。
１４２の先端は、夫々ボンディングワイヤ１５を介して
半導体チップ１２の表面に形成されているポンディング
パッドに接続されている。
上述の構造説明から明らかなように、上記実施例の樹脂
封止型半導体装置によれば従来のＰＧＡ型半導体装置と
同等のビン配置で高密度実装が可能で、しかも樹脂バゲ
ージであることから従来のＰＧＡ型半導体装置に比較し
て極めて廉価であるといった長所を有している。また上
記のように樹脂モールド層２０の側端部に逆階段上の段
部を設け、外側リードビンおよび内側リードビンの外部
リード１３１．１４１を夫々径の異なる側端面２１．２
２から外方に延出させる構造を採用しているため、次に
説明するように、通常の樹脂封止型半導体装置の場合と
同様にリードフレームを用いて製造することができるか
ら、従来のＰＧＡ型半導体装置のようにビンの取付けに
多くの工数を要することもない。
次に、本発明による半導体装置の製造方法を適用し、上
記第３図の樹脂封止型半導体装置を製造づ−る実施例に
ついて説明する。
この実施例では、第４図に示す２枚のリードフレーム旦
、上工を用いる。これらのリードフレームは何れもｓＩ
性の金Ｒ薄板を加工して得られたもので、リードフレー
ム跋は第３図における外側リードビンの外部リード１３
ｒ・・・及び内部リード１３２・・・を所定の配置で提
供するためのもである。従って、リードフレーム■には
フレーム外枠３１に所定の間隔で連結支持されると共に
、外枠３１で囲まれた領域の中央部に向けて延設された
多数のリード部１３・・・が形成されている。該リード
部１３・・・の先端部は、半導体チップに対するボネイ
ング端として、半導体チップの設置予定領域の周囲を取
囲むように配置されている。他方、リードフレーム４０
は第１図の半導体装置におけるベッド部１１と、内側リ
ードビンの外部リード１４ｔ・・・及び内部リード１４
２・・・を所定の間隔で提供するためのものである。従
って、このリードフレーム４０にはフレーム外枠４１に
ツリビン４２′を介して連結支持され、且つ外枠４１で
囲まれた領域の中央部に配置されたベッド部１１と、フ
レーム外枠４１に連結支持されると共にベッド部１１の
周囲に向けて延設された多数のリード部１４・・・とが
形成されている。このり−１〜部１４・・・は前記リー
ドフレーム跋におけるリード部１３・・・と同一の間隔
で設けられている。そして、図示のように途中で半ピッ
チ分だけ横方向に直角に屈曲された後、再び直角に屈曲
されてベッド部１１に向けて延設され、更に今度は上方
に屈曲された後に水平に折返されることにより、リード
部１４・・・の先端部はベッド部１１よりも上の平面レ
ベルでその周囲を取囲むように配置されている。また、
このリードフレーム上１は前記のリードフレーム１史よ
りも大きく、しかもリード部１４・・・で囲まれる領域
はリードフレーム跋においてリード部１３・・・で囲ま
れる領域と同じ大きさになっている。
従って、両す−ドフレーム旦及び４０を重ねると、リー
ドフレーム４０のリード部１４・・・の方が、より外側
に張出すようになる。
上記２枚のリードフレーム３０．４０を用いて第３図の
樹脂封止型半導体装置を製造するには、まず第５図（Ａ
）に示すように、リードフレム４０におけるリード部１
４の横方向屈曲部上にエポキシ樹脂等からなる絶縁スペ
ーサ５０を載置し、該絶縁スペーサ５０が介在した状態
で二つのリードフレーム３０．４Ｃ１重ね合せる。その
際、両リードフレームの位置関係は、リード部１４・・
・の先端部がリード部１３・・・の先端部間に挿入され
て一列に整列され、且つリード部１３・・・、１４・・
・の付根部分では両者が平面的に重なるようにする。
また、絶縁スペーサ５０の厚さは両リード部１−３・・
・、１４・・・の先端部が同一平面内に配置される厚さ
とする。こうして得られたリードフレーム結合体では、
第５１ｇ（Ｂ）に示すように、リード部１４・・・の方
がリード部１３・・・よりも外側に張出している。上記
のようにして２枚のリードフレームｎ、　ＡＩを結合し
た後、通常の樹脂封止型半導体装置の製造と同様、第５
図（Ａ）に示すようにベッド部１１上に半導体チップ１
２をマウントしくダイボンディング工程）、続いて該半
導体チップ１２の表面に形成されているポンディングパ
ッドと前記リード部１３・・・、１４・・・の先端（ボ
ンディング端）との間をボンディングワイヤ１５で接続
する（ワイヤボンディング工程）。以下、上記ワイヤボ
ンディングを施された組立て体を第５図（Ｂ）のように
図示することにする。
次いで、第６図（Ａ）に示すように、下型５１および上
型５２からなるモールド金型内に上記の組立て体を収容
し、エポキシ樹脂等を用いてトランスファーモルトを行
なう（樹脂封止工程）。その際、下型５１の成形室の内
径が上型５２の成形至の内径よりも小さいモールド金型
を用い、第５図（Ｂ）の組立て体は前記リードフレーム
Ｕが下になるように、且つリード部１３・・・、１４・
・・の外部リードになる部分が成形至の外に導出される
ようにしてセットする。そして、リードフレームＩｃＬ
、　ＡＩの間には中子５３．５３’　を挿入して両者間
の間隙を閉塞すると共に、中子５３　。
５３′が上型５２の成形至と同じ内径の成形至を限定す
るようにする。この状態で樹脂モールドを行なうと、第
５図（Ｂ）に示すように側端部に逆階段上の段部を有す
る樹脂モールド層２０が形成される。そして、該樹脂モ
ールド層２０の上部側端面からはリード部１３の外部リ
ードになる部分が外方に延出し、また下部側端面からは
リード部１４の外部リードになる部分が外方に延出した
状態が得られる。
このようにして樹脂封止工程を終了した後、第７図（Ａ
）〜（Ｃ）に示すようにして内側リードビン及び外側リ
ードビンを順次加工成形することにより、第３図の樹脂
封止型半導体装置が得られる。即ち、まず第７図（Ａ）
に示すように、第６図（Ｂ）の成形体を樹脂モールド層
２０の上部側端面よりも内側に加工面６０を有する加工
治具６１−ヒに載置し、押え治具６２で固定した後、リ
ード部１４のみを垂直方向のプレス棒６３で押し下げて
図中２点鎖線で示す状態まで折曲げる。これはリード部
１４がリード部１３よりも外側に張出しているために可
能とされるものである。続いて、第７図（Ｂ）に示すよ
うに、今度は水平方向のプレス棒６４を用い、図中２点
鎖線で示すようにリード部１４・・・を加工面６０に沿
った状態にまで折曲げた後、これを所定の長さに切断し
て内側り一ドビンの外部リード１４１・・・を形成する
。その後、リード部１３・・・の折曲げ加工を行なって
外側り一ドビンの外部リード１３１・・・を形成するが
、第７図（Ｃ）に示すように、この場合は通常のＤＩＲ
（デュアル・イン・リード・パッケージ）型の樹脂封止
型半導体装置を製造するときと同じ加工治具６５．６６
およびプレス棒６７を用い、ＤＩＲ型の場合と全く同様
にしてリードフォーミングを行なえばよい。
こうして、上記実施例の製造方法によればリードフレー
ムを用い、通常のＤＩＰ型半導体装置の場合と同様のプ
ロセスで第３図のＰ　Ｇ　Ａ　構造をもった樹脂封止型
半導体装置を製造することができる。
なお、第３図の樹脂封止型半導体装置を製造するために
用いるリードフレームには種々の変形か可能である。例
えば、第４図のリードフレーム３０．４０の場合には、
両者のリード部１３・・・。
１４・・・の先端を所定の配置に整列させるために下層
リードフレーム４０のリード部１４・・・を横方向およ
び縦方向に屈曲させたが、第８図に示すリードフレーム
３０’　、４０’　のように横方向の屈曲は上層のリー
ドフレーム３０′で行ない、下層のリードフレーム４０
’では縦方向の屈曲だけを行なわせるようにしてもよい
。
また、ベッド部１１は上層のリードフレーム３０に設け
るようにしてもよい。但し、この場合には、第３図の構
造と同様に各リード部１３・・・、１４・・・の先端を
半導体チップ１２の表面と同じレベルにして確実にワイ
ヤボンディングを行なえるように、ツリビンを下方に折
曲げてベッド部１１を下層のリードフレームのレベルま
で下げるようにするのが望ましい。
〔発明の効果〕
以上詳述したように、本発明によれば従来のＰＧＡ型半
導体装置と同等のビン配列を有することによって高密度
実装が可能で、且つ樹脂封止パッケージで構成した極め
て廉価な半導体装置とその製造方法を提供できるもので
ある。
【図面の簡単な説明】
第１図（Ａ＞および同図（Ｂ＞は夫々従来のＰＧＡ型パ
ッケージによる半導体装置の構造を示す断面図であり、
第２図（Ａ＞（Ｂ）はそのビン配列を示す説明図、第３
図は本発明の一実施例になる樹脂封止型半導体装置の構
造を示す断面図、第４図は第３図の半導体装置の製造に
適用した本発明の製造方法の一実施例において用いるリ
ードフレームを示す斜視図、第５図（Ａ）（Ｂ）、第６
図（Ａ＞（Ｂ）および第７図（Ａ）〜（Ｃ）は本発明に
よる製造方法を第３図の樹脂封止型半導体１１・・・ベ
ッド部、１２・・・半導体チップ、］３・・・　・リー
ド部、１３１・・・外部リード、１３２・・・内部リー
ド、１４・・・リード部、１４１・・・外部リード、１
４２・・・内部リード、１５・・・ボンディングワイヤ
、２０・・・樹脂モールド層、２１・・・上部側端面、
２２・・・下部側端面、ｕ、　［１・・・リードフレー
ム、３１．４１・・・外枠、４２・・・ツリビン、５０
・・・絶縁スペーサ、５１．５２・・・モールド金型、
５３　。 ５３′・・・中子、６０・・・加工面、６１．６５・・
・加工治具、６２．６６・・・押え冶具、６３．６４．
６７・・・プレス棒。 出願人代理人　弁理士　鈴江武彦 第２図 ２ 第３図 第６図 ５２ 第７図 ＣＢ）

Claims (1)

    【特許請求の範囲】
  1. （１）金属製のベッド部にマウントされた半導体チップ
    と、該半導体チップを封止する樹脂モールド層と、該樹
    脂モールド層の側端に逆階段状の段部を形成することに
    より設けられた少なくとも二つの側端面と、これらの側
    端面の夫々から平面的にはｍなった状態で外方に延出さ
    れると共に、夫々が下方に折曲げられた少なくとも２層
    の金属製外部リードと、該受なくとも２層の外部リード
    の夫々を前記樹脂モールド層内に侵入延設して形成され
    た少なくとも２層の内部リードと、これら少なくとも２
    層の内部リードのうちの全層または一部の層を屈曲させ
    ることにより、これら多層の内部リードの全ての先端部
    を前記半導体チップの周囲に同一の平面レベルで配列し
    て設けられたボンディング端と、これら夫々のボンディ
    ング端を前記半導体チップ表面に形成されているポンデ
    ィングパッドに接続するボンディングワイヤとを具備し
    たことを特徴とする半導体装置。 （′２Ｊ　少なくとも２枚のリードフレームをこれらの
    インナーリード間に絶縁スペーサを介して積層すること
    により、フレーム外枠で囲まれた略中央部に配置される
    と共にツリビンを介して何れかのリードフレームの外枠
    に連結されたベッド部と、夫々のリードフレームの外枠
    から夫々の外枠で囲まれた中央部に向けて平行且つ平面
    的には重なった状態で配設され、しかも下層のものほど
    外方に張出した少なくとも２層の外部リードと、これら
    各層の外部リードを更に前記ベッド部の方向に延設して
    設けられた少なくとも２層の内部リードと、これら少な
    くとも２層の内部リードのうちの全層または一部の層を
    屈曲させることにより、これら多層の内部リードの全て
    の先端部を前記半導体チップの周囲に同一の平面レベル
    で整列させて設けられたボンディング端とを有するリー
    ドフレーム結合体を組立てる工程と、前記ベッド部に半
    導体チップをマウントする工程と、マウントされた半導
    体チップの表面に形成されているポンディングパッド及
    び前記リードフレーム結合体のボンディング端の間をボ
    ンディングワイヤを介して接続する工程と、こうしてワ
    イヤボンディングを施された組立て体を前記多層の外部
    リードがキャビティーの外部に導出された状態でモール
    ド型内に収容すると共に、前記多層の外部リード相互間
    の間隙には中子を挿入して閉塞した状態で樹脂モールド
    を行なうことにより、前記半導体チップ、内部リード及
    びワイヤボンディング部分を封止すると共に側端部に階
    段状の段部を有し、且つ前記多層の外部リードの夫々が
    より外方に張出しているものほどより内側の側端面から
    延出されている樹脂モールド層を形成する工程と、前記
    多層の外部リードをより外側に張出しているものから順
    次当該外部リードが延出されている側端面に沿って曲げ
    加工および切断を施し、リードフォーミングを行なう工
    程とからなることを特徴とする半導体装置の製造方法。
JP59062744A 1984-03-30 1984-03-30 半導体装置およびその製造方法 Pending JPS60206144A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP59062744A JPS60206144A (ja) 1984-03-30 1984-03-30 半導体装置およびその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP59062744A JPS60206144A (ja) 1984-03-30 1984-03-30 半導体装置およびその製造方法

Publications (1)

Publication Number Publication Date
JPS60206144A true JPS60206144A (ja) 1985-10-17

Family

ID=13209204

Family Applications (1)

Application Number Title Priority Date Filing Date
JP59062744A Pending JPS60206144A (ja) 1984-03-30 1984-03-30 半導体装置およびその製造方法

Country Status (1)

Country Link
JP (1) JPS60206144A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62216350A (ja) * 1986-01-06 1987-09-22 エイ・ティ・アンド・ティ・コーポレーション 電子構成要素のパツケ−ジおよびその製造方法
FR2652948A1 (fr) * 1989-10-06 1991-04-12 Cabot Corp Cadre de montage a plusieurs couches avec fils entrecroises, procede pour sa fabrication et module de circuit electronique l'utilisant.
US5023700A (en) * 1988-06-17 1991-06-11 Ngk Insulators, Ltd. Minutely patterned structure

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62216350A (ja) * 1986-01-06 1987-09-22 エイ・ティ・アンド・ティ・コーポレーション 電子構成要素のパツケ−ジおよびその製造方法
US5023700A (en) * 1988-06-17 1991-06-11 Ngk Insulators, Ltd. Minutely patterned structure
US5100498A (en) * 1988-06-17 1992-03-31 Ngk Insulators, Ltd. Method of producing a minutely patterned structure
FR2652948A1 (fr) * 1989-10-06 1991-04-12 Cabot Corp Cadre de montage a plusieurs couches avec fils entrecroises, procede pour sa fabrication et module de circuit electronique l'utilisant.

Similar Documents

Publication Publication Date Title
US4974057A (en) Semiconductor device package with circuit board and resin
US7405104B2 (en) Lead frame and method of producing the same, and resin-encapsulated semiconductor device and method of producing the same
US6574107B2 (en) Stacked intelligent power module package
US7008824B2 (en) Method of fabricating mounted multiple semiconductor dies in a package
EP0680086B1 (en) Semiconductor device and method of producing said semiconductor device
US20030129271A1 (en) Package stack via bottom-leaded plastic (BLP) packaging
JP2000133767A (ja) 積層化半導体パッケ―ジ及びその製造方法
US20030038348A1 (en) Dual die package
KR950005450B1 (ko) 수지봉지형 반도체장치와 그 제조방법
US6791166B1 (en) Stackable lead frame package using exposed internal lead traces
US7126209B2 (en) Lead frame, resin-encapsulated semiconductor device, and method of producing the same
KR100206082B1 (ko) 반도체 장치 및 그의 제조방법
JPS62142341A (ja) 半導体装置およびその製造方法
JPS60206144A (ja) 半導体装置およびその製造方法
JPH07161910A (ja) 樹脂封止型半導体装置
JP2600617B2 (ja) 半導体装置およびその製造方法
JPS61147555A (ja) 半導体装置
JPS6370532A (ja) 半導体装置
JPS589585B2 (ja) デンシブヒンヨウリ−ドフレ−ム
JPS6112053A (ja) リ−ドフレ−ム
JPH0653399A (ja) 樹脂封止型半導体装置
KR19990026494A (ko) 듀얼 적층패키지 및 그 제조방법
JPS6362335A (ja) 集積回路装置
JPH06132475A (ja) 半導体パッケージ
JPS5914652A (ja) 半導体容器