JPS5914652A - 半導体容器 - Google Patents
半導体容器Info
- Publication number
- JPS5914652A JPS5914652A JP12387482A JP12387482A JPS5914652A JP S5914652 A JPS5914652 A JP S5914652A JP 12387482 A JP12387482 A JP 12387482A JP 12387482 A JP12387482 A JP 12387482A JP S5914652 A JPS5914652 A JP S5914652A
- Authority
- JP
- Japan
- Prior art keywords
- metallized layer
- metallized
- layer
- recess
- pad
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
- H01L23/49805—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers the leads being also applied on the sidewalls or the bottom of the substrate, e.g. leadless packages for surface mounting
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
- H01L23/49822—Multilayer substrates
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/1515—Shape
- H01L2924/15153—Shape the die mounting substrate comprising a recess for hosting the device
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/1517—Multilayer substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/153—Connection portion
- H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
- H01L2924/15312—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a pin array, e.g. PGA
Landscapes
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Wire Bonding (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明は改良された半導体容器の構造に関する。
従来セラミック等の絶縁材で構成される半導体容器は、
第１図の部分断面斜視図に示すような構造である。
第１図の部分断面斜視図に示すような構造である。
すなわち絶縁基板１は中央部に設けられた凹部底に半導
体素子固着部となるメタライズ層２を有し、この凹部周
辺から放射状に広がる上段、メタライズ層３、下段メタ
ライズ層４が絶縁基板１の中間層を平面的にメタライズ
印刷さイ１．その一端がスルーホール６で該基板１の底
面５に導出されている。この外部導出部からは外部リー
ド７がロウ材８によりロウ付けされている。
体素子固着部となるメタライズ層２を有し、この凹部周
辺から放射状に広がる上段、メタライズ層３、下段メタ
ライズ層４が絶縁基板１の中間層を平面的にメタライズ
印刷さイ１．その一端がスルーホール６で該基板１の底
面５に導出されている。この外部導出部からは外部リー
ド７がロウ材８によりロウ付けされている。
、前述した凹部周辺から放射状に広がるメタライズ層３
１，４を金層細線接続部９（以下ポンディングパッド部
９と呼ぶ）としこのポンディングパッド部９と素子固着
部メタ２イズ層２とを露出できる大きさの開口部を具え
た絶縁板１０が絶６基板１の放射状メタライズ３をはさ
んで積層され、絶縁板１０の開口部周縁に設けされたメ
タライズ屑に金属枠（以下シールリングと呼ぶ）をロウ
付けしたものである。
１，４を金層細線接続部９（以下ポンディングパッド部
９と呼ぶ）としこのポンディングパッド部９と素子固着
部メタ２イズ層２とを露出できる大きさの開口部を具え
た絶縁板１０が絶６基板１の放射状メタライズ３をはさ
んで積層され、絶縁板１０の開口部周縁に設けされたメ
タライズ屑に金属枠（以下シールリングと呼ぶ）をロウ
付けしたものである。
この構造の半導体容器を用いる理由として２００ピン以
上のポンディングパッド部９を設ける場合に各１本のメ
タライズ層３，４０幅を広くして自動ボンディング作業
を可能とするためである。
上のポンディングパッド部９を設ける場合に各１本のメ
タライズ層３，４０幅を広くして自動ボンディング作業
を可能とするためである。
然しなかもこの構造の半導体容器を用いると２００ビン
以上の多ピンの半導体素子からワイヤーボンディングに
よりボンディングバット部９のメタライズ層３，４にポ
ンディングできるが、ワイヤーの引張強度にバラツキが
生じ製品の信頼性に問題がある。又、核容器の製造方法
において、構造が複雑であるためグリーンシートの切断
金型と、メタライズ印刷回数が多く、上・下メタライズ
層３，４とを積層するため１参下メタライズの相関位置
がズレやすくなるために自動ボンディングされたワイヤ
ーが該メタライズ層からズレ落ちる場合も時々発生する
などの欠点があった。
以上の多ピンの半導体素子からワイヤーボンディングに
よりボンディングバット部９のメタライズ層３，４にポ
ンディングできるが、ワイヤーの引張強度にバラツキが
生じ製品の信頼性に問題がある。又、核容器の製造方法
において、構造が複雑であるためグリーンシートの切断
金型と、メタライズ印刷回数が多く、上・下メタライズ
層３，４とを積層するため１参下メタライズの相関位置
がズレやすくなるために自動ボンディングされたワイヤ
ーが該メタライズ層からズレ落ちる場合も時々発生する
などの欠点があった。
本発明はこれらの問題点を解決する為になされたもので
、ボンディングパット部は上・下に分割せず、従来の４
０〜６０ピン程度の半導体容器のように一段として第１
メタライズ層は、半導体素子固着部メタライズ層２の外
周壁部にメタライズ層を施して外部リードに導出するメ
タライズパターンヨ、第２メタライズ層は、ボンディン
グバット部の第１のメタライズ層の外側に設けその′！
と１放射状に外部底面に導出するものである。このよう
な構造にして上述した欠点が解決された。半導体容器を
提供するものである。
、ボンディングパット部は上・下に分割せず、従来の４
０〜６０ピン程度の半導体容器のように一段として第１
メタライズ層は、半導体素子固着部メタライズ層２の外
周壁部にメタライズ層を施して外部リードに導出するメ
タライズパターンヨ、第２メタライズ層は、ボンディン
グバット部の第１のメタライズ層の外側に設けその′！
と１放射状に外部底面に導出するものである。このよう
な構造にして上述した欠点が解決された。半導体容器を
提供するものである。
以下本発明の実施例を図面を用いて説明する。
第２図は本発明容器の構造を示す一実施飼の部分断面斜
視図である。
視図である。
絶縁基板１′ は中央部に設けられた凹部底に半導体素
子固着部となるメタライズ層２′ を設け、この凹部周
辺から一段高くなったポンディングパッド部９′ は、
凹部周辺に近い第１メタライズ層４′ と外側に配置さ
れた第２メタライズ層３′ で構成される。まず第１メ
タライズ層４′ は該素子固着部門部の壁部１１′のメ
タライズ層を通して層間メタライズ層１２′に接続され
その終端で直角に底面方向にメタライズされたスルホー
ル６′ につながシ外部リード７′ に導出されている
。
子固着部となるメタライズ層２′ を設け、この凹部周
辺から一段高くなったポンディングパッド部９′ は、
凹部周辺に近い第１メタライズ層４′ と外側に配置さ
れた第２メタライズ層３′ で構成される。まず第１メ
タライズ層４′ は該素子固着部門部の壁部１１′のメ
タライズ層を通して層間メタライズ層１２′に接続され
その終端で直角に底面方向にメタライズされたスルホー
ル６′ につながシ外部リード７′ に導出されている
。
次に第２メタライズ層３′ は第１メタライズ層４′
の外側に配置されそのまま該基板１′ の層間メタ２イ
ズ６′ を通して外周方向に延長しその終端で直角に底
面方向にメタライズされ九スルーホール６′ につなが
シ外部リード７′ に導出されている。
の外側に配置されそのまま該基板１′ の層間メタ２イ
ズ６′ を通して外周方向に延長しその終端で直角に底
面方向にメタライズされ九スルーホール６′ につなが
シ外部リード７′ に導出されている。
第３図は、本発明容器の＃＊を示す他の実施例の部分断
面斜視図である。
面斜視図である。
Ｐ縁基板１″は中央部に設けられた凹部底に半導体素子
固着部となるメジライズＷｉ２”を設け、との凹部周辺
から一段高くなったボンディングバット部９″は、凹部
周辺に近い第１メタライズ層４″ と外側に配置された
第２メタライズ層３″で構成される。まず第１メタライ
ズ層４″はメタライズ層４′′の＠謔から底面方向にメ
タライズで充填したスルホール６′″でＴ子固着部とな
るメタライズ層２″のＷ？Ｉ″！Ｆで導ひきそこから外
周方向に延長し終端で底面方向にメタライズで充填した
スルホール６″で外部リード７″に導出されている。
固着部となるメジライズＷｉ２”を設け、との凹部周辺
から一段高くなったボンディングバット部９″は、凹部
周辺に近い第１メタライズ層４″ と外側に配置された
第２メタライズ層３″で構成される。まず第１メタライ
ズ層４″はメタライズ層４′′の＠謔から底面方向にメ
タライズで充填したスルホール６′″でＴ子固着部とな
るメタライズ層２″のＷ？Ｉ″！Ｆで導ひきそこから外
周方向に延長し終端で底面方向にメタライズで充填した
スルホール６″で外部リード７″に導出されている。
次に第２メタライズ層３″は、第１メタ２イズ層４″の
外側に配、置されそのまま該基板１″の眉間メタライズ
１２″ を通して外周方向に延長しその終端で直角に
底面方向にメタライズされたスルーホール６″につなが
シ外部リード７″に導出されている。 □ 以上述べてきたごと〈従来の半導体容器は上・下二段で
あったが本発明の構造は一段にしてポン。
外側に配、置されそのまま該基板１″の眉間メタライズ
１２″ を通して外周方向に延長しその終端で直角に
底面方向にメタライズされたスルーホール６″につなが
シ外部リード７″に導出されている。 □ 以上述べてきたごと〈従来の半導体容器は上・下二段で
あったが本発明の構造は一段にしてポン。
ディングパッド部のメタライズ層の幅を広くすることが
できるので自動ワイヤーボンディング作業において、ポ
ンディングパッド部からワイヤーがハズレることなく作
業性が向上する。又、ボンディングバット部に上・下段
になっているとボンディングバット部と半導体素子のパ
ッド間のワイヤーの張シ具殖上・下段によって異なシ、
上段側のワイヤー引張強度が低下するという欠点があっ
たが、本発明のように一段にすればその心配はなくなる
。更に半導体容器の製造１稈においてもボンディングバ
ット部の段がなくなるためにそのセラミックシートを打
抜く金型が不要となシ、メタライズ印刷用パターンも不
要と力るばかシでなく、メタライズ印刷工程において、
第１層と第２層メタ２イズは１回の印刷で修了するため
に工程省略と第１．第２層メタライズの相対的な精度が
良くなシポンディング作業性が向上する。
できるので自動ワイヤーボンディング作業において、ポ
ンディングパッド部からワイヤーがハズレることなく作
業性が向上する。又、ボンディングバット部に上・下段
になっているとボンディングバット部と半導体素子のパ
ッド間のワイヤーの張シ具殖上・下段によって異なシ、
上段側のワイヤー引張強度が低下するという欠点があっ
たが、本発明のように一段にすればその心配はなくなる
。更に半導体容器の製造１稈においてもボンディングバ
ット部の段がなくなるためにそのセラミックシートを打
抜く金型が不要となシ、メタライズ印刷用パターンも不
要と力るばかシでなく、メタライズ印刷工程において、
第１層と第２層メタ２イズは１回の印刷で修了するため
に工程省略と第１．第２層メタライズの相対的な精度が
良くなシポンディング作業性が向上する。
これらの事を考慮すると半導体容器の原価低減とボンデ
ィング作業性が向上し更に本発明の容器を用いて組立て
た製品の信頼性の向上に寄与するものである。
ィング作業性が向上し更に本発明の容器を用いて組立て
た製品の信頼性の向上に寄与するものである。
第１図は従来構造の容器を示す部分断面斜視図、第２図
および第３図はそれぞれ本発明容器の一実施例を示す部
分断面斜視図である。 尚、図において、１，１′、１″・・・・・・絶縁基板
、２゜２ｒ、２ｒｔ ・・・・・・素子固着部メタラ
イズ層、３．３’、３”・・・・・・ポンディングパッ
ド部の第２メタライズ層、４．４’、４”・・・・・・
ポンディングパッド部の第１メタライズ層、５・・・・
・・絶縁基板底面 ５ 、５１ 、 （、ＩＩ・・・・
・・スルホール、７．７’、７″・・・・・・外部リー
ド、８・・・・・・ロウ材、９，９’、９″・・・・・
・ポンディングパッド部、１０・・・・・・開口部を備
えた絶縁基板、１１′・・・・・・壁部メタライズ、１
２′・・・・・・層間メタライズ層、１３・・・・・・
金属枠である。 第１閉 第２閉 第３閉
および第３図はそれぞれ本発明容器の一実施例を示す部
分断面斜視図である。 尚、図において、１，１′、１″・・・・・・絶縁基板
、２゜２ｒ、２ｒｔ ・・・・・・素子固着部メタラ
イズ層、３．３’、３”・・・・・・ポンディングパッ
ド部の第２メタライズ層、４．４’、４”・・・・・・
ポンディングパッド部の第１メタライズ層、５・・・・
・・絶縁基板底面 ５ 、５１ 、 （、ＩＩ・・・・
・・スルホール、７．７’、７″・・・・・・外部リー
ド、８・・・・・・ロウ材、９，９’、９″・・・・・
・ポンディングパッド部、１０・・・・・・開口部を備
えた絶縁基板、１１′・・・・・・壁部メタライズ、１
２′・・・・・・層間メタライズ層、１３・・・・・・
金属枠である。 第１閉 第２閉 第３閉
Claims (1)
- 一生面上に半導体素子を固着するためのメタ２イズ層と
、該メタライズ層、層の近傍から周縁に向い放射状に広
がる第１、第２メタライズ導体層とをそわぞれ形成した
絶縁基板に、開口部を具えた枠体絶縁部材が、該開口部
で前記メタライズ層を露出せしめた半導体容器において
、鮪口部周辺にメタライズ層を形成した該ポンディング
パッド部の第、１メタライズ層は素子固着部近傍に設け
、それを開口部側壁または第１メタ２イズ層の直下にス
ルーホールを設けて前記放射状メタライズ層に清通し、
第２メタシイズ層は、第１メタ２イズ層と同平面で外側
に放射状に配置されてそれぞれが眉間メタ２イズと導通
していることを特徴とする半導体容器。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP12387482A JPS5914652A (ja) | 1982-07-16 | 1982-07-16 | 半導体容器 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP12387482A JPS5914652A (ja) | 1982-07-16 | 1982-07-16 | 半導体容器 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS5914652A true JPS5914652A (ja) | 1984-01-25 |
Family
ID=14871507
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP12387482A Pending JPS5914652A (ja) | 1982-07-16 | 1982-07-16 | 半導体容器 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5914652A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61193474A (ja) * | 1985-02-21 | 1986-08-27 | Rohm Co Ltd | 半導体装置 |
| JPH04250641A (ja) * | 1990-06-22 | 1992-09-07 | Digital Equip Corp <Dec> | 金属被膜による半導体パッケージ |
| US5216562A (en) * | 1990-09-25 | 1993-06-01 | International Business Machines Corporation | Multi-beam optical recording system and method |
| EP0571907A3 (ja) * | 1992-05-29 | 1994-02-16 | Eastman Kodak Co |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5788755A (en) * | 1980-11-21 | 1982-06-02 | Fujitsu Ltd | Semiconductor device |
-
1982
- 1982-07-16 JP JP12387482A patent/JPS5914652A/ja active Pending
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5788755A (en) * | 1980-11-21 | 1982-06-02 | Fujitsu Ltd | Semiconductor device |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61193474A (ja) * | 1985-02-21 | 1986-08-27 | Rohm Co Ltd | 半導体装置 |
| JPH0446451B2 (ja) * | 1985-02-21 | 1992-07-30 | Rohm Kk | |
| JPH04250641A (ja) * | 1990-06-22 | 1992-09-07 | Digital Equip Corp <Dec> | 金属被膜による半導体パッケージ |
| US5216562A (en) * | 1990-09-25 | 1993-06-01 | International Business Machines Corporation | Multi-beam optical recording system and method |
| EP0571907A3 (ja) * | 1992-05-29 | 1994-02-16 | Eastman Kodak Co |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4812421A (en) | Tab-type semiconductor process | |
| JP4294161B2 (ja) | スタックパッケージ及びその製造方法 | |
| US6225146B1 (en) | Lead frame, method of manufacturing lead frame, semiconductor device and method of manufacturing semiconductor device | |
| US4974057A (en) | Semiconductor device package with circuit board and resin | |
| KR0179920B1 (ko) | 칩 사이즈 패키지의 제조방법 | |
| JPH0115140B2 (ja) | ||
| JPH04280462A (ja) | リードフレームおよびこのリードフレームを使用した半導体装置 | |
| JPH0239866B2 (ja) | ||
| JPH04302164A (ja) | 半導体装置 | |
| US6791166B1 (en) | Stackable lead frame package using exposed internal lead traces | |
| US5780923A (en) | Modified bus bar with Kapton™ tape or insulative material on LOC packaged part | |
| US5408127A (en) | Method of and arrangement for preventing bonding wire shorts with certain integrated circuit components | |
| JPS5914652A (ja) | 半導体容器 | |
| JPH088385A (ja) | 樹脂封止型半導体装置 | |
| JP2003179193A (ja) | リードフレームおよびその製造方法ならびに樹脂封止型半導体装置およびその製造方法ならびに樹脂封止型半導体装置の検査方法 | |
| KR100480455B1 (ko) | 높은 품질과 높은 생산성으로 ｔａｂ테이프들의 내부리드들을 전극패드들에 접합할 수 있는 접합도구와 접합방법 | |
| JPS6231497B2 (ja) | ||
| JPH02211643A (ja) | 半導体装置 | |
| US7037754B2 (en) | Semiconductor chip and method of producing the same | |
| JPS60206144A (ja) | 半導体装置およびその製造方法 | |
| KR200292793Y1 (ko) | 반도체패키지용마이크로필름의팬인탭리드구조 | |
| JPH10303227A (ja) | 半導体パッケージ及びその製造方法 | |
| JP2748620B2 (ja) | 半導体装置 | |
| JP2002016210A (ja) | 半導体装置 | |
| JPS62131524A (ja) | 樹脂封止集積回路パツケ−ジの製造方法 |