JPS61147555A - 半導体装置 - Google Patents

半導体装置

Info

Publication number
JPS61147555A
JPS61147555A JP59270209A JP27020984A JPS61147555A JP S61147555 A JPS61147555 A JP S61147555A JP 59270209 A JP59270209 A JP 59270209A JP 27020984 A JP27020984 A JP 27020984A JP S61147555 A JPS61147555 A JP S61147555A
Authority
JP
Japan
Prior art keywords
lead
semiconductor device
envelope
leads
semiconductor chip
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP59270209A
Other languages
English (en)
Inventor
Masahiro Karuishi
軽石　雅弘
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Japan Semiconductor Corp
Original Assignee
Toshiba Corp
Iwate Toshiba Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp, Iwate Toshiba Electronics Co Ltd filed Critical Toshiba Corp
Priority to JP59270209A priority Critical patent/JPS61147555A/ja
Publication of JPS61147555A publication Critical patent/JPS61147555A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49558—Insulating layers on lead frames, e.g. bridging members
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15153—Shape the die mounting substrate comprising a recess for hosting the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/15165—Monolayer substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/1615—Shape
    • H01L2924/16152—Cap comprising a cavity for hosting the device, e.g. U-shaped cap
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔発明の技術分野〕 本発明は半導体装置におけるパッケージ構造の改良に関
し、特にリードフレームを用いてパッケージされた半導
体装置の信頼性向上に適用されるものである。
〔発明の技術的背景〕
リードフレームを用いたパッケージ構造の半導体装置の
一種として、第２図に示すガラス封止セラミック外囲器
によるものが知られている。同図において、１１はセラ
ミック製の外囲器ベース、１２はセラミック製の外囲器
キャップである。外囲器ベース１１および外囲器キャッ
プ１２には凹部が設けられ、これら凹部により半導体チ
ップを収容するキャビティが形成される。外囲器ベース
の凹部には導電性ペースト層２を介して半導体チップ３
がマウントされ、また凹部外側の合せ面には封止ガラス
層４１を介して金属製のインナーリード５！・・・が固
着されている。該インナーリード５１・・・の夫々はア
ウターリード５２としてセラミック外囲器の外方に延出
され、アウターリードはリードフォーミングされて図示
のように所定方向に折り曲げられている。前記外囲器ベ
ース１１の凹部は外囲器キャップ２の凹部よりも径が小
さく、従ってインナーリード５１・・・の内端は露出し
ている。そして、このインナーリード５１・・・の内端
はボンディングワイヤ６を介して半導体チップ３の表面
に形成された内部端子に接続されている。また、インナ
ーリード５１・・・の上には封止ガラス層４２を介して
前記外囲器キャップ１２が封着され、キャビティ内に収
容された半導体チップ３を封止している。なお、図中７
はアウターリード５２と封止ガラス層４１．４２との境
界部分に形成された絶縁樹脂コーティング層である。
上記セラミックパッケージによる半導体装置のアッセン
ブリ一工程は、リードフレームを用いて次のように行な
われる。
まず、リードフレーム形態のインナーリード５１・・・
をセラミック外囲器ベース１１上に固着し、半導体チッ
プ３のダイボンディング及びワイヤボンディングを施す
。次いで、外囲器キャップ１２を封着した後、アウター
リードをリードフレームの外枠から切り離してリードフ
ォーミングを行ない、最後に絶縁樹脂コーティング層７
を形成する。
〔背朔技術の問題点〕
第２図のようなセラミックパッケージによる従来の半導
体装置では、一般にこれを結露状態で使用した場合にリ
ード間の電圧によりマイグレーションを生じ、各リード
相互の短絡が発生するという問題がある。このマイグレ
ーションによる短絡の問題は、セラミックパッケージの
場合に限らず、リード間ピッチの小さいＩＣの場合には
時間差はあっても必ず発生するものである。しかし、第
２″図のガラス封止によるセラミックパッケージに関し
ては特にその発生が速いため、その防止対策が従来問題
とされてきた。第２図で絶縁樹脂コーティング層７を形
成しているのもその対策の一つである。
即ち、第２図の場合にはアウターリード５２・・・相互
間に絶縁樹脂コーティング層７を介在させることでマイ
グレーションを阻止し、問題の短絡を防止するようにし
ている。
ところが、第１図の従来の半導体装置の場合、ガラス封
止型セラミック外囲器に半導体チップを実装した後に絶
縁樹脂をコーティングしなければならず、実装後である
ためにこのコーティングの作業性が悪いという問題があ
った。
〔発明の目的〕
本発明は上記事情に鑑みてなされたもので、結露時の使
用に際してもリード間の短絡を阻止することかでき、且
つ良好な作業性でアセンブリ一工程を実施することがで
きる半導体装置を提供するものである。
〔発明のｍ要〕
本発明による半導体装置は、外囲器内部に封止された半
導体チップと、前記外囲器内部に封止されたインナーリ
ード部および外囲器から外方に延出されたアウターリー
ド部からなる金属製のリードビンと、前記外囲器内部で
前記インナーリード部の内端および前記半導体チップ表
面に形成された内部端子間を接続するボンディングワイ
ヤとを具備し、前記リードピンとして、インナーリード
部およびアウターリード部の境界から両側所要領域が絶
縁樹脂でコーティングされたものを用いたことを特徴と
するものである。
上記本発明の半導体装置では、リードビンのインナーリ
ード部およびアウターリード部の少なくとも両側境界領
域部分が絶縁樹脂でコーティングされているため、該絶
縁樹脂のコーティング層が各リードビン相互間に介在す
ることになる。従って、結露状態での使用に際してもこ
の絶縁樹脂コーティング層がマイグレーションを阻止し
、各リード間の短絡が防止される。
しかも、本発明の半導体装置ではリードビンそのものに
予め絶縁樹脂をコーティングしたものを用いることによ
り、アセンブリ一工程後に作業性の悪い樹脂コーティン
グ工程を別途行なう必要はなくなり、生産性の向上が可
能となる。
〔発明の実施例〕 第１図（Ａ）はガラス封止によるセラミックパッケージ
の半導体装置に本発明を適用した一実施例を示す断面図
である。同図において、第２図の従来の半導体装置と同
じ部分には同一の参照番号を付し、その説明は省略する
。即ち、１１はセラミック製の外囲器ベース、１２はセ
ラミック性の外囲器キャップ、２は導電性ペースト層、
３は半導体チップ、４１．４２は封止ガラス号、５１・
・・はインナーリード、５２・・・はアウターリード、
６はボンディングワイヤである。この実施例で第２図の
従来例と異なる点は、第２図の従来例でアセンブリー後
に形成された絶縁樹脂コーティング層７の代りに、各リ
ードビンにおけるインナーリード５１及びアウターリー
ド５２の境界両側の所定領域を覆うポリイミド樹脂コー
ティング層７′が予め形成されていることである。その
他の構成は全て第２図の従来例と同じである。
上記実施例になるガラス封止型セラミックパッケージの
半導体装置は、第１図（Ｂ）（Ｃ）に示すリードフレー
ム１０を用いることにより、従来□のアセンブリ一工程
と全く同じ工程で製造することができる。第１図（Ｂ）
はリードフレーム１０の一部を示す平面図であり、同図
（Ｃ）はそのリードパターンを拡大して示す平面図であ
る。図示のように、このリードフレーム１０は各リード
パターンのインナーリード５１及び５２の境界領域にポ
リイミド樹脂コーティング層７′が形成されており、そ
れ以外は第２図の従来の半導体装置のアセンブリーに用
いられているリードフレームと全く同じである。なお、
１１はリードフレームの外枠である。
因みに、第１図（Ｂ）（Ｃ）のリードフレームを用いて
第１図（Ａ＞のガラス封止型セラミックパッケージによ
る半導体装置のアセンブリ一工程′を説明すれば、次の
通りである。
まず、セラミック製外囲器ベース１１の合せ面上ピ、リ
ードフレーム１０のインナーリード５１・・・を封止ガ
ラス層４１を介して固着する。この状態で、外囲器ベー
ス１１の凹部底面に導電製ペースト層２を介して半導体
チップ３をダイボンディングし、続いてインナーリード
５１・・・とポンディングパッドとの層にワイヤボンデ
ィングを施す。
次いで、封止ガラス層４２を介して外囲器キャップ１２
を封着した後、アウターリード５２・・・をリードフレ
ーム外枠から切断し、リードフォーミングを行なえば第
１図（Ａ）の半導体装置が得られる。
このように、上記実施例の半導体装置はリードフレーム
の段階でリードパターンの所定領域にポリイミド樹脂コ
ーティング層７′を形成しておくことで、従来行なわれ
てきた実装後に樹脂コーティングを施す方法よりも極め
て良好な作業性で容易に製造することができ、且つマイ
グレーションによるリード間の短絡を確実に防止するこ
とができる。
第３図は本発明を樹脂封止型半導体装置に適用した他の
実施例を示す断面図である。同図において、１２は金属
性のベッド部である。該ベッド部１２の上には導電性ペ
ースト層２を介して半導体チップ３がマウントされてい
る。該半導体チップ３の表面に形成されているポンディ
ングパッドは、ボンディングワイヤ６を介してベッド部
１２の周囲に離間して配置されたインナーリード５！・
・・の内端に接続されている。これらインナーリード５
１・・・は夫々アウターリード５２・・・として外方に
延出され、且つリードフォーミングされて所定方向に折
り曲げられている。インナーリード５１とアウターリー
ド５２の境界領域にはポリイミド樹脂コーティング層７
′が形成されている。そして、前記ベッド部１２、半導
体チップ３、ボンディングワイヤ６、インナーリード５
！は樹脂モールド層１３で封止されている。
この第３図の実施例においても、樹脂モールド層１３か
ら延出しているアウターリード５２・・・はポリイミド
樹脂コーテシング層７′で相互に隔てられているから、
結露状態で使用した場合にもマイグレーションを阻止し
、従って多ビン構成のものでも各リード間の短絡を防止
できる。また、その製造に際しては予め所定領域にポリ
イミド樹脂コーティングを施したリードフレームを用い
れば、従来通りのアセンブリ一工程で製造することがで
きる。但し、この場合のリードフレームとしては、ベッ
ド部１２がフレーム外枠１１に連結された樹脂封止型半
導体装置用のものを用いる。
なお、上記実施例におけるポリイミド樹脂の代りに、他
の絶縁樹脂をコーティング樹脂として用いてもよい。
〔発明の効果〕
以上詳述したように、本発明による半導体装置は結露時
の使用に際してもリード間の短絡を阻止することができ
、且つ良好な作業性でアセンブリ一工程を実施すること
ができる等、顕著な効果を有するものである。
【図面の簡単な説明】
第１図（Ａ）は本発明をガラス封止型セラミックパッケ
ージによる半導体装置に適用した一実施例を示す断面図
、第１図（Ｂ）はその製造に用いるリードフレームの部
分平面図であり、同図（Ｃ）はその一部を拡大して示す
平面図、第２図は従来のガラス封止型セラミックバケー
ジによる半導体装置を示す断面図、第３図は本発明を多
ビン構成の樹脂封止型半導体装置に適用した他の実施例
を示す断面図である。 １１・・・セラミック外囲器ベース、１２・・・セラミ
ック外囲器キャップ、２・・・導電性ペースト層、４１
．４２・・・封止ガラス層、５１・・・インナーリード
、５２・・・アウターリード、６・・・ボンディングワ
イヤ、７′・・・ポリイミド樹脂コーティング層、１０
・・・リードフレーム、１１・・・リードフレーム外枠
、１２・・・ベッド部、１３・・・樹脂モールド層。 出願人代理人　弁理士　鈴江武彦 第２　図 第３図

Claims (1)

    【特許請求の範囲】
  1. 外囲器内部に封止された半導体チップと、前記外囲器内
    部に封止されたインナーリード部および外囲器から外方
    に延出されたアウターリード部からなる金属製のリード
    ピンと、前記外囲器内部で前記インナーリード部の内端
    および前記半導体チップ表面に形成された内部端子間を
    接続するボンディングワイヤとを具備し、前記リードピ
    ンとして、インナーリード部およびアウターリード部の
    境界から両側所要領域が絶縁樹脂でコーティングされた
    ものを用いたことを特徴とする半導体装置。
JP59270209A 1984-12-21 1984-12-21 半導体装置 Pending JPS61147555A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP59270209A JPS61147555A (ja) 1984-12-21 1984-12-21 半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP59270209A JPS61147555A (ja) 1984-12-21 1984-12-21 半導体装置

Publications (1)

Publication Number Publication Date
JPS61147555A true JPS61147555A (ja) 1986-07-05

Family

ID=17483050

Family Applications (1)

Application Number Title Priority Date Filing Date
JP59270209A Pending JPS61147555A (ja) 1984-12-21 1984-12-21 半導体装置

Country Status (1)

Country Link
JP (1) JPS61147555A (ja)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6473751A (en) * 1987-09-16 1989-03-20 Toshiba Chem Corp Resin sealed semiconductor device
JPH0383364A (ja) * 1989-08-28 1991-04-09 Kyocera Corp ガラス封止型電子部品用パッケージ
JPH06132440A (ja) * 1992-10-22 1994-05-13 Kyocera Corp 半導体装置
US5541451A (en) * 1994-10-24 1996-07-30 Kabushiki Kaisha Toshiba Packaged semiconductor device with external leads having anchor holes provided at polyamide/glass sealed regions
US7791178B2 (en) * 2006-11-22 2010-09-07 Samsung Electronics Co., Ltd. Lead frame unit, semiconductor package having a lead frame unit, stacked semiconductor package having a semiconductor package and methods of manufacturing the same
JP2012156450A (ja) * 2011-01-28 2012-08-16 Mitsubishi Electric Corp 半導体装置および半導体装置の製造方法
US11380599B2 (en) 2019-06-24 2022-07-05 Fuji Electric Co., Ltd. Semiconductor module, vehicle, and method of manufacturing semiconductor module

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS59154051A (ja) * 1983-02-22 1984-09-03 Seiko Epson Corp 半導体装置

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS59154051A (ja) * 1983-02-22 1984-09-03 Seiko Epson Corp 半導体装置

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6473751A (en) * 1987-09-16 1989-03-20 Toshiba Chem Corp Resin sealed semiconductor device
JPH0383364A (ja) * 1989-08-28 1991-04-09 Kyocera Corp ガラス封止型電子部品用パッケージ
JPH06132440A (ja) * 1992-10-22 1994-05-13 Kyocera Corp 半導体装置
US5541451A (en) * 1994-10-24 1996-07-30 Kabushiki Kaisha Toshiba Packaged semiconductor device with external leads having anchor holes provided at polyamide/glass sealed regions
US7791178B2 (en) * 2006-11-22 2010-09-07 Samsung Electronics Co., Ltd. Lead frame unit, semiconductor package having a lead frame unit, stacked semiconductor package having a semiconductor package and methods of manufacturing the same
JP2012156450A (ja) * 2011-01-28 2012-08-16 Mitsubishi Electric Corp 半導体装置および半導体装置の製造方法
US11380599B2 (en) 2019-06-24 2022-07-05 Fuji Electric Co., Ltd. Semiconductor module, vehicle, and method of manufacturing semiconductor module

Similar Documents

Publication Publication Date Title
US3591839A (en) Micro-electronic circuit with novel hermetic sealing structure and method of manufacture
KR100241476B1 (ko) 집적 회로용 절연 리드 프레임 및 그의 제조 방법
JPH11260856A (ja) 半導体装置及びその製造方法並びに半導体装置の実装構造
JP2972096B2 (ja) 樹脂封止型半導体装置
JPH041503B2 (ja)
JPH11135663A (ja) モールドｂｇａ型半導体装置及びその製造方法
JPS61147555A (ja) 半導体装置
KR100206082B1 (ko) 반도체 장치 및 그의 제조방법
US6310389B1 (en) Semiconductor package
JPS62296541A (ja) 樹脂封止型半導体装置
JPS5930538Y2 (ja) 半導体装置
JPS59175753A (ja) 半導体装置およびリ−ドフレ−ム
JPH0526761Y2 (ja)
JPH0437050A (ja) 樹脂封止型半導体装置
JP3337526B2 (ja) パッケージ型半導体部品の構造
KR200169976Y1 (ko) 반도체 패키지
KR100201389B1 (ko) 반도체 패키지
JPH05166871A (ja) 半導体装置
JPH02246127A (ja) 半導体装置
JPH07106485A (ja) 樹脂封止型ピングリッドアレイ
JPH0547835A (ja) 半導体装置の実装構造
KR200331874Y1 (ko) 반도체의다핀형태패키지
KR100268925B1 (ko) 리드프레임및이를이용한반도체패키지
JPH0567717A (ja) 樹脂封止型半導体装置
JPH0346358A (ja) 樹脂封止型半導体装置及びその製造方法