JPH02246127A - 半導体装置 - Google Patents

半導体装置

Info

Publication number
JPH02246127A
JPH02246127A JP1065876A JP6587689A JPH02246127A JP H02246127 A JPH02246127 A JP H02246127A JP 1065876 A JP1065876 A JP 1065876A JP 6587689 A JP6587689 A JP 6587689A JP H02246127 A JPH02246127 A JP H02246127A
Authority
JP
Japan
Prior art keywords
wires
semiconductor chip
leads
film layer
insulating film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP1065876A
Other languages
English (en)
Inventor
Tadahiro Nakamichi
中道　忠弘
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Priority to JP1065876A priority Critical patent/JPH02246127A/ja
Publication of JPH02246127A publication Critical patent/JPH02246127A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49171—Fan-out arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/78—Apparatus for connecting with wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/78—Apparatus for connecting with wire connectors
    • H01L2224/7865—Means for transporting the components to be connected
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/85909—Post-treatment of the connector or wire bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/85909—Post-treatment of the connector or wire bonding area
    • H01L2224/8592—Applying permanent coating, e.g. protective coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/1015—Shape
    • H01L2924/1016—Shape being a cuboid
    • H01L2924/10162—Shape being a cuboid with a square active surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Wire Bonding (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［産業上の利用分野］ この発明は半導体装置に係り、特にワイヤのショート防
止に関するものである。
［従来の技術］ 半導体装置は、周知のように集積回路等が形成された半
導体チップをリードフレームのダイパッドに接着剤等に
より取付け、半導体チップの各ボンディングパッドとこ
れに対応したリードフレームのリードとをワイヤで接続
し、ついで半導体チップとその周辺のリードとを合成樹
脂等により一体的に成型し、封止する。そして、成型さ
れたパッケージの外側において、各リードをリードフレ
ームから切り離し、必要に応じて各リードを適宜折曲げ
て半導体装置を製造している。
第４図はリードフレームに半導体チップを取付ける従来
例を模式的に示した平面図、第５図はその断面図である
。両図において、１はリードフレームで、中央部には支
持腕３で支持されたダイパッド２が設けられている。４
はリードフレーム１から中心部に向って突設された多数
のリードで、その先端部はダイパッド２の周辺にダイパ
ッド２と所定の間隔を隔てて対向配置されている。５は
ダイパッド２上に接着剤等により取付けられた半導体チ
ップで、半導体チップ５に設けたボンディングパッド５
ａと、これに対応する各リード４とは第５図に示すよう
にそれぞれ金属細線であるワイヤ６により接続されてい
る。
上記のようにして多数のり−ド４に接続された半導体チ
ップ５は、リード４の一部を残して、例えば第４図に一
点鎖線Ｐで示した範囲をダイパッド２と共に、エポキシ
樹脂の如き合成樹脂によりパッケージ７され、封止され
る。ついで、−点鎖線Ｃの位置で各リード４を切断し、
パッケージ７から突出したリード４を折曲げて端子とし
、第５図に示す半導体装置の組立が完了する。
［発明が解決しようとする課ＩＱ］ 上記のような従来の半導体装置においては、半導体チッ
プ５のボンディングパッド５ａとリードフレーム１のリ
ード４とがワイヤ６で接続されるものであるから、最近
のパッケージの多ピン化に伴いリード４の数が増え、そ
のリード４のピッチを適切に確保するためにリード４を
半導体チップ５に対して放射状に配置しなければならず
、そのため半導体チップ５とリード先端との距離が長く
なり、その分ワイヤ６が長くなると、ワイヤ６が垂れ下
がる。この場合、半導体チップ５とその周辺のリード４
とを合成樹脂によってパッケージ７を成型する時に封入
樹脂によってワイヤ流れが生じ、垂れ下がったワイヤ６
同士がショートするおそれがあった。また、半導体チッ
プ５のボンディングパッド５ａのピッチを例えば１８０
−と狭くした場合にもワイヤ６同士の間隔が狭くなって
、パッケージ７を成型する時に封入樹脂によってワイヤ
流れが生じ、ワイヤ６同士がショートするおそれが弗っ
た。このため、多ビン化と半導体チップの縮小化が困難
であるという問題点があった。
この発明は上記のような問題点を解決すべくなされたも
ので、基ワイヤ化と半導体チップの電極の微細化による
ワイヤ同士のショートを防止し、パッケージの多ピン化
と半導体チップの縮小化が可能な半導体装置を得ること
を目的としたものである。
〔課題を解決するための手段〕
この発明に係る半導体装置は、リードフレームの複数の
リードとダイパッド上に接着された半導体チップの複数
のボンディングパッドとをそれぞれ接続しているワイヤ
の外周面に絶縁性の合成樹脂液をコーティングして絶縁
被膜層を形成したものである。
［作用］ この発明においては、リードフレームのリードと半導体
チップのボンディングパッドを接続しているワイヤの外
周面に絶縁性の合成樹脂液をコーティングして絶縁被膜
層を形成したから、半導体チップ、ワイヤ及びリードの
一部のパッケージ封止時に封入樹脂等によってワイヤ流
れが生じ、隣り同士のワイヤが接触しようとしてもワイ
ヤの外周面に形成した絶縁被膜層によって直接の接触は
邪魔されるためにワイヤ同士は絶縁され、ワイヤ同士が
ショートすることはなくなった。
［実施例］ 第１図はこの発明の一実施例を示す断面図である。図に
おいて、１はリードフレームで、中央部には支持腕３で
支持されたダイパッド２が設けられている。４はリード
フレーム１から中心部に向って突設された多数のリード
である。５はグイパッド２上の中央に接着剤等により取
り付けられた半導体チップである。半導体チップ５に設
けた複数のボンディングパッド５ａとリード４とはそれ
ぞれワイヤ６により接続されている。８はワイヤ６の外
周面に絶縁性の合成樹脂、例えば耐熱性を有するテフロ
ン液やポリイミド樹脂液をコーティングして形成された
絶縁被膜層である。なお、ワイヤ６に絶縁性合成樹脂を
コーティングする方法として、第２図に示すように容器
９内の例えばテフロン液１０にリード４とボンディング
パッド５ａとを接続したワイヤ６を有するリードフレー
ム１を浸漬する浸漬方法と、第３図に示すようにワイヤ
６を有するリードフレーム１にその上下方向から噴射ノ
ズル１１によって例えばテフロン液ｌＯを吹き付ける噴
射方法とがある。このようにしてリード４に外側に絶縁
披讃層８を有するワイヤ６を介して取り付けられた半導
体チップ５はこれらリード４の一部を残してダイパッド
２と共に合成樹脂パッケージ等により封止される。この
とき、封入樹脂によってワイヤ流れが生じ、隣り同士の
ワイヤ６．６が接触しようとしてもワイヤ６の外周面に
形成した絶縁被膜層８によって直接の接触は邪魔される
ために、ワイヤ６．６同士は絶縁被膜層８によって絶縁
され、ワイヤ６．６同士がショートすることはない。ま
た、パッケージ７から突出したリード４は適宜位置で折
曲げられ、端子とすることによって半導体装置が得られ
る。
［発明の効果コ この発明は以上説明したとおり、リードフレームのリー
ドと半導体チップのボンディングパッドとを接続してい
るワイヤの外周面に絶縁性の合成樹脂液をコーティング
して絶縁被膜層を形成し、半導体チップ等の封止樹脂等
によってワイヤ流れが生じ、隣り同士のワイヤが接触し
ようとしても絶縁被膜層によって直接の接触は邪魔され
るので、ワイヤ同士は絶縁され、ワイヤ同士のショート
は防止され、ワイヤを長くして行うパッケージの多ビン
化とボンディングパッドのピッチを微細にして行う半導
体チップの縮小化が可能となるという効果がある。
【図面の簡単な説明】
第１図はこの発明の一実施例を示す断面図、第２図はワ
イヤに絶縁被膜層を形成するコーティング方法を示す説
明図、第３図はもう一つのコーティング方法を示す説明
図、第４図は従来のリードと半導体チップとの接続状態
を模式的に示した平面図、第５図は従来の半導体装置の
断面図である。 ２・・・ダイパッド、４・・・リード、５・・・半導体
チップ、６・・・ワイヤ、７・・・パッケージ、８・・
・絶縁被膜層。

Claims (1)

    【特許請求の範囲】
  1. 　ダイパッド上に接着された半導体チップの複数のボン
    ディングパッドと、リードフレームの複数のリードとを
    それぞれワイヤで接続し、これらを合成樹脂等で封止し
    てなる半導体装置において、ワイヤの外周面に絶縁性の
    合成樹脂液をコーティングして絶縁被覆層を形成したこ
    とを特徴とする半導体装置。
JP1065876A 1989-03-20 1989-03-20 半導体装置 Pending JPH02246127A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP1065876A JPH02246127A (ja) 1989-03-20 1989-03-20 半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP1065876A JPH02246127A (ja) 1989-03-20 1989-03-20 半導体装置

Publications (1)

Publication Number Publication Date
JPH02246127A true JPH02246127A (ja) 1990-10-01

Family

ID=13299620

Family Applications (1)

Application Number Title Priority Date Filing Date
JP1065876A Pending JPH02246127A (ja) 1989-03-20 1989-03-20 半導体装置

Country Status (1)

Country Link
JP (1) JPH02246127A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06216183A (ja) * 1992-12-10 1994-08-05 Internatl Business Mach Corp <Ibm> Ｉｃチップの構成物及びその製造方法
WO1995003624A1 (en) * 1993-07-26 1995-02-02 National Semiconductor Corporation Coated bonding wires in high lead count packages
JP2010157695A (ja) * 2008-12-29 2010-07-15 Jin Imu Myun チップパッケージ化における保護薄膜コーティング

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06216183A (ja) * 1992-12-10 1994-08-05 Internatl Business Mach Corp <Ibm> Ｉｃチップの構成物及びその製造方法
WO1995003624A1 (en) * 1993-07-26 1995-02-02 National Semiconductor Corporation Coated bonding wires in high lead count packages
US5455745A (en) * 1993-07-26 1995-10-03 National Semiconductor Corporation Coated bonding wires in high lead count packages
US5527742A (en) * 1993-07-26 1996-06-18 National Semiconductor Corporation Process for coated bonding wires in high lead count packages
JP2010157695A (ja) * 2008-12-29 2010-07-15 Jin Imu Myun チップパッケージ化における保護薄膜コーティング

Similar Documents

Publication Publication Date Title
US3591839A (en) Micro-electronic circuit with novel hermetic sealing structure and method of manufacture
US5508556A (en) Leaded semiconductor device having accessible power supply pad terminals
US9859197B2 (en) Integrated circuit package fabrication
US6177726B1 (en) SiO2 wire bond insulation in semiconductor assemblies
TWI397964B (zh) 部分圖案化之引線框架及其在半導體封裝中製作與使用的方法
KR19980042617A (ko) 웨이퍼 레벨 패키징
US6046075A (en) Oxide wire bond insulation in semiconductor assemblies
JP2009152620A (ja) 半導体装置
KR20030008616A (ko) 리드 프레임을 이용한 범프 칩 캐리어 패키지 및 그의제조 방법
KR950704838A (ko) 영역 어레이 상호접속칩의 tab시험(tab testing of area array interconnected chips)
CN105938824B (zh) 半导体封装组合结构
JPH09129663A (ja) 半導体素子及びその製作方法
US6033937A (en) Si O2 wire bond insulation in semiconductor assemblies
JPH02246127A (ja) 半導体装置
US20190221502A1 (en) Down Bond in Semiconductor Devices
TWI582905B (zh) 晶片封裝結構及其製作方法
JPS61147555A (ja) 半導体装置
JP4679991B2 (ja) 半導体装置
JPH0653266A (ja) 半導体装置
JPH0437050A (ja) 樹脂封止型半導体装置
KR100401536B1 (ko) 센터 패드형 반도체 칩을 퍼리퍼럴 패드형 반도체 칩으로 변경하는 방법
JPH06342817A (ja) 半導体装置
KR100213435B1 (ko) 반도체 칩의 마스터 전극 패드 및 이를 이용한 탭 패키지
JPH047865A (ja) リードフレームおよびそれを用いた半導体集積回路装置
JPH0526761Y2 (ja)