JPH06132440A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPH06132440A JPH06132440A JP28443492A JP28443492A JPH06132440A JP H06132440 A JPH06132440 A JP H06132440A JP 28443492 A JP28443492 A JP 28443492A JP 28443492 A JP28443492 A JP 28443492A JP H06132440 A JPH06132440 A JP H06132440A
- Authority
- JP
- Japan
- Prior art keywords
- external lead
- semiconductor element
- container
- semiconductor device
- lead terminal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
Landscapes
- Lead Frames For Integrated Circuits (AREA)
Abstract
(57)【要約】
【目的】絶縁基体と蓋体とから成る容器の気密封止を完
全とするとともに該容器への外部リード端子の取着固定
を強固とし、且つ各外部リード端子の電気的独立を維持
して内部に収容する半導体素子を長期間にわたり正常、
且つ安定に作動させることが可能な半導体装置を提供す
ることにある。 【構成】半導体素子３と、前記半導体素子３を内部に収
容する容器４と、前記容器４にガラス部材５、６を介し
て取着され、容器４内部に収容されている半導体素子３
を外部電気回路に接続する複数個の外部リード端子７と
から成る半導体装置であって、前記外部リード端子７は
表面に半田もしくは錫メッキ層10が被着され、且つガラ
ス部材５、６の露出表面が樹脂被覆材９で被覆されてい
る。
全とするとともに該容器への外部リード端子の取着固定
を強固とし、且つ各外部リード端子の電気的独立を維持
して内部に収容する半導体素子を長期間にわたり正常、
且つ安定に作動させることが可能な半導体装置を提供す
ることにある。 【構成】半導体素子３と、前記半導体素子３を内部に収
容する容器４と、前記容器４にガラス部材５、６を介し
て取着され、容器４内部に収容されている半導体素子３
を外部電気回路に接続する複数個の外部リード端子７と
から成る半導体装置であって、前記外部リード端子７は
表面に半田もしくは錫メッキ層10が被着され、且つガラ
ス部材５、６の露出表面が樹脂被覆材９で被覆されてい
る。
Description
【０００１】
【産業上の利用分野】本発明は半導体素子収納用パッケ
ージ内に半導体素子を収容して成る半導体装置の改良に
関するものである。
ージ内に半導体素子を収容して成る半導体装置の改良に
関するものである。
【０００２】
【従来の技術】従来、コンピュータ等の情報処理装置に
は半導体素子を半導体素子収納用パッケージ内に気密に
収容した半導体装置が使用されている。
は半導体素子を半導体素子収納用パッケージ内に気密に
収容した半導体装置が使用されている。
【０００３】かかる情報処理装置に使用される半導体装
置は通常、図２に示すように、まずアルミナセラミック
ス等の電気絶縁材料から成り、中央部に半導体素子を収
容する空所を形成するための凹部を有し、上面に封止用
のガラス部材22が被着された絶縁基体21と、同じく電気
絶縁材料から成り、中央部に半導体素子を収容するため
の空所を形成する凹部を有し、下面に封止用のガラス部
材24が被着された蓋体23と、内部に収容する半導体素子
を外部の電気回路に電気的に接続するための複数個の外
部リード端子25とにより構成される半導体素子収納用パ
ッケージを準備し、絶縁基体21の上面に外部リード端子
25を載置させるとともに予め被着させておいた封止用の
ガラス部材22を溶融させることによって外部リード端子
25を絶縁基体21に仮止めし、次に前記絶縁基体21の凹部
に半導体素子26を接着固定するとともに該半導体素子26
の各電極をボンディングワイヤ27を介して外部リード端
子25に接続し、しかる後、絶縁基体21と蓋体23とをその
相対向する主面に被着させておいた封止用のガラス部材
22、24を約４００℃の温度で溶融一体化させ、絶縁基体
21と蓋体23とから成る容器を気密に封止することによっ
製品としての半導体装置となる。
置は通常、図２に示すように、まずアルミナセラミック
ス等の電気絶縁材料から成り、中央部に半導体素子を収
容する空所を形成するための凹部を有し、上面に封止用
のガラス部材22が被着された絶縁基体21と、同じく電気
絶縁材料から成り、中央部に半導体素子を収容するため
の空所を形成する凹部を有し、下面に封止用のガラス部
材24が被着された蓋体23と、内部に収容する半導体素子
を外部の電気回路に電気的に接続するための複数個の外
部リード端子25とにより構成される半導体素子収納用パ
ッケージを準備し、絶縁基体21の上面に外部リード端子
25を載置させるとともに予め被着させておいた封止用の
ガラス部材22を溶融させることによって外部リード端子
25を絶縁基体21に仮止めし、次に前記絶縁基体21の凹部
に半導体素子26を接着固定するとともに該半導体素子26
の各電極をボンディングワイヤ27を介して外部リード端
子25に接続し、しかる後、絶縁基体21と蓋体23とをその
相対向する主面に被着させておいた封止用のガラス部材
22、24を約４００℃の温度で溶融一体化させ、絶縁基体
21と蓋体23とから成る容器を気密に封止することによっ
製品としての半導体装置となる。
【０００４】尚、前記従来の半導体装置は外部リード端
子25の一端が外部電気回路基板の配線導体（不図示）に
半田を介して接続され、これによって内部に収容する半
導体素子26は外部リード端子25を通して外部電気回路に
接続されることとなる。
子25の一端が外部電気回路基板の配線導体（不図示）に
半田を介して接続され、これによって内部に収容する半
導体素子26は外部リード端子25を通して外部電気回路に
接続されることとなる。
【０００５】また前記外部リード端子25は外部電気回路
基板の配線導体との接続を容易とするため内部に半導体
素子26を気密に封止した後、露出表面に予め半田もしく
は錫メッキ層28が電解メッキ法や無電解メッキ法等によ
り所定厚みに被着されている。
基板の配線導体との接続を容易とするため内部に半導体
素子26を気密に封止した後、露出表面に予め半田もしく
は錫メッキ層28が電解メッキ法や無電解メッキ法等によ
り所定厚みに被着されている。
【０００６】
【発明が解決しようとする課題】しかしながら、この従
来の半導体装置においては、半導体素子収納用パッケー
ジ内部に半導体素子を収容した後、外部リード端子の露
出表面に半田もしくは錫メッキ層をメッキ法により被着
させる際、絶縁基体と蓋体とを接合させ、外部リード端
子を取着固定するガラス部材がメッキ液によって浸食を
受け、その結果、絶縁基体と蓋体との接合及び外部リー
ド端子の取着固定が極端に弱くなり、外部リード端子に
外力が印加されると該外力によって外部リード端子が外
れたり、絶縁基体と蓋体とから成る容器の気密封止が破
れ、内部に収容する半導体素子を長期間にわたり正常、
且つ安定に作動させることができないという欠点を有し
ていた。
来の半導体装置においては、半導体素子収納用パッケー
ジ内部に半導体素子を収容した後、外部リード端子の露
出表面に半田もしくは錫メッキ層をメッキ法により被着
させる際、絶縁基体と蓋体とを接合させ、外部リード端
子を取着固定するガラス部材がメッキ液によって浸食を
受け、その結果、絶縁基体と蓋体との接合及び外部リー
ド端子の取着固定が極端に弱くなり、外部リード端子に
外力が印加されると該外力によって外部リード端子が外
れたり、絶縁基体と蓋体とから成る容器の気密封止が破
れ、内部に収容する半導体素子を長期間にわたり正常、
且つ安定に作動させることができないという欠点を有し
ていた。
【０００７】また外部リード端子の露出表面に半田もし
くは錫メッキ層をメッキ法により被着させる際、メッキ
液の酸がガラス部材と反応して導電性の塩を形成し、こ
れが隣接する外部リード端子間を電気的に短絡させ、半
導体素子を正常に作動させことができなくなるという欠
点も有していた。
くは錫メッキ層をメッキ法により被着させる際、メッキ
液の酸がガラス部材と反応して導電性の塩を形成し、こ
れが隣接する外部リード端子間を電気的に短絡させ、半
導体素子を正常に作動させことができなくなるという欠
点も有していた。
【０００８】
【発明の目的】本発明は上記欠点に鑑み案出されたもの
で、その目的は絶縁基体と蓋体とから成る容器の気密封
止を完全とするとともに該容器への外部リード端子の取
着固定を強固とし、且つ隣接する外部リード端子間の電
気的短絡を皆無として内部に収容する半導体素子を長期
間にわたり正常、且つ安定に作動させることが可能な半
導体装置を提供することにある。
で、その目的は絶縁基体と蓋体とから成る容器の気密封
止を完全とするとともに該容器への外部リード端子の取
着固定を強固とし、且つ隣接する外部リード端子間の電
気的短絡を皆無として内部に収容する半導体素子を長期
間にわたり正常、且つ安定に作動させることが可能な半
導体装置を提供することにある。
【０００９】
【課題を解決するための手段】本発明は、半導体素子
と、前記半導体素子を内部に収容する容器と、前記容器
にガラス部材を介して取着され、容器内部に収容されて
いる半導体素子を外部電気回路に接続する複数個の外部
リード端子とから成る半導体装置であって、前記外部リ
ード端子は表面に半田もしくは錫メッキ層が被着され、
且つガラス部材の露出表面が樹脂被覆材で被覆されてい
ることを特徴とするものである。
と、前記半導体素子を内部に収容する容器と、前記容器
にガラス部材を介して取着され、容器内部に収容されて
いる半導体素子を外部電気回路に接続する複数個の外部
リード端子とから成る半導体装置であって、前記外部リ
ード端子は表面に半田もしくは錫メッキ層が被着され、
且つガラス部材の露出表面が樹脂被覆材で被覆されてい
ることを特徴とするものである。
【００１０】
【実施例】次に本発明を添付図面に基づき詳細に説明す
る。図1 は本発明の半導体装置の一実施例を示し、1 は
電気絶縁材料より成る絶縁基体、2 は同じく電気絶縁材
料より成る蓋体である。この絶縁基体1 と蓋体2 とで半
導体素子3 を収容するための容器4 が構成される。
る。図1 は本発明の半導体装置の一実施例を示し、1 は
電気絶縁材料より成る絶縁基体、2 は同じく電気絶縁材
料より成る蓋体である。この絶縁基体1 と蓋体2 とで半
導体素子3 を収容するための容器4 が構成される。
【００１１】前記絶縁基体1 及び蓋体2 にはそれぞれの
中央部に半導体素子3 を収容する空所を形成するための
凹部が設けてあり、絶縁基体1 の凹部1a底面には半導体
素子3 がガラス、樹脂、ロウ材等の接着材を介し取着固
定される。
中央部に半導体素子3 を収容する空所を形成するための
凹部が設けてあり、絶縁基体1 の凹部1a底面には半導体
素子3 がガラス、樹脂、ロウ材等の接着材を介し取着固
定される。
【００１２】前記絶縁基体1 及び蓋体2 は酸化アルミニ
ウム質焼結体、ムライト質焼結体、窒化アルミニウム質
焼結体、炭化珪素質焼結体、ガラスセラミックス焼結体
等の電気絶縁材料から成り、例えば酸化アルミニウム質
焼結体から成る場合には、酸化アルミニウム(Al 2 O
3 ) 、シリカ(SiO2 ) 、カルシア(CaO) 、マグネシア
(MgO) 等に適当な有機溶剤、溶媒を添加混合して原料粉
末を調整し、次に前記原料粉末を所定形状の金型内に充
填するとともにこれを一定の圧力で押圧して成形品を
得、しかる後、前記成形品を約1600℃の温度で焼成する
ことによって製作される。
ウム質焼結体、ムライト質焼結体、窒化アルミニウム質
焼結体、炭化珪素質焼結体、ガラスセラミックス焼結体
等の電気絶縁材料から成り、例えば酸化アルミニウム質
焼結体から成る場合には、酸化アルミニウム(Al 2 O
3 ) 、シリカ(SiO2 ) 、カルシア(CaO) 、マグネシア
(MgO) 等に適当な有機溶剤、溶媒を添加混合して原料粉
末を調整し、次に前記原料粉末を所定形状の金型内に充
填するとともにこれを一定の圧力で押圧して成形品を
得、しかる後、前記成形品を約1600℃の温度で焼成する
ことによって製作される。
【００１３】また前記絶縁基体1 及び蓋体2 はその相対
向する各々の主面にガラス部材5 、6 が予め厚さ.03mm
程度に被着形成されており、該絶縁基体1 及び蓋体2 の
各々の主面に被着されているガラス部材5 、6 を加熱溶
融させ、一体化させることによって絶縁基体1 と蓋体2
とから成る容器4 内部に半導体素子3 が気密に収容され
ている。
向する各々の主面にガラス部材5 、6 が予め厚さ.03mm
程度に被着形成されており、該絶縁基体1 及び蓋体2 の
各々の主面に被着されているガラス部材5 、6 を加熱溶
融させ、一体化させることによって絶縁基体1 と蓋体2
とから成る容器4 内部に半導体素子3 が気密に収容され
ている。
【００１４】前記絶縁基体1 及び蓋体2 の相対向する主
面に被着されるガラス部材5 、6 は例えば、酸化鉛20.0
乃至50.0重量％、酸化亜鉛3.0 乃至13.0重量％、酸化珪
素3.0 乃至13.0重量％、酸化ホウ素3.0 乃至13.0重量％
を含むガラス成分にフィラーとしてのウイレマイト系化
合物を30.0乃至50.0重量％、チタン酸鉛系化合物を10.0
乃至30.0重量％添加したガラスから成り、該ガラス粉末
に適当な有機溶剤、溶媒を添加混合して得たガラスペー
ストを従来周知のスクリーン印刷法等の厚膜手法を採用
することにより絶縁基体1 及び蓋体2 の相対向する各々
の主面に厚さ0.3mm 程度に被着される。
面に被着されるガラス部材5 、6 は例えば、酸化鉛20.0
乃至50.0重量％、酸化亜鉛3.0 乃至13.0重量％、酸化珪
素3.0 乃至13.0重量％、酸化ホウ素3.0 乃至13.0重量％
を含むガラス成分にフィラーとしてのウイレマイト系化
合物を30.0乃至50.0重量％、チタン酸鉛系化合物を10.0
乃至30.0重量％添加したガラスから成り、該ガラス粉末
に適当な有機溶剤、溶媒を添加混合して得たガラスペー
ストを従来周知のスクリーン印刷法等の厚膜手法を採用
することにより絶縁基体1 及び蓋体2 の相対向する各々
の主面に厚さ0.3mm 程度に被着される。
【００１５】前記絶縁基体1 及び蓋体2 を接合するガラ
ス部材5 、6 はまたその露出表面が樹脂被覆層9 によっ
て被覆されており、該樹脂被覆層9 は後述する外部リー
ド端子7 の表面に半田もしくは錫メッキ層10をメッキ法
により被着させる際、メッキ液がガラス部材5 、6 に接
触して浸食するのを有効に防止するとともにメッキ液と
ガラス部材5 、6 との反応による導電性の塩の形成を有
効に防止する作用を為す。
ス部材5 、6 はまたその露出表面が樹脂被覆層9 によっ
て被覆されており、該樹脂被覆層9 は後述する外部リー
ド端子7 の表面に半田もしくは錫メッキ層10をメッキ法
により被着させる際、メッキ液がガラス部材5 、6 に接
触して浸食するのを有効に防止するとともにメッキ液と
ガラス部材5 、6 との反応による導電性の塩の形成を有
効に防止する作用を為す。
【００１６】前記樹脂被覆層9 は例えば、エポキシ樹脂
等から成り、液状のエポキシ樹脂をガラス部材5 、6 の
露出表面に所定厚み（0.5 乃至2.0mm)に塗布し、しかる
後、これを約150 ℃の温度で熱硬化させることによって
ガラス部材5 、6 の表面に被覆される。
等から成り、液状のエポキシ樹脂をガラス部材5 、6 の
露出表面に所定厚み（0.5 乃至2.0mm)に塗布し、しかる
後、これを約150 ℃の温度で熱硬化させることによって
ガラス部材5 、6 の表面に被覆される。
【００１７】更に前記絶縁基体1 と蓋体2 との間には導
電性材料、例えばコバール金属( 鉄ーニッケルーコバル
ト合金) や42アロイ( 鉄ーニッケル合金) 等の金属材料
から成る外部リード端子7 が配されおり、該外部リード
端子7 は半導体素子3 の各電極がボンディングワイヤ8
を介して電気的に接続され、外部リード端子7 を外部電
気回路基板の配線導体に半田を介し接続することによっ
て半導体素子3 は外部電気回路と接続されることとな
る。
電性材料、例えばコバール金属( 鉄ーニッケルーコバル
ト合金) や42アロイ( 鉄ーニッケル合金) 等の金属材料
から成る外部リード端子7 が配されおり、該外部リード
端子7 は半導体素子3 の各電極がボンディングワイヤ8
を介して電気的に接続され、外部リード端子7 を外部電
気回路基板の配線導体に半田を介し接続することによっ
て半導体素子3 は外部電気回路と接続されることとな
る。
【００１８】前記外部リード端子7 は絶縁基体1 と蓋体
2 とから成る容器4 をガラス部材5、6 を溶融一体化さ
せて気密封止する際に同時に絶縁基体1 と蓋体2 との間
に取着固定される。
2 とから成る容器4 をガラス部材5、6 を溶融一体化さ
せて気密封止する際に同時に絶縁基体1 と蓋体2 との間
に取着固定される。
【００１９】また前記外部リード端子7 は、該外部リー
ド端子7 を外部電気回路基板の配線導体に容易に接続さ
せるために表面に予め半田もしくは錫メッキ層10が所定
厚み(2.0乃至30.0μm)に被着されており、該半田もしく
は錫メッキ層10は従来周知の電解メッキ法や無電解メッ
キ法、具体的には容器4 に外部リード端子7 を取着固定
したものを半田もしくは錫メッキ浴中に浸漬するととも
に外部リード端子7 に電界を印加し、外部リード端子７
表面に半田もしくは錫を析出させることによって外部リ
ード端子7 の表面に所定厚みに被着される。この場合、
絶縁基体1 と蓋体2 とを接合させ、且つ容器4 に外部リ
ード端子7 を固定するガラス部材5 、6はその露出表面
に樹脂被覆層9 が被着され、被覆されているためガラス
部材5 、6 に半田もしくは錫メッキ浴のメッキ液が接触
することは一切なく、その結果、ガラス部材5 、6 がメ
ッキ液に浸食されて絶縁基体1 と蓋体2 との接合及び容
器4 と外部リード端子7 との取着固定が弱まることはな
い。従って、絶縁基体1 と蓋体2 とは強固に接合し、内
部に収容する半導体素子3 の気密封止を完全として半導
体素子3 を長期間にわたり正常、且つ安定に作動させる
ことができるとともに外部リード端子7 を容器4 に強固
に取着固定し、内部に収容する半導体素子３を外部電気
回路に確実に電気的接続することも可能となる。また同
時にガラス部材５ 、6 の露出表面は樹脂被覆層9 で被
覆されているためガラス部材5 、6 に半田もしくは錫メ
ッキ浴のメッキ液が接触することは一切なく、ガラス部
材5 、6とメッキ液の酸とが反応して導電性の塩を形成
することもなく、その結果、各外部リード端子7 はその
各々の電気的独立が維持され、半導体素子3 を長期間に
わたり正常に作動させることもできる。
ド端子7 を外部電気回路基板の配線導体に容易に接続さ
せるために表面に予め半田もしくは錫メッキ層10が所定
厚み(2.0乃至30.0μm)に被着されており、該半田もしく
は錫メッキ層10は従来周知の電解メッキ法や無電解メッ
キ法、具体的には容器4 に外部リード端子7 を取着固定
したものを半田もしくは錫メッキ浴中に浸漬するととも
に外部リード端子7 に電界を印加し、外部リード端子７
表面に半田もしくは錫を析出させることによって外部リ
ード端子7 の表面に所定厚みに被着される。この場合、
絶縁基体1 と蓋体2 とを接合させ、且つ容器4 に外部リ
ード端子7 を固定するガラス部材5 、6はその露出表面
に樹脂被覆層9 が被着され、被覆されているためガラス
部材5 、6 に半田もしくは錫メッキ浴のメッキ液が接触
することは一切なく、その結果、ガラス部材5 、6 がメ
ッキ液に浸食されて絶縁基体1 と蓋体2 との接合及び容
器4 と外部リード端子7 との取着固定が弱まることはな
い。従って、絶縁基体1 と蓋体2 とは強固に接合し、内
部に収容する半導体素子3 の気密封止を完全として半導
体素子3 を長期間にわたり正常、且つ安定に作動させる
ことができるとともに外部リード端子7 を容器4 に強固
に取着固定し、内部に収容する半導体素子３を外部電気
回路に確実に電気的接続することも可能となる。また同
時にガラス部材５ 、6 の露出表面は樹脂被覆層9 で被
覆されているためガラス部材5 、6 に半田もしくは錫メ
ッキ浴のメッキ液が接触することは一切なく、ガラス部
材5 、6とメッキ液の酸とが反応して導電性の塩を形成
することもなく、その結果、各外部リード端子7 はその
各々の電気的独立が維持され、半導体素子3 を長期間に
わたり正常に作動させることもできる。
【００２０】尚、前記外部リード端子7 はコバール金属
等のインゴット( 塊) を従来周知の圧延加工法及び打ち
抜き加工法等を採用し、所定の板状に形成することによ
って製作される。
等のインゴット( 塊) を従来周知の圧延加工法及び打ち
抜き加工法等を採用し、所定の板状に形成することによ
って製作される。
【００２１】かくして本発明の半導体装置によれば、外
部リード端子７を半田を介して外部電気回路基板の配線
導体に接合させ、内部の半導体素子3 を外部電気回路に
電気的に接続することによってコンピュータ等の情報処
理装置に搭載されることとなる。
部リード端子７を半田を介して外部電気回路基板の配線
導体に接合させ、内部の半導体素子3 を外部電気回路に
電気的に接続することによってコンピュータ等の情報処
理装置に搭載されることとなる。
【００２２】尚、本発明は上述の実施例に限定されるも
のではなく、本発明の要旨を逸脱しない範囲であれば種
々の変更は可能である。
のではなく、本発明の要旨を逸脱しない範囲であれば種
々の変更は可能である。
【００２３】
【発明の効果】本発明の半導体装置によれば絶縁基体と
蓋体と外部リード端子とを接合固定するガラス部材の露
出表面を樹脂被覆層で被覆したことから外部リード端子
の表面に半田もしくは錫メッキ層を被着させる際、ガラ
ス部材にメッキ液が接触してガラス部材を浸食するのを
皆無となし、その結果、絶縁基体と蓋体とは強固に接合
し、内部に収容する半導体素子の気密封止を完全として
半導体素子を長期間にわたり正常、且つ安定に作動させ
ることができるとともに外部リード端子を容器に強固に
取着固定し、内部に収容する半導体素子を外部電気回路
に確実に電気的接続することも可能となる。
蓋体と外部リード端子とを接合固定するガラス部材の露
出表面を樹脂被覆層で被覆したことから外部リード端子
の表面に半田もしくは錫メッキ層を被着させる際、ガラ
ス部材にメッキ液が接触してガラス部材を浸食するのを
皆無となし、その結果、絶縁基体と蓋体とは強固に接合
し、内部に収容する半導体素子の気密封止を完全として
半導体素子を長期間にわたり正常、且つ安定に作動させ
ることができるとともに外部リード端子を容器に強固に
取着固定し、内部に収容する半導体素子を外部電気回路
に確実に電気的接続することも可能となる。
【００２４】また同時にガラス部材にメッキ液が接触す
るのは皆無であることからガラス部材とメッキ液の酸と
が反応して導電性の塩を形成することは一切なく、その
結果、各外部リード端子の電気的独立を維持し、半導体
素子を安定に作動させることもできる。
るのは皆無であることからガラス部材とメッキ液の酸と
が反応して導電性の塩を形成することは一切なく、その
結果、各外部リード端子の電気的独立を維持し、半導体
素子を安定に作動させることもできる。
【図面の簡単な説明】
【図１】本発明の半導体装置の一実施例を示す断面図で
ある。
ある。
【図２】従来の半導体装置の断面図である。
１・・・・・絶縁基体 ２・・・・・蓋体 ３・・・・・半導体素子 ４・・・・・容器 ５、６・・・ガラス部材 ７・・・・・外部リード端子 ９・・・・・樹脂被覆層 10・・・・・半田もしくは錫メッキ層
Claims (1)
- 【請求項１】半導体素子と、前記半導体素子を内部に収
容する容器と、前記容器にガラス部材を介して取着さ
れ、容器内部に収容されている半導体素子を外部電気回
路に接続する複数個の外部リード端子とから成る半導体
装置であって、前記外部リード端子は表面に半田もしく
は錫メッキ層が被着され、且つガラス部材の露出表面が
樹脂被覆材で被覆されていることを特徴とする半導体装
置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4284434A JP2735753B2 (ja) | 1992-10-22 | 1992-10-22 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4284434A JP2735753B2 (ja) | 1992-10-22 | 1992-10-22 | 半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH06132440A true JPH06132440A (ja) | 1994-05-13 |
| JP2735753B2 JP2735753B2 (ja) | 1998-04-02 |
Family
ID=17678505
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4284434A Expired - Fee Related JP2735753B2 (ja) | 1992-10-22 | 1992-10-22 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2735753B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6521989B2 (en) * | 1998-10-08 | 2003-02-18 | Honeywell Inc. | Methods and apparatus for hermetically sealing electronic packages |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61147555A (ja) * | 1984-12-21 | 1986-07-05 | Toshiba Corp | 半導体装置 |
| JPH03173462A (ja) * | 1989-12-01 | 1991-07-26 | Fujitsu Ltd | 半導体装置の製造方法 |
-
1992
- 1992-10-22 JP JP4284434A patent/JP2735753B2/ja not_active Expired - Fee Related
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61147555A (ja) * | 1984-12-21 | 1986-07-05 | Toshiba Corp | 半導体装置 |
| JPH03173462A (ja) * | 1989-12-01 | 1991-07-26 | Fujitsu Ltd | 半導体装置の製造方法 |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6521989B2 (en) * | 1998-10-08 | 2003-02-18 | Honeywell Inc. | Methods and apparatus for hermetically sealing electronic packages |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2735753B2 (ja) | 1998-04-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2000340687A (ja) | 半導体素子収納用パッケージ | |
| JP2735753B2 (ja) | 半導体装置の製造方法 | |
| JP3046148B2 (ja) | 電子部品収納用パッケージ | |
| JP2740604B2 (ja) | 半導体装置 | |
| JPH06224318A (ja) | 半導体装置 | |
| JP2746802B2 (ja) | 半導体装置 | |
| JP2813072B2 (ja) | 半導体素子収納用パッケージ | |
| JP3426741B2 (ja) | 半導体素子収納用パッケージ | |
| JP3176267B2 (ja) | 半導体素子収納用パッケージ | |
| JPH08222653A (ja) | 半導体装置 | |
| JPH08115993A (ja) | 半導体装置 | |
| JP4051162B2 (ja) | 電子部品収納用容器の製造方法 | |
| JP3323010B2 (ja) | 半導体素子収納用パッケージ | |
| JPH05326738A (ja) | 半導体素子収納用パッケージ | |
| JP3406710B2 (ja) | 半導体素子収納用パッケージ | |
| JP3464143B2 (ja) | 電子部品収納用パッケージ | |
| JP2728584B2 (ja) | 半導体装置の製造方法 | |
| JP2517203Y2 (ja) | 半導体素子収納用パッケージ | |
| JP2813074B2 (ja) | 半導体素子収納用パッケージ | |
| JP2728593B2 (ja) | 半導体素子収納用パッケージ | |
| JP3138186B2 (ja) | 半導体装置 | |
| JPH11238820A (ja) | 電子部品収納用パッケージ | |
| JPH0629330A (ja) | 半導体装置 | |
| JPH11238819A (ja) | 電子部品収納用パッケージ | |
| JPH11238818A (ja) | 電子部品収納用パッケージ |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |