JPH0629330A - 半導体装置 - Google Patents

半導体装置

Info

Publication number
JPH0629330A
JPH0629330A JP18248492A JP18248492A JPH0629330A JP H0629330 A JPH0629330 A JP H0629330A JP 18248492 A JP18248492 A JP 18248492A JP 18248492 A JP18248492 A JP 18248492A JP H0629330 A JPH0629330 A JP H0629330A
Authority
JP
Japan
Prior art keywords
glass
semiconductor element
thermal expansion
weight
insulating substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP18248492A
Other languages
English (en)
Inventor
Yoshiaki Ito
吉明 伊藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kyocera Corp
Original Assignee
Kyocera Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kyocera Corp filed Critical Kyocera Corp
Priority to JP18248492A priority Critical patent/JPH0629330A/ja
Publication of JPH0629330A publication Critical patent/JPH0629330A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/3201Structure
    • H01L2224/32012Structure relative to the bonding area, e.g. bond pad
    • H01L2224/32013Structure relative to the bonding area, e.g. bond pad the layer connector being larger than the bonding area, e.g. bond pad
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732Location after the connecting process
    • H01L2224/73251Location after the connecting process on different surfaces
    • H01L2224/73265Layer and wire connectors

Landscapes

  • Die Bonding (AREA)

Abstract

(57)【要約】 【目的】絶縁基体と蓋体から成る容器に半導体素子を強
固に接着固定し、半導体素子を長時間にわたり正常、且
つ安定に作動させることが可能な半導体装置を提供する
ことにある。 【構成】半導体素子3が搭載される搭載部1aを有する
絶縁基体1と蓋体2とから成り、内部に半導体素子3
を、該半導体素子3の下面をガラス接着剤4により絶縁
基体1に接着することによって固定して成る半導体装置
であって、前記ガラス接着剤4はその内部で絶縁基体1
側に熱膨張係数を5.5〜6.0×10-6/℃とした第
1領域4aが、半導体素子3側に熱膨張係数を3.8〜
5.0×10-6/℃とした第2領域4bが存在してい
る。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は半導体素子収納用パッケ
ージ内部に半導体素子を収納して成る半導体装置に関す
るものである。
【0002】
【従来の技術】従来、コンピューター等の情報処理装置
には半導体素子を半導体素子収納用パッケージ内に気密
に収容した半導体装置が使用されている。
【0003】かかる情報処理装置に使用される半導体装
置は図3に示すように通常アルミナセラミックス等の電
気絶縁材料から成り、中央部に半導体素子23を載置収
容するための凹部21aを有し、上面に封止用のガラス
層24が被着された絶縁基体21と、同じく電気絶縁材
料から成り、中央部に半導体素子を収容する空所を形成
するための凹部を有し、下面に封止用のガラス層25が
被着された蓋体22と、内部に収容する半導体素子23
を外部の電気回路に電気的に接続するための外部リード
端子26とにより構成されており、絶縁基体21の上面
には外部リード端子26を載置させるとともに予め被着
させておいた封止用ガラス層24を溶融させることによ
って外部リード端子26を絶縁基体1上に仮止めし、次
に前記絶縁基体21の凹部21a底面に半導体素子23
をガラス、樹脂等から成る接着剤を介して接着固定する
とともに該半導体素子23の各電極をボンディングワイ
ヤー27を介して外部リード端子26に接続し、しかる
後、絶縁基体21と蓋体22とをその相対向する主面に
被着させておいた各々の封止用のガラス層24、25を
約400℃の温度で溶融一体化させ、絶縁基体21と蓋
体22とから成る容器を気密に封止することによって最
終製品としての半導体装置となる。
【0004】
【発明が解決しようとする課題】しかしながら、近時、
半導体素子の大型化、高密度化、高集積化が急激に進
み、該半導体素子を上記半導体素子収納用パッケージに
収容して半導体装置となした場合、以下に述べる欠点を
有したものとなる。
【0005】即ち、半導体素子を構成するシリコンとパ
ッケージを構成するアルミナセラミックスの熱膨張係数
がそれぞれ3.0〜3.5×10-6/℃、6.5〜7.
5×10-6/℃であり、大きく相違することから両者間
に半導体素子を作動させた際等に発生する熱が印加され
ると、両者間に大きな熱応力が発生し、該応力によって
半導体素子が破損したり、絶縁基体より剥離して半導体
装置としての機能を喪失させてしまうという欠点を有し
ている。
【0006】
【発明の目的】本発明は、上記欠点に鑑み案出されたも
ので、その目的は絶縁基体と蓋体とから成る容器内部に
半導体素子を強固に接着固定し、半導体素子を長時間に
わたり正常、且つ安定に作動させることが可能な半導体
装置を提供することにある。
【0007】
【課題を解決するための手段】本発明は、アルミナセラ
ミックス製絶縁基体と蓋体とから成る容器内部に半導体
素子を、該半導体素子の下面をガラス接着剤により絶縁
基体に接着することによって固定して成る半導体装置で
あって、前記ガラス接着剤はその内部で絶縁基体側に熱
膨張係数を5.5〜6.0×10-6/℃とした第1領域
が、半導体素子側に熱膨張係数を3.8〜5.0×10
-6/℃とした第2領域が存在していることを特徴とする
ものである。
【0008】
【実施例】次に本発明を添付の図面に基づき詳細に説明
する。
【0009】図1及び図2は本発明の半導体装置の一実
施例を示し、1は絶縁基体、2は蓋体である。この絶縁
基体1と蓋体2とで半導体素子収納用パッケージの容器
が構成される。
【0010】前記絶縁基体1はアルミナセラミックスか
ら成り、その上面略中央部に半導体素子3を収容するた
めの凹部1aが設けてあり、該凹部1aを有する絶縁基
体1は例えば、アルミナ(Al2 3 )、シリカ(Si
2 )、マグネシア(MgO)、カルシア(CaO)等
に適当な有機溶剤、溶媒を添加混合して調整したセラミ
ック原料粉末を所定形状のプレス型内に充填させるとと
もに一定圧力を印加して成形し、しかる後、前記成形品
を約1500℃の温度で焼成することによって製作され
る。
【0011】また、前記絶縁基体1に設けた凹部1a底
面には半導体素子3がガラス接着剤4を介して接着固定
され、該ガラス接着剤4は図2に示す如く、絶縁基体1
の凹部1a底面側に熱膨張係数を5.5〜6.0×10
-6/℃とした第1領域4aが、半導体素子3側に熱膨張
係数を3.8〜5.0×10-6/℃とした第2領域4b
が存在するようになっている。
【0012】前記ガラス接着剤4は絶縁基体1の凹部1
a底面側に熱膨張係数を5.5〜6.0×10-6/℃と
した第1領域4aが、半導体素子3側に熱膨張係数を
3.8〜5.0×10-6/℃とした第2領域4bが存在
していることから絶縁基体1の凹部1a底面に半導体素
子3をガラス接着剤4を介し接着固定した後、絶縁基体
1及び半導体素子3に熱が印加されたとしても両者間の
熱膨張の差は間に介在するガラス接着剤4によって吸収
され、その結果、半導体素子3を絶縁基体1の凹部1a
底面に極めて強固に接着固定することが可能となる。
【0013】尚、前記ガラス接着剤4は第1領域4aの
熱膨張係数が5.5×10-6/℃未満であるとガラス接
着剤4と絶縁基体1との熱膨張係数の相違に起因してガ
ラス接着剤4を絶縁基体1の凹部1a底面に強固に接着
させることができず、また6.0×10-6/℃を越える
とガラス接着剤4の第1領域4aと第2領域の熱膨張係
数の差が大きくなりガラス接着剤4に熱が印加されると
内部に割れが発生して半導体素子3を絶縁基体1の凹部
1a底面に強固に接着させることができなくなる。従っ
て、前記ガラス接着剤4の第1領域4aはその熱膨張係
数が5.5〜6.0×10-6/℃の範囲に特定される。
【0014】また前記ガラス接着剤4の第2領域4bは
その熱膨張係数が3.8×10-6/℃未満であるとガラ
ス接着剤4の第1領域4aと第2領域の熱膨張係数の差
が大きくなりガラス接着剤4に熱が印加されると内部に
割れが発生して半導体素子3を絶縁基体1の凹部1a底
面に強固に接着させることができず、また5.0×10
-6/℃を越えるとガラス接着剤4と半導体素子3との熱
膨張係数の相違に起因して半導体素子3をガラス接着剤
4に強固に接着させることができなくなる。従って前記
ガラス接着剤4の第2領域4bはその熱膨張係数が3.
8〜5.0×10-6/℃の範囲に特定される。
【0015】更に前記熱膨張係数を5.5〜6.0×1
-6/℃とした第1領域4aと熱膨張係数を3.8〜
5.0×10-6/℃とした第2領域4bとを有するガラ
ス接着剤4は、まず熱膨張係数が5.5〜6.0×10
-6/℃の第1ガラスと熱膨張係数が3.8〜5.0×1
-6/℃の第2ガラスとを準備し、次に前記第1及び第
2ガラスの粉末に有機溶剤、溶媒を添加混合して2種類
のガラスペーストを得るとともにこれを絶縁基体1の凹
部1a底面に従来周知のスクリーン印刷法やポッティン
グ法により順次、所定厚みに被着させ、最後に前記凹部
1a底面に被着させた2種類のガラスペーストを400
℃の温度で加熱し、絶縁基体1の凹部1a底面に2種類
のガラスを層状に焼付けることによって形成される。
【0016】前記ガラス接着剤4を形成する第1ガラス
は例えば酸化鉛(PbO)50.0乃至60.0重量
%、酸化ホウ素(B2 3 )3.0乃至13.0重量
%、酸化珪素(SiO2 )1.0乃至5.0重量%にフ
ィラーとしてのチタン酸鉛系化合物(PbO・Ti
2 )27.0乃至33.0重量%を含有させたガラス
から成り、該第1ガラスの酸化鉛(PbO)はその量が
50.0重量%未満であると第1ガラスの軟化溶融温度
が高くなって低温溶着が困難と成り、また、60.0重
量%を越えると第1ガラスの耐薬品性が劣化して絶縁基
体1と半導体素子3との接合の信頼性が大きく低下する
傾向にある。従って、酸化鉛(PbO)はその量を5
0.0乃至60.0重量%の範囲としておくことが好ま
しい。
【0017】また、酸化ホウ素(B2 3 )はその量が
3.0重量%未満であると第1ガラスの熱膨張係数が大
きくなって絶縁基体1の熱膨張係数と合わなくなり、ま
た、13.0重量%を越えると第1ガラスの耐薬品性が
劣化して絶縁基体1と半導体素子3との接合の信頼性が
大きく低下する傾向にある。従って、酸化ホウ素(B2
3 )の量は3.0乃至13.0重量%の範囲としてお
くことが好ましい。
【0018】また、酸化珪素(SiO2 )はその量は
1.0重量%未満であると第1ガラスの結晶化が進んで
低温溶着が困難となり、また5.0重量%を越えると第
1ガラスの軟化溶融温度が高くなって低温溶着が困難と
なる傾向にある。従って、酸化珪素(SiO2 )の量は
1.0乃至5.0重量%の範囲にしておくことが好まし
い。
【0019】またフィラーとして含有されるチタン酸鉛
系化合物(PbO・TiO2 )はその量が27.0重量
%未満であると第1ガラスの熱膨張係数が大きくなって
絶縁基体1の熱膨張係数と合わなくなり、また、33.
0重量%を越えると第1ガラスを加熱溶融させて絶縁基
体1と半導体素子3とを接合させる際、第1ガラスの流
動性が極めて低下し、低温溶着が困難になる傾向にあ
る。従ってチタン酸鉛系化合物(PbO・TiO2 )の
量は27.0乃至33.0重量%の範囲としておくこと
が好ましい。
【0020】また、前記ガラス接着剤4を形成する第2
ガラスは例えば酸化鉛(PbO)40.0乃至60.0
重量%、酸化ホウ素(B2 3 )3.0乃至13.0重
量%、酸化珪素(SiO2 )1.0乃至5.0重量%、
酸化亜鉛(ZnO)1.0乃至3.0重量%にフィラー
としてのチタン酸鉛系化合物(PbO・TiO2 )3
9.0乃至55.0重量%を含有させたガラスから成
り、該第2ガラスの酸化鉛(PbO)はその量が40.
0重量%未満であると第2ガラスの軟化溶融温度が高く
なって低温溶着が困難と成り、また、60.0重量%を
越えると第2ガラスの耐薬品性が劣化して絶縁基体1と
半導体素子3との接合の信頼性が大きく低下する傾向に
ある。従って、酸化鉛(PbO)の量は40.0乃至6
0.0重量%の範囲としておくことが好ましい。
【0021】また、酸化ホウ素(B2 3 )はその量が
3.0重量%未満であると第2ガラスの熱膨張係数が大
きくなって半導体素子3の熱膨張係数と合わなくなり、
また、13.0重量%を越えると第2ガラスの耐薬品性
が劣化して絶縁基体1と半導体素子3との接合の信頼性
が大きく低下する傾向にある。従って、酸化ホウ素(B
2 3 )の量は3.0乃至13.0重量%の範囲として
おくことが好ましい。
【0022】また、酸化珪素(SiO2 )はその量は
1.0重量%未満であると第2ガラスの結晶化が進んで
低温溶着が困難となり、また5.0重量%を越えると第
2ガラスの軟化溶融温度が高くなって低温溶着が困難と
なる傾向にある。従って、酸化珪素(SiO2 )の量は
1.0乃至5.0重量%の範囲にしておくことが好まし
い。
【0023】また、酸化亜鉛(ZnO)はその量が1.
0重量%未満であると第2ガラスの軟化溶融温度が高く
なって低温溶着が困難となり、また、3.0重量%を越
えると第2ガラスの結晶化が進んで低温溶着が困難とな
る傾向にある。従って、酸化亜鉛(ZnO)の量は1.
0乃至3.0重量%の範囲としておくことが好ましい。
【0024】またフィラーとして含有されるチタン酸鉛
系化合物(PbO・TiO2 )はその量が39.0重量
%未満であると第2ガラスの熱膨張係数が大きくなって
半導体素子3の熱膨張係数と合わなくなり、また、5
5.0重量%を越えると第2ガラスを加熱溶融させて絶
縁基体1と半導体素子3とを接合させる際、第2ガラス
の流動性が極めて低下し、低温溶着が困難になる傾向に
ある。従ってチタン酸鉛系化合物(PbO・TiO2
の量は39.0乃至55.0重量%の範囲としておくこ
とが好ましい。
【0025】一方、前記絶縁基体1の上面には更にコバ
ール金属(Fe−Ni−Co合金)や42アロイ(Fe
−Ni合金)等の金属から成る外部リード端子5の一端
が封止用のガラス層6を介して仮止めされており、該外
部リード端子5はコバール金属等のインゴット(塊)を
従来周知の圧延加工法及び打ち抜き加工法を採用し、所
定の板状に形成することによって製作される。
【0026】前記外部リード端子5は内部に収容する半
導体素子3を外部電気回路に接続する作用を為し、その
一端には半導体素子3の各電極がボンディングワイヤー
7を介して接続され、外部リード端子5を外部電気回路
に接続することによって半導体素子3は外部電気回路に
電気的に接続されることとなる。
【0027】尚、前記外部リード端子5はその表面にニ
ッケル、金等から成る良導電性で、且つ耐食性に優れる
金属をメッキ法により1.0乃至20.0μm の厚みに
層着させておくと、外部リード端子5の酸化腐食を有効
に防止するとともに外部リード端子5とボンディングワ
イヤー7及び外部電気回路との電気的接続を良好になす
ことができる。従って、外部リード端子5はその表面に
ニッケル、金等をメッキ法により1.0乃至20.0μ
m の厚みに層着させておくことが好ましい。
【0028】また、前記外部リード端子5が仮止めされ
た絶縁基体1の上面に蓋体2が該蓋体2の下面に被着さ
せた封止用のガラス層8と絶縁基体1の上面に被着させ
た封止用のガラス層6とを溶融一体化させることによっ
て接合され、これによって絶縁基体1と蓋体2とから成
る容器内部に半導体素子3が気密に封止される。
【0029】前記蓋体2はアルミナセラミックスから成
り、絶縁基体1と同様の方法、即ち、アルミナ(Al2
3 )、シリカ(SiO2 )、マグネシア(MgO)、
カルシア(CaO)等に適当な有機溶剤、溶媒を添加混
合して調整したセラミック原料粉末を所定形状のプレス
型内に充填させるとともに一定圧力を印加して成形し、
しかる後、前記成形品を約1500℃の温度で焼成する
ことによって製作される。
【0030】また、前記絶縁基体1の上面に被着させた
封止用のガラス層6及び蓋体2の下面に被着させた封止
用のガラス層8はそれぞれ酸化鉛50.0乃至60.0
重量%、酸化ホウ素3.0乃至13.0重量%、酸化珪
素1.0乃至5.0重量%、酸化ビスマス3.0乃至
8.0重量%、にフィラーとしてのコージーライトを1
0.0乃至20.0重量%、チタン酸錫系化合物を1
0.0乃至20.0重量%含有させたガラスから成り、
両者を加熱溶融させ一体化させることによって絶縁基体
1と蓋体2とから成る容器内部に半導体素子3を気密に
封止する。
【0031】尚、前記組成から成るガラスで封止用のガ
ラス層6、8を構成した場合、そのガラスの軟化溶融温
度が400℃と従来の封止用ガラスより低いため該封止
用のガラス層6、8を溶融一体化させて絶縁基体1と蓋
体2とから成る容器内部に半導体素子3を気密に封止す
る際、半導体素子3に封止用ガラス層6、8を溶融させ
るための熱が印加されたとしても、半導体素子3に熱破
壊や特性の熱変化が生じるのが少なくなり、内部に収容
する半導体素子3を正常、且つ安定に作動させることが
可能となる。
【0032】また上述の組成から成るガラスで封止用の
ガラス層6、8を構成した場合、そのガラスの熱膨張係
数が7.1×10-6/℃であり、絶縁基体1及び蓋体2
を構成するアルミナセラミックスの熱膨張係数(6.5
〜7.5×10-6/℃)と近似することから、絶縁基体
1と蓋体2とを封止用のガラス層6、8を溶融一体化さ
せ、絶縁基体1と蓋体2とから成る容器内部に半導体素
子3を気密に封止する際、絶縁基体1及び蓋体2と封止
用のガラス層6、8との接合を極めて強固として容器内
部に半導体素子3を完全に気密封止することが可能とな
る。
【0033】かくして本発明の半導体装置は半導体素子
収納用パッケージの絶縁基体1に設けた凹部1a底面に
ガラス接着剤4を介して半導体素子3を接着固定すると
ともに該半導体素子3の各電極をボンディングワイヤー
7により外部リード端子5に接続させ、次に絶縁基体1
と蓋体2とをその各々の相対向する主面に被着させてお
いた封止用ガラス層6、8を溶融一体化させ、絶縁基体
1と蓋体2とから成る容器内部に半導体素子3を気密に
封止することによって完成する。
【0034】尚、本発明は上述の実施例に限定されるも
のではなく、本発明の要旨を逸脱しない範囲であれば種
々の変更は可能である。
【0035】
【発明の効果】本発明の半導体装置はアルミナセラミッ
クス製絶縁基体に半導体素子を接着固定するガラス接着
剤中に熱膨張係数が5.5〜6.0×10-6/℃の第1
領域と熱膨張係数が3.8〜5.0×10-6/℃の第2
領域とを、前記第1領域が絶縁基体側に、第2領域が半
導体素子側となるようにして存在させたことから絶縁基
体凹部底面に半導体素子をガラス接着剤を介し接着固定
した後、絶縁基体及び半導体素子に熱が印加されたとし
ても両者間の熱膨張の差は間に介在するガラス接着剤に
よって吸収され、その結果、半導体素子を絶縁基体の凹
部底面に半導体素子に破損を発生させることなく極めて
強固に接着固定することが可能となる。
【図面の簡単な説明】
【図1】本発明の半導体装置の一実施例を示す断面図で
ある。
【図2】図1に示す半導体装置の丸部拡大断面図であ
る。
【図3】従来の半導体装置の断面図である。
【符号の説明】
1・・・絶縁基体 2・・・蓋体 3・・・半導体素子 4・・・ガラス接着剤 4a・・熱膨張係数が5.5〜6.0×10-6/℃の第
1領域 4b・・熱膨張係数が3.8〜5.0×10-6/℃の第
2領域 5・・・外部リード端子

Claims (1)

    【特許請求の範囲】
  1. 【請求項1】アルミナセラミックス製絶縁基体と蓋体と
    から成る容器内部に半導体素子を、該半導体素子の下面
    をガラス接着剤により絶縁基体に接着することによって
    固定して成る半導体装置であって、前記ガラス接着剤は
    その内部で絶縁基体側に熱膨張係数を5.5〜6.0×
    10-6/℃とした第1領域が、半導体素子側に熱膨張係
    数を3.8〜5.0×10-6/℃とした第2領域が存在
    していることを特徴とする半導体装置
JP18248492A 1992-07-09 1992-07-09 半導体装置 Pending JPH0629330A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP18248492A JPH0629330A (ja) 1992-07-09 1992-07-09 半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP18248492A JPH0629330A (ja) 1992-07-09 1992-07-09 半導体装置

Publications (1)

Publication Number Publication Date
JPH0629330A true JPH0629330A (ja) 1994-02-04

Family

ID=16119087

Family Applications (1)

Application Number Title Priority Date Filing Date
JP18248492A Pending JPH0629330A (ja) 1992-07-09 1992-07-09 半導体装置

Country Status (1)

Country Link
JP (1) JPH0629330A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0380822U (ja) * 1989-12-11 1991-08-19
JP2018197187A (ja) * 2018-07-12 2018-12-13 日本電気硝子株式会社 タブレット状封着材及びその製造方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0380822U (ja) * 1989-12-11 1991-08-19
JP2018197187A (ja) * 2018-07-12 2018-12-13 日本電気硝子株式会社 タブレット状封着材及びその製造方法

Similar Documents

Publication Publication Date Title
JPH0629330A (ja) 半導体装置
JP2750237B2 (ja) 電子部品収納用パッケージ
JP3318449B2 (ja) 半導体素子収納用パッケージ
JP2931481B2 (ja) 半導体素子収納用パッケージ
JP2552554Y2 (ja) 半導体素子収納用パッケージ
JP2842716B2 (ja) 半導体素子収納用パッケージ
JP3292609B2 (ja) 半導体素子収納用パッケージ
JP2545400Y2 (ja) 半導体素子収納用パッケージ
JP4514355B2 (ja) 電子部品収納用容器
JP2545401Y2 (ja) 半導体素子収納用パッケージ
JP2545402Y2 (ja) 半導体素子収納用パッケージ
JP2555178Y2 (ja) 半導体素子収納用パッケージ
JPH0645470A (ja) 半導体素子収納用パッケージ
JP2740604B2 (ja) 半導体装置
JPH05326738A (ja) 半導体素子収納用パッケージ
JP2518721Y2 (ja) 半導体素子収納用パッケージ
JPH0645374A (ja) 半導体素子収納用パッケージ
JP2997367B2 (ja) 半導体素子収納用パッケージ
JP2552419Y2 (ja) 半導体素子収納用パッケージ
JPH05121581A (ja) 半導体素子収納用パツケージ
JP2548964Y2 (ja) 半導体素子収納用パッケージ
JP2740606B2 (ja) 半導体素子収納用パッケージ
JPH0637196A (ja) 半導体素子収納用パッケージ
JPH0613483A (ja) 半導体素子収納用パッケージ
JPH06163733A (ja) 半導体素子収納用パッケージの製造方法