JPH0645374A - 半導体素子収納用パッケージ - Google Patents
半導体素子収納用パッケージInfo
- Publication number
- JPH0645374A JPH0645374A JP19361992A JP19361992A JPH0645374A JP H0645374 A JPH0645374 A JP H0645374A JP 19361992 A JP19361992 A JP 19361992A JP 19361992 A JP19361992 A JP 19361992A JP H0645374 A JPH0645374 A JP H0645374A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor element
- glass layer
- insulating substrate
- package
- thermal expansion
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
Landscapes
- Die Bonding (AREA)
Abstract
(57)【要約】
【目的】絶縁基体と該絶縁基体に接着固定される半導体
素子との間に大きな熱応力が発生するのを有効に防止
し、半導体素子の絶縁基体への接着を強固として、且つ
長期間にわたり正常、且つ安定に作動させることができ
る半導体素子収納用パッケージを提供することにある。 【構成】半導体素子３が搭載される搭載部１ａを有する
絶縁基体１と蓋体２とから成り、内部に半導体素子３を
収容するための空所を有する半導体素子収納用パッケー
ジであって、前記絶縁基体１の半導体素子搭載部１ａに
熱膨張係数が5.5〜6.0 ×10-6/ ℃の第１ガラス層５と
3.8 〜5.0 ×10-6/ ℃の第２ガラス層６とが順次被着さ
れている。
素子との間に大きな熱応力が発生するのを有効に防止
し、半導体素子の絶縁基体への接着を強固として、且つ
長期間にわたり正常、且つ安定に作動させることができ
る半導体素子収納用パッケージを提供することにある。 【構成】半導体素子３が搭載される搭載部１ａを有する
絶縁基体１と蓋体２とから成り、内部に半導体素子３を
収容するための空所を有する半導体素子収納用パッケー
ジであって、前記絶縁基体１の半導体素子搭載部１ａに
熱膨張係数が5.5〜6.0 ×10-6/ ℃の第１ガラス層５と
3.8 〜5.0 ×10-6/ ℃の第２ガラス層６とが順次被着さ
れている。
Description
【０００１】
【産業上の利用分野】本発明は半導体素子、特に半導体
集積回路素子を収容するための半導体素子収納用パッケ
ージの改良に関するものである。
集積回路素子を収容するための半導体素子収納用パッケ
ージの改良に関するものである。
【０００２】
【従来の技術】従来、ＬＳＩ（大規模集積回路素子）等
の半導体素子を収容するためのパッケージ、例えばガラ
ス封止型の半導体素子収納用パッケージは図２に示すよ
うに、通常、アルミナセラミックス等の電気絶縁材料か
ら成り、中央部に半導体素子23を搭載収容するための凹
部21a を有し、上面に封止用のガラス層24が被着された
絶縁基体21と、同じく電気絶縁材料から成り、中央部に
半導体素子を収容する空所を形成するための凹部を有
し、下面に封止用のガラス層25が被着された蓋体22と、
内部に収容する半導体素子23を外部の電気回路に電気的
に接続するための外部リード端子26とにより構成されて
おり、絶縁基体21の上面に外部リード端子26を載置させ
るとともに予め被着させておいた封止用のガラス層24を
溶融させることによって外部リード端子26を絶縁基体21
上に仮止めし、次に前記絶縁基体21の凹部21a 底面に接
着剤27を介し半導体素子23を接着固定するとともに該半
導体素子23の各電極をボンディングワイヤ28を介して外
部リード端子26に接続し、しかる後、絶縁基体21と蓋体
22とをその相対向する主面に被着させておいた各々の封
止用のガラス層24、25を約400 ℃の温度で溶融一体化さ
せ、絶縁基体21と蓋体22とから成る容器を気密に封止す
ることによって最終製品としての半導体装置となる。
の半導体素子を収容するためのパッケージ、例えばガラ
ス封止型の半導体素子収納用パッケージは図２に示すよ
うに、通常、アルミナセラミックス等の電気絶縁材料か
ら成り、中央部に半導体素子23を搭載収容するための凹
部21a を有し、上面に封止用のガラス層24が被着された
絶縁基体21と、同じく電気絶縁材料から成り、中央部に
半導体素子を収容する空所を形成するための凹部を有
し、下面に封止用のガラス層25が被着された蓋体22と、
内部に収容する半導体素子23を外部の電気回路に電気的
に接続するための外部リード端子26とにより構成されて
おり、絶縁基体21の上面に外部リード端子26を載置させ
るとともに予め被着させておいた封止用のガラス層24を
溶融させることによって外部リード端子26を絶縁基体21
上に仮止めし、次に前記絶縁基体21の凹部21a 底面に接
着剤27を介し半導体素子23を接着固定するとともに該半
導体素子23の各電極をボンディングワイヤ28を介して外
部リード端子26に接続し、しかる後、絶縁基体21と蓋体
22とをその相対向する主面に被着させておいた各々の封
止用のガラス層24、25を約400 ℃の温度で溶融一体化さ
せ、絶縁基体21と蓋体22とから成る容器を気密に封止す
ることによって最終製品としての半導体装置となる。
【０００３】尚、前記半導体素子収納用パッケージにお
いては、一般に絶縁基体21及び蓋体22がアルミナ等のセ
ラミック原料粉末をプレス成形法により成形するととも
に該成形品を約1500℃の温度で焼成することによって製
作されている。
いては、一般に絶縁基体21及び蓋体22がアルミナ等のセ
ラミック原料粉末をプレス成形法により成形するととも
に該成形品を約1500℃の温度で焼成することによって製
作されている。
【０００４】
【発明が解決しようとする課題】しかしながら、近時、
半導体素子の大型化、高密度化、高集積化が急激に進
み、該半導体素子を上記従来の半導体素子収納用パッケ
ージに収容した場合、以下に述べる欠点を有したものと
なる。
半導体素子の大型化、高密度化、高集積化が急激に進
み、該半導体素子を上記従来の半導体素子収納用パッケ
ージに収容した場合、以下に述べる欠点を有したものと
なる。
【０００５】即ち、半導体素子収納用パッケージの絶縁
基体はアルミナ等のセラミック原料粉末をプレス成形法
により成形するとともに焼成することによって製作され
ており、その全体の熱膨張係数は6.5 〜7.5 ×10-6/ ℃
であるのに対し、内部に収容する半導体素子( 通常、シ
リコンから成る) は3.0 〜3.5 ×10-6/ ℃であり、両者
の熱膨張係数が大きく相違することから絶縁基体に半導
体素子を接着固定した後、絶縁基体と半導体素子に、半
導体素子を作動させた際等に発生する熱が印加される
と、両者間に大きな熱応力が発生し、該熱応力によって
半導体素子が破損したり、絶縁基体より剥離して半導体
装置としての機能が喪失したりするという欠点を有して
いた。
基体はアルミナ等のセラミック原料粉末をプレス成形法
により成形するとともに焼成することによって製作され
ており、その全体の熱膨張係数は6.5 〜7.5 ×10-6/ ℃
であるのに対し、内部に収容する半導体素子( 通常、シ
リコンから成る) は3.0 〜3.5 ×10-6/ ℃であり、両者
の熱膨張係数が大きく相違することから絶縁基体に半導
体素子を接着固定した後、絶縁基体と半導体素子に、半
導体素子を作動させた際等に発生する熱が印加される
と、両者間に大きな熱応力が発生し、該熱応力によって
半導体素子が破損したり、絶縁基体より剥離して半導体
装置としての機能が喪失したりするという欠点を有して
いた。
【０００６】
【発明の目的】本発明は上記欠点に鑑み案出されたもの
で、その目的は絶縁基体と該絶縁基体に接着固定される
半導体素子との間に大きな熱応力が発生するのを有効に
防止し、半導体素子の絶縁基体への接着を強固として、
且つ長期間にわたり正常、且つ安定に作動させることが
できる半導体素子収納用パッケージを提供することにあ
る。
で、その目的は絶縁基体と該絶縁基体に接着固定される
半導体素子との間に大きな熱応力が発生するのを有効に
防止し、半導体素子の絶縁基体への接着を強固として、
且つ長期間にわたり正常、且つ安定に作動させることが
できる半導体素子収納用パッケージを提供することにあ
る。
【０００７】
【課題を解決するための手段】本発明は半導体素子が搭
載される搭載部を有する絶縁基体と蓋体とから成り、内
部に半導体素子を収容するための空所を有する半導体素
子収納用パッケージであって、前記絶縁基体の半導体素
子搭載部に熱膨張係数が5.5 〜6.0 ×10-6/ ℃の第１ガ
ラス層と3.8 〜5.0 ×10-6/ ℃の第２ガラス層とが順次
被着されていることを特徴とするものである。
載される搭載部を有する絶縁基体と蓋体とから成り、内
部に半導体素子を収容するための空所を有する半導体素
子収納用パッケージであって、前記絶縁基体の半導体素
子搭載部に熱膨張係数が5.5 〜6.0 ×10-6/ ℃の第１ガ
ラス層と3.8 〜5.0 ×10-6/ ℃の第２ガラス層とが順次
被着されていることを特徴とするものである。
【０００８】
【作用】本発明の半導体素子収納用パッケージによれ
ば、絶縁基体の半導体素子が搭載される搭載部に熱膨張
係数が5.5 〜6.0 ×10-6/ ℃の第１ガラス層と3.8 ×5.
0×10-6/ ℃の第２ガラス層とを順次被着させたことか
ら絶縁基体の半導体素子搭載部に半導体素子を接着固定
し、絶縁基体と半導体素子の両者に熱が印加されたとし
ても両者間には前記第1 及び第2 のガラス層によって大
きな熱応力が発生することはなく、その結果、半導体素
子を絶縁基体の半導体素子搭載部に強固に接着固定する
のを可能とするとともに半導体素子に破損や剥離等が発
生するのを皆無として半導体素子を長期間にわたり正
常、且つ安定に作動させることが可能となる。
ば、絶縁基体の半導体素子が搭載される搭載部に熱膨張
係数が5.5 〜6.0 ×10-6/ ℃の第１ガラス層と3.8 ×5.
0×10-6/ ℃の第２ガラス層とを順次被着させたことか
ら絶縁基体の半導体素子搭載部に半導体素子を接着固定
し、絶縁基体と半導体素子の両者に熱が印加されたとし
ても両者間には前記第1 及び第2 のガラス層によって大
きな熱応力が発生することはなく、その結果、半導体素
子を絶縁基体の半導体素子搭載部に強固に接着固定する
のを可能とするとともに半導体素子に破損や剥離等が発
生するのを皆無として半導体素子を長期間にわたり正
常、且つ安定に作動させることが可能となる。
【０００９】
【実施例】次に本発明を添付図面に基づき詳細に説明す
る。図１は本発明の半導体素子収納用パッケージの一実
施例を示し、1 は絶縁基体、2 は蓋体である。この絶縁
基体1 と蓋体2 とで半導体素子3 を収容するための容器
を構成する。
る。図１は本発明の半導体素子収納用パッケージの一実
施例を示し、1 は絶縁基体、2 は蓋体である。この絶縁
基体1 と蓋体2 とで半導体素子3 を収容するための容器
を構成する。
【００１０】前記絶縁基体1 はアルミナセラミックスか
ら成り、その上面中央部に半導体素子3 が収容搭載され
る搭載部1aを有しており、該搭載部1aには半導体素子3
がガラス等の接着材4 を介して接着固定される。
ら成り、その上面中央部に半導体素子3 が収容搭載され
る搭載部1aを有しており、該搭載部1aには半導体素子3
がガラス等の接着材4 を介して接着固定される。
【００１１】尚、前記アルミナセラミックスから成る絶
縁基体1 は例えば、アルミナ(Al 2O 3 ) 、シリカ(SiO
2 ) 、カルシア(CaO) 、マグネシア(MgO) 等に適当な有
機溶剤、溶媒を添加混合して調整したセラミック原料粉
末を所定形状のプレス金型内に充填するとともに一定圧
力を印加して成形し、しかる後、前記成形品を約1500℃
の温度で焼成することによって製作される。
縁基体1 は例えば、アルミナ(Al 2O 3 ) 、シリカ(SiO
2 ) 、カルシア(CaO) 、マグネシア(MgO) 等に適当な有
機溶剤、溶媒を添加混合して調整したセラミック原料粉
末を所定形状のプレス金型内に充填するとともに一定圧
力を印加して成形し、しかる後、前記成形品を約1500℃
の温度で焼成することによって製作される。
【００１２】また前記絶縁基体1 は半導体素子搭載部1a
に熱膨張係数が5.5 〜6.0 ×10-6/℃である第１ガラス
層5 と3.8 〜5.0 ×10-6/ ℃である第２ガラス層6 が順
次被着されており、該第1 及び第2 のガラス層5 、6 は
絶縁基体1 と半導体素子3 との間の熱膨張係数の相違を
緩和し、両者間に大きな熱応力が発生するのを有効に防
止する作用を為す。
に熱膨張係数が5.5 〜6.0 ×10-6/℃である第１ガラス
層5 と3.8 〜5.0 ×10-6/ ℃である第２ガラス層6 が順
次被着されており、該第1 及び第2 のガラス層5 、6 は
絶縁基体1 と半導体素子3 との間の熱膨張係数の相違を
緩和し、両者間に大きな熱応力が発生するのを有効に防
止する作用を為す。
【００１３】前記第1 ガラス層5 は例えば、酸化鉛(Pb
O)50.0 乃至70.0重量％、酸化ホウ素(B2 O 3 )3.0乃至1
3.0重量％、酸化珪素(SiO2 )3.0乃至13.0重量％、酸化
亜鉛(ZnO)3.0乃至13.0重量％に、フィラーとしてのジル
コニアンシリケート化合物を16.0乃至24.0重量％含有さ
せたガラスから成り、該ガラス粉末に適当な有機溶剤、
溶媒を添加混合して得たガラスペーストを絶縁基体1 の
半導体素子搭載部1aにスクリーン印刷法やポッティング
法により所定厚みに( 約0.1mm)被着させるとともに約40
0 ℃の温度で焼き付けることによって絶縁基体1 の半導
体素子搭載部1a上に被着される。
O)50.0 乃至70.0重量％、酸化ホウ素(B2 O 3 )3.0乃至1
3.0重量％、酸化珪素(SiO2 )3.0乃至13.0重量％、酸化
亜鉛(ZnO)3.0乃至13.0重量％に、フィラーとしてのジル
コニアンシリケート化合物を16.0乃至24.0重量％含有さ
せたガラスから成り、該ガラス粉末に適当な有機溶剤、
溶媒を添加混合して得たガラスペーストを絶縁基体1 の
半導体素子搭載部1aにスクリーン印刷法やポッティング
法により所定厚みに( 約0.1mm)被着させるとともに約40
0 ℃の温度で焼き付けることによって絶縁基体1 の半導
体素子搭載部1a上に被着される。
【００１４】また前記第1 のガラス層5 はその熱膨張係
数が5.5 〜6.0 ×10-6/ ℃であり、絶縁基体1 を構成す
るアルミナセラミックスの熱膨張係数に近似するため、
絶縁基体1 と第1 ガラス層5 の両者に熱が印加されたと
しても両者間には大きな熱応力が発生することはなく、
第1 ガラス層5 を絶縁基体1 の半導体素子搭載部1a上に
極めて強固に被着させることが可能となる。
数が5.5 〜6.0 ×10-6/ ℃であり、絶縁基体1 を構成す
るアルミナセラミックスの熱膨張係数に近似するため、
絶縁基体1 と第1 ガラス層5 の両者に熱が印加されたと
しても両者間には大きな熱応力が発生することはなく、
第1 ガラス層5 を絶縁基体1 の半導体素子搭載部1a上に
極めて強固に被着させることが可能となる。
【００１５】更に前記第1 のガラス層5 上には第2 のガ
ラス層6 が被着されており、該第２のガラス層６ は例
えば、酸化鉛(PbO)20.0 乃至50.0重量％、酸化ホウ素(B
2 O 3)3.0乃至13.0重量％、酸化珪素(SiO2 )3.0乃至13.
0重量％、酸化亜鉛(ZnO)3.0乃至13.0重量％に、フィラ
ーとしてのウイレマイト系化合物を34.0乃至50.0重量
％、チタン酸鉛系化合物を34.0乃至50.0重量％含有させ
たガラスが使用される。
ラス層6 が被着されており、該第２のガラス層６ は例
えば、酸化鉛(PbO)20.0 乃至50.0重量％、酸化ホウ素(B
2 O 3)3.0乃至13.0重量％、酸化珪素(SiO2 )3.0乃至13.
0重量％、酸化亜鉛(ZnO)3.0乃至13.0重量％に、フィラ
ーとしてのウイレマイト系化合物を34.0乃至50.0重量
％、チタン酸鉛系化合物を34.0乃至50.0重量％含有させ
たガラスが使用される。
【００１６】前記第2 のガラス層6 はその熱膨張係数が
3.8 〜5.0 ×10-6/ ℃であり、第1のガラス層5 の熱膨
張係数に近似することから第1 ガラス層5 と第2 ガラス
層6の両者に熱が印加されたとしても両者間には大きな
熱応力が発生することはなく、第2 ガラス層6 を第1 ガ
ラス層5 上に極めて強固に被着させることができる。
3.8 〜5.0 ×10-6/ ℃であり、第1のガラス層5 の熱膨
張係数に近似することから第1 ガラス層5 と第2 ガラス
層6の両者に熱が印加されたとしても両者間には大きな
熱応力が発生することはなく、第2 ガラス層6 を第1 ガ
ラス層5 上に極めて強固に被着させることができる。
【００１７】また前記第2 のガラス層6 はその熱膨張係
数が半導体素子3 の熱膨張係数にも近似し、これによっ
て第2 のガラス層6 上に半導体素子3 を接着剤4 を介し
て先着固定した後、第2 のガラス層6 と半導体素子3 の
両者に熱が印加されたとしても両者間には大きな熱応力
が発生することはなく、半導体素子3 を第2 のガラス層
6 上に強固に接着固定させておくことが可能となる。
数が半導体素子3 の熱膨張係数にも近似し、これによっ
て第2 のガラス層6 上に半導体素子3 を接着剤4 を介し
て先着固定した後、第2 のガラス層6 と半導体素子3 の
両者に熱が印加されたとしても両者間には大きな熱応力
が発生することはなく、半導体素子3 を第2 のガラス層
6 上に強固に接着固定させておくことが可能となる。
【００１８】尚、前記第2 のガラス層6 は第1 のガラス
層5 と同様、ガラス粉末に適当な有機溶剤、溶媒を添加
混合して得たガラスペーストを第1 のガラス層5 上にス
クリーン印刷法やポッティング法により所定厚みに( 約
0.1mm)被着させるとともに約400 ℃の温度で焼き付ける
ことによって第1 のガラス層5 上に被着される。
層5 と同様、ガラス粉末に適当な有機溶剤、溶媒を添加
混合して得たガラスペーストを第1 のガラス層5 上にス
クリーン印刷法やポッティング法により所定厚みに( 約
0.1mm)被着させるとともに約400 ℃の温度で焼き付ける
ことによって第1 のガラス層5 上に被着される。
【００１９】また前記絶縁基体1 の上面にはコバール金
属(Fe-Ni-Co 合金) や42アロイ(Fe-Ni合金) 等の金属か
ら成る外部リード端子7 の一端が封止用のガラス層8 を
介して仮止めされており、該外部リード端子7 はコバー
ル金属等を従来周知の圧延加工法及び打ち抜き加工法を
採用して所定の板状に形成することによって製作され
る。
属(Fe-Ni-Co 合金) や42アロイ(Fe-Ni合金) 等の金属か
ら成る外部リード端子7 の一端が封止用のガラス層8 を
介して仮止めされており、該外部リード端子7 はコバー
ル金属等を従来周知の圧延加工法及び打ち抜き加工法を
採用して所定の板状に形成することによって製作され
る。
【００２０】前記外部リード端子7 は内部に収容する半
導体素子3 を外部電気回路に接続する作用を為し、その
一端には半導体素子3 の各電極がボンディングワイヤ9
を介して接続され、外部リード端子7 を外部電気回路に
接続することによって半導体素子3 は外部電気回路と電
気的に接続されることとなる。
導体素子3 を外部電気回路に接続する作用を為し、その
一端には半導体素子3 の各電極がボンディングワイヤ9
を介して接続され、外部リード端子7 を外部電気回路に
接続することによって半導体素子3 は外部電気回路と電
気的に接続されることとなる。
【００２１】尚、前記外部リード端子7 はその表面にニ
ッケル、金等から成る良導電性で、且つ耐蝕性に優れた
金属をメッキ法により1.0 乃至20.0μm の厚みに層着さ
せておくと、外部リード端子7 の酸化腐食を有効に防止
するとともに外部リード端子7 とボンディングワイヤ9
及び外部電気回路との電気的接続を良好となすことがで
きる。従って、前記外部リード端子7 はその表面にニッ
ケル、金等をメッキ法により1.0 乃至20.0μm の厚みに
層着させておくことが好ましい。
ッケル、金等から成る良導電性で、且つ耐蝕性に優れた
金属をメッキ法により1.0 乃至20.0μm の厚みに層着さ
せておくと、外部リード端子7 の酸化腐食を有効に防止
するとともに外部リード端子7 とボンディングワイヤ9
及び外部電気回路との電気的接続を良好となすことがで
きる。従って、前記外部リード端子7 はその表面にニッ
ケル、金等をメッキ法により1.0 乃至20.0μm の厚みに
層着させておくことが好ましい。
【００２２】また前記外部リード端子7 が仮止めされた
絶縁基体1 の上面には蓋体2 が該蓋体2 の下面に被着さ
せた封止用のガラス層10と絶縁基体1 の上面に被着させ
た封止用のガラス層8 とを溶融一体化させることによっ
て接合され、これによって絶縁基体1 と蓋体2 とから成
る容器内部に半導体素子3 が気密に封止される。
絶縁基体1 の上面には蓋体2 が該蓋体2 の下面に被着さ
せた封止用のガラス層10と絶縁基体1 の上面に被着させ
た封止用のガラス層8 とを溶融一体化させることによっ
て接合され、これによって絶縁基体1 と蓋体2 とから成
る容器内部に半導体素子3 が気密に封止される。
【００２３】前記蓋体2 はアルミナセラミックスから成
り、絶縁基体1 と同様の方法、即ち、アルミナ(Al 2 O
3 ) 、シリカ(SiO2 ) 、カルシア(CaO) 、マグネシア(M
gO)等に適当な有機溶剤、溶媒を添加混合して調整した
セラミック原料粉末を所定形状のプレス金型内に充填す
るとともに一定圧力を印加して成形し、しかる後、前記
成形品を約1500℃の温度で焼成することによって製作さ
れる。
り、絶縁基体1 と同様の方法、即ち、アルミナ(Al 2 O
3 ) 、シリカ(SiO2 ) 、カルシア(CaO) 、マグネシア(M
gO)等に適当な有機溶剤、溶媒を添加混合して調整した
セラミック原料粉末を所定形状のプレス金型内に充填す
るとともに一定圧力を印加して成形し、しかる後、前記
成形品を約1500℃の温度で焼成することによって製作さ
れる。
【００２４】また前記絶縁基体1 の上面に被着させた封
止用のガラス層8 及び蓋体2 の下面に被着させた封止用
のガラス層10はそれぞれ酸化鉛(PbO)50.0 乃至60.0重量
％、酸化ホウ素(B2 O 3 )3.0乃至13.0重量％、酸化珪素
(SiO2 )1.0乃至5.0 重量％、酸化ビスマス(Bi 2 O 3 )
3.0乃至8.0 重量％に、フィラーとしてのコージライト
を10.0乃至20.0重量％、チタン酸錫系化合物を10.0乃至
20.0重量％含有させたガラスから成り、両者を加熱溶融
させ、一体化させることによって絶縁基体1 と蓋体2 と
から成る容器内部に半導体素子3 を気密に封止する。
止用のガラス層8 及び蓋体2 の下面に被着させた封止用
のガラス層10はそれぞれ酸化鉛(PbO)50.0 乃至60.0重量
％、酸化ホウ素(B2 O 3 )3.0乃至13.0重量％、酸化珪素
(SiO2 )1.0乃至5.0 重量％、酸化ビスマス(Bi 2 O 3 )
3.0乃至8.0 重量％に、フィラーとしてのコージライト
を10.0乃至20.0重量％、チタン酸錫系化合物を10.0乃至
20.0重量％含有させたガラスから成り、両者を加熱溶融
させ、一体化させることによって絶縁基体1 と蓋体2 と
から成る容器内部に半導体素子3 を気密に封止する。
【００２５】かくして本発明の半導体素子収納用パッケ
ージによれば、絶縁基体1 の半導体素子載置部1a上に被
着させた第2 ガラス層6 上に半導体素子3 を接着剤4 を
介して接着固定すとともに該半導体素子3 の各電極をボ
ンディングワイヤ9 により外部リード端子7 に接続さ
せ、しかる後、絶縁基体1 と蓋体2 とをその各々の相対
向する主面に被着させておいた封止用のガラス層8 、10
を加熱溶融させ、接合させることによって絶縁基体1 と
蓋体2 とから成る容器内部に半導体素子3 を気密に封止
し、これによって製品としての半導体装置が完成する。
ージによれば、絶縁基体1 の半導体素子載置部1a上に被
着させた第2 ガラス層6 上に半導体素子3 を接着剤4 を
介して接着固定すとともに該半導体素子3 の各電極をボ
ンディングワイヤ9 により外部リード端子7 に接続さ
せ、しかる後、絶縁基体1 と蓋体2 とをその各々の相対
向する主面に被着させておいた封止用のガラス層8 、10
を加熱溶融させ、接合させることによって絶縁基体1 と
蓋体2 とから成る容器内部に半導体素子3 を気密に封止
し、これによって製品としての半導体装置が完成する。
【００２６】尚、本発明は上述の実施例に限定されるも
のではなく、本発明の要旨を逸脱しない範囲であれば種
々の変更は可能であり、例えば上述の実施例では絶縁基
体1の半導体素子搭載部1aに熱膨張係数が5.5 〜6.0 ×1
0-6/ ℃の第１ガラス層5 と3.8 ×5.0 ×10-6/ ℃の第
２ガラス層6 とを順次被着させたが、絶縁基体1 と第1
のガラス層5 との間及び、第1 のガラス層5 と第2 のガ
ラス層6 との間に更に別のガラス層を介在させておいて
も良い。この場合、介在されるガラス層はその熱膨張係
数を上下に位置する部材の熱膨張係数に対し中間値を示
すガラスを選択しておく必要がある。
のではなく、本発明の要旨を逸脱しない範囲であれば種
々の変更は可能であり、例えば上述の実施例では絶縁基
体1の半導体素子搭載部1aに熱膨張係数が5.5 〜6.0 ×1
0-6/ ℃の第１ガラス層5 と3.8 ×5.0 ×10-6/ ℃の第
２ガラス層6 とを順次被着させたが、絶縁基体1 と第1
のガラス層5 との間及び、第1 のガラス層5 と第2 のガ
ラス層6 との間に更に別のガラス層を介在させておいて
も良い。この場合、介在されるガラス層はその熱膨張係
数を上下に位置する部材の熱膨張係数に対し中間値を示
すガラスを選択しておく必要がある。
【００２７】
【発明の効果】本発明の半導体素子収納用パッケージに
よれば、絶縁基体の半導体素子が搭載される搭載部に熱
膨張係数が5.5 〜6.0 ×10-6/ ℃の第１ガラス層と3.8
〜5.0×10-6/ ℃の第２ガラス層とを順次被着させたこ
とから絶縁基体の半導体素子搭載部に半導体素子を接着
固定し、絶縁基体と半導体素子の両者に熱が印加された
としても両者間には前記第1 及び第2 のガラス層によっ
て大きな熱応力が発生することはなく、その結果、半導
体素子を絶縁基体の半導体素子搭載部に強固に接着固定
するのを可能とするとともに半導体素子に破損や剥離等
が発生するのを皆無として半導体素子を長期間にわたり
正常、且つ安定に作動させることが可能となる。
よれば、絶縁基体の半導体素子が搭載される搭載部に熱
膨張係数が5.5 〜6.0 ×10-6/ ℃の第１ガラス層と3.8
〜5.0×10-6/ ℃の第２ガラス層とを順次被着させたこ
とから絶縁基体の半導体素子搭載部に半導体素子を接着
固定し、絶縁基体と半導体素子の両者に熱が印加された
としても両者間には前記第1 及び第2 のガラス層によっ
て大きな熱応力が発生することはなく、その結果、半導
体素子を絶縁基体の半導体素子搭載部に強固に接着固定
するのを可能とするとともに半導体素子に破損や剥離等
が発生するのを皆無として半導体素子を長期間にわたり
正常、且つ安定に作動させることが可能となる。
【図１】本発明にかかる半導体素子収納用パッケージの
一実施例を示す断面図である。
一実施例を示す断面図である。
【図２】従来の半導体素子収納用パッケージの断面図で
ある。
ある。
１・・・・・・・・・絶縁基体 １ａ・・・・・・・・半導体素子搭載部 ２・・・・・・・・・蓋体 ３・・・・・・・・・半導体素子 ４・・・・・・・・・接着剤 ５・・・・・・・・・第１のガラス層 ６・・・・・・・・・第２のガラス層 ７・・・・・・・・・外部リード端子 ８、１０・・・・・・封止用のガラス層
Claims (1)
- 【請求項１】半導体素子が搭載される搭載部を有する絶
縁基体と蓋体とから成り、内部に半導体素子を収容する
ための空所を有する半導体素子収納用パッケージであっ
て、前記絶縁基体の半導体素子搭載部に熱膨張係数が5.
5 〜6.0 ×10-6/ ℃の第１ガラス層と3.8 〜5.0 ×10-6
/ ℃の第２ガラス層とが順次被着されていることを特徴
とする半導体素子収納用パッケージ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP19361992A JPH0645374A (ja) | 1992-07-21 | 1992-07-21 | 半導体素子収納用パッケージ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP19361992A JPH0645374A (ja) | 1992-07-21 | 1992-07-21 | 半導体素子収納用パッケージ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0645374A true JPH0645374A (ja) | 1994-02-18 |
Family
ID=16310954
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP19361992A Pending JPH0645374A (ja) | 1992-07-21 | 1992-07-21 | 半導体素子収納用パッケージ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0645374A (ja) |
-
1992
- 1992-07-21 JP JP19361992A patent/JPH0645374A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0645374A (ja) | 半導体素子収納用パッケージ | |
| JP2750237B2 (ja) | 電子部品収納用パッケージ | |
| JP2931481B2 (ja) | 半導体素子収納用パッケージ | |
| JP2962939B2 (ja) | 半導体素子収納用パッケージ | |
| JP2685083B2 (ja) | 半導体素子収納用パッケージの製造方法 | |
| JPH05326738A (ja) | 半導体素子収納用パッケージ | |
| JPH0629330A (ja) | 半導体装置 | |
| JP2997367B2 (ja) | 半導体素子収納用パッケージ | |
| JP2801449B2 (ja) | 半導体素子収納用パッケージ | |
| JP2545400Y2 (ja) | 半導体素子収納用パッケージ | |
| JP2555178Y2 (ja) | 半導体素子収納用パッケージ | |
| JP2514094Y2 (ja) | 半導体素子収納用パッケ―ジ | |
| JP2552554Y2 (ja) | 半導体素子収納用パッケージ | |
| JP3318449B2 (ja) | 半導体素子収納用パッケージ | |
| JP2548964Y2 (ja) | 半導体素子収納用パッケージ | |
| JP2842716B2 (ja) | 半導体素子収納用パッケージ | |
| JP2545401Y2 (ja) | 半導体素子収納用パッケージ | |
| JP2545402Y2 (ja) | 半導体素子収納用パッケージ | |
| JP3292609B2 (ja) | 半導体素子収納用パッケージ | |
| JP2750256B2 (ja) | 半導体素子収納用パッケージ | |
| JP2552419Y2 (ja) | 半導体素子収納用パッケージ | |
| JP2515659Y2 (ja) | 半導体素子収納用パッケージ | |
| JP2538846Y2 (ja) | 半導体素子収納用パッケージ | |
| JP2518721Y2 (ja) | 半導体素子収納用パッケージ | |
| JPH0637196A (ja) | 半導体素子収納用パッケージ |