JP2515659Y2 - 半導体素子収納用パッケージ - Google Patents

半導体素子収納用パッケージ

Info

Publication number
JP2515659Y2
JP2515659Y2 JP8367690U JP8367690U JP2515659Y2 JP 2515659 Y2 JP2515659 Y2 JP 2515659Y2 JP 8367690 U JP8367690 U JP 8367690U JP 8367690 U JP8367690 U JP 8367690U JP 2515659 Y2 JP2515659 Y2 JP 2515659Y2
Authority
JP
Japan
Prior art keywords
semiconductor element
metal layer
insulating substrate
package
insulating
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP8367690U
Other languages
English (en)
Other versions
JPH0442731U (ja
Inventor
公明 井口
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kyocera Corp
Original Assignee
Kyocera Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kyocera Corp filed Critical Kyocera Corp
Priority to JP8367690U priority Critical patent/JP2515659Y2/ja
Publication of JPH0442731U publication Critical patent/JPH0442731U/ja
Application granted granted Critical
Publication of JP2515659Y2 publication Critical patent/JP2515659Y2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item

Landscapes

  • Die Bonding (AREA)

Description

【考案の詳細な説明】 (産業上の利用分野) 本考案は半導体素子を収容するための半導体素子収納
用パッケージの改良に関するものである。
(従来の技術) 従来、半導体素子を収容するためのパッケージ、例え
ばガラス封止型の半導体素子収納用パッケージは、中央
部に半導体素子を収容するための凹部を有し、上面に封
止用のガラス部材が被着された絶縁基体と、同じく中央
部に半導体素子を収容するための凹部を有し、下面に封
止用のガラス部材が被着された蓋体と、内部に収容する
半導体素子を外部の電気回路に電気的に接続するための
外部リード端子とにより構成されており、絶縁基体の凹
部底面に予め被着させておいた金属層に半導体素子を取
着するとともに該半導体素子の各電極をボンディングワ
イヤを介して絶縁基体の上面に仮止めされた外部リード
端子に接続し、しかる後、絶縁基体と蓋体をその相対向
する主面に被着させておいた封止用のガラス部材を溶融
一体化させ、絶縁基体と蓋体とから成る容器を気密に封
止することによって半導体装置となる。
尚、前記絶縁基体はアルミナセラミックス等の電気絶
縁材料から成り、アルミナセラミックスの原料粉末を所
定形状のプレス型内に充填させるとともに一定圧力を印
加して成形し、しかる後、成形品を約1500℃の温度で焼
成することによって製作される。
また絶縁基体の凹部底面に被着される金属層は通常、
94.0乃至96.0重量%の金粉末と4.0乃至6.0重量%のガラ
ス材とから成り、該金粉末及びガラス材に適当な有機溶
剤、溶媒を添加混合して得た導電性ペーストを絶縁基体
の凹部底面に滴下するとともに均一厚みに拡散させて塗
布し、しかる後、これを約800℃の温度で焼成し、金粉
末と凹部底面とをガラス材を介し接合させることによっ
て絶縁基体の凹部底面に被着される。
(考案が解決しようとする課題) しかし乍ら、近時、半導体素子収納用パッケージは半
導体素子を収容する容器の気密封止の信頼性を上げるた
め絶縁基体の外表面表面粗さを粗くし、封止用ガラス部
材との接合強度の向上が図られており、絶縁基体の外表
面表面粗さは従来、中心線平均粗さRaでRa≦0.3μmで
あったものがRa≧0.4μmの外表面に大きな窪みを多量
に有した粗いものと成ってきている。そのためこの絶縁
基体の凹部底面に従来と同様、金粉末とガラス材とから
成る金属層を被着させた場合、金粉末と凹部底面とを接
合させるガラス材の量が4.0乃至6.0重量%と少ないため
該ガラス材はその殆どが凹部底面の窪み内に入り込み、
金粉末間に介在するガラス材の量が少なくなって金粉末
の全てを凹部底面に強固に接合させることができなくな
り、その結果、金属層上に半導体素子を取着した後、半
導体素子に外力が印加されると該外力によって半導体素
子が金属層より外れ、半導体装置としての機能が喪失し
てしまうという欠点を有していた。
(考案の目的) 本考案は上記欠点に鑑み案出されたもので、その目的
は、金属層の一部を形成するガラス材の量を所定値とす
ることによって絶縁基体の凹部底面と金属層との接合強
度及び金属層と半導体素子の接合強度を強固とし、これ
によって内部に収容する半導体素子を長期間にわたり正
常、且つ安定に作動させることができる半導体素子収納
用パッケージを提供することにある。
(課題を解決するための手段) 本考案は絶縁基体の半導体素子を収容する凹部底面に
金粉末とガラス材とから成る金属層を被着させた半導体
素子収納用パッケージにおいて、前記絶縁基体の凹部底
面の表面粗さが中心線平均粗さRaで0.4μm≦Ra≦1.0μ
mであり、且つ前記金属層のガラス部材の量が8.0乃至1
6.0重量%であることを特徴とするものである。
(実施例) 次に本考案を添付図面に基づき詳細に説明する。
第1図は本考案の半導体素子収納用パッケージの一実
施例を示す断面図であり、1はアルミナセラミックス等
の電気絶縁材料から成る絶縁基体、2は同じく電気絶縁
材料から成る蓋体である。この絶縁基体1と蓋体2とで
絶縁容器3が構成される。
前記絶縁基体1及び蓋体2は従来周知のプレス成形法
を採用することによって形成され、例えば絶縁基体1及
び蓋体2がアルミナセラミックスから成る場合には第1
図に示すような絶縁基体1または蓋体2に対応した形状
を有するプレス型内にアルミナセラミックスの原料粉末
を充填させるとともに一定圧力を印加して形成し、しか
る後、成形品を約1500℃の温度で焼成することによって
製作される。
前記絶縁基体1はその外表面の表面粗さが中心線平均
粗さRaで0.4μm≦Ra≦1.0μmの粗いものとなってお
り、後述する封止用ガラス部材6との接合強度を強固と
して絶縁容器3の気密封止の信頼性を高いものになして
いる。
尚、前記絶縁基体1はその外表面の表面粗さがRa<0.
4μmとなると絶縁基体1と封止用ガラス部材6との接
合強度が弱くなって絶縁容器3の気密封止の信頼性が低
下してしまい、またRa>1.0μmとなると絶縁基体1の
機械的強度が低下し、外力印加によって破損し易いもの
となってしまう。従って、絶縁基体1はその外表面表面
粗さが中心線平均粗さRaで0.4μm≦Ra≦1.0μmの範囲
に特定される。
また前記絶縁基体1の表面粗さは絶縁基体1の外表面
にエッチング等の化学的加工やサンドブラスト等の機械
的加工を施すことによって0.4乃至1.0μmの粗さとなっ
ている。
前記絶縁基体1及び蓋体2にはそれぞれの中央部に半
導体素子を収容するための凹部が設けてあり、絶縁基体
1の凹部1a底面には金属層5が被着形成されている。
前記絶縁基体1の凹部1a底面に被着させた金属層5は
半導体素子4を絶縁基体1の凹部1a底面に取着する際の
下地金属として作用し、金属層5上には半導体素子4が
金−シリコン共晶半田等の接着材を介し取着される。
尚、前記金属層5はPbO-B2O3-ZnO系ガラスやPbO-B2O3
-ZnO-SiO2系ガラスより成るガラス材と金粉末とから構
成され、平均粒径6.0乃至7.0μmのガラス材粉末8.0乃
至16.0重量%と平均粒径1.2乃至2.0μmの金粉末84.0乃
至92.0重量%に適当な有機溶剤、溶媒を添加混合して得
た導電性ペーストを絶縁基体1の凹部1a底面に滴下する
とともに均一厚みに拡散させ、しかる後、これを約800
℃の温度で焼成し、金粉末と凹部1a底面とをガラス材を
介し接合させることによって絶縁基体1の凹部1a底面に
被着される。
前記金属層5はそれを構成するガラス材の量が8.0乃
至16.0重量%と多いことから絶縁基体1の外表面表面粗
さが粗く、凹部1a底面に大きな窪みが多量に存在すると
しても該窪み内にガラス材の殆どが入り込んでしまうこ
とはなく、その結果、ガラス材が金粉末のすべてを凹部
1a底面に接合し、これによって金属層5を絶縁基体1の
凹部1a底面に強固に被着させることが可能となる。
前記金属層5はガラス材の量が8.0重量%未満である
とガラス材の絶対量が不足し、金粉末を絶縁基体1の凹
部1a底面に強固に接合させることができず、また16.0重
量%を越えるとガラス材が金属層5の上面に多量に露出
し、金属層5に半導体素子4を金−シリコン共晶半田等
の接着材を介して強固に取着することができなくなる。
従って、金属層5中に含まれるガラス材はその量が8.0
乃至16.0重量%の範囲に特定される。
また前記絶縁基体1及び蓋体2には、その相対向する
主面に封止用のガラス部材6が予め被着形成されてお
り、該絶縁基体1及び蓋体2の各々に被着されている封
止用ガラス部材6を加熱溶融させ、一体化させることに
より絶縁基体1と蓋体2とから成る絶縁容器3内部に半
導体素子4を気密に封止する。
なお、この場合、絶縁基体1はその外表面の表面粗さ
が中心線平均粗さRaで0.4μm≦Ra≦1.0μmの粗いもの
となっているため絶縁基体1と封止用ガラス部材6との
接合強度は極めて強固となり、その結果、絶縁容器3の
気密封止の信頼性が極めて高いものとなっている。
前記絶縁基体1及び蓋体2の相対向する主面に被着さ
れる封止用ガラス部材6は、例えば酸化鉛75.0重量%、
酸化チタン9.0重量%、酸化ホウ素7.5重量%、酸化亜鉛
2.0重量%等のガラスから成り、該ガラス粉末に適当な
有機溶剤、溶媒を添加混合して得たガラスペーストを従
来周知のスクリーン印刷等の厚膜手法を採用することに
より絶縁基体1及び蓋体2の相対向する各々の主面に被
着される。
尚、前記封止用ガラス部材6はその熱膨張係数を絶縁
基体1と蓋体2の熱膨張係数に近似した値にしておくと
絶縁基体1と蓋体2とを封止用ガラス部材6を介して接
合し、絶縁容器3を気密に封止する際、絶縁基体1及び
蓋体2と封止用ガラス部材6との間には両者の熱膨張係
数の相違に起因する熱応力が発生することは殆どなく、
絶縁基体1と蓋体2とを封止用ガラス部材6を介して強
固に接合することが可能となる。従って、封止用ガラス
部材6はその熱膨張係数を絶縁基体1及び蓋体2の熱膨
張係数に合わせておくことが好ましい。
また前記絶縁基体1と蓋体2との間には導電性材料、
例えばコバールや42Alloy等の金属から成る外部リード
端子7が配されており、該外部リード端子7は半導体素
子4の各電極がボンディングワイヤ8を介して電気的に
接続され、外部リード端子7を外部電気回路に接続する
ことによって半導体素子4は外部電気回路と接続される
こととなる。
前記外部リード端子7は、絶縁容器3を封止用ガラス
部材6を溶融一体化させて気密封止する際に同時に絶縁
基体1と蓋体2の間に取着固定される。
尚、前記外部リード端子7は外部電気回路との電気的
導通を良好とするために、また酸化腐食するのを有効に
防止するためにその外表面にニッケル、金等の良導電性
で、且つ耐蝕性に優れた金属を1.0乃至20.0μmの厚み
にメッキにより層着させておくことが好ましい。
かくしてこの半導体素子収納用パッケージによれば、
絶縁基体1に設けた凹部1a底面の金属層5上に金−シリ
コン共晶半田等から成る接着材を介して半導体素子4を
取着固定するとともに該半導体素子4の各電極をボンデ
ィングワイヤ8により外部リード端子7に接続させ、し
かる後、絶縁基体1と蓋体2に予め被着させておいた封
止用ガチス部材6を加熱溶融させ、一体化させることに
よってその内部に半導体素子4を気密に封止する。
尚、本考案は上述の実施例に限定されるものではな
く、本考案の要旨を逸脱しない範囲であれば種々の変更
が可能であり、例えばガラス封止型の半導体素子収納用
パッケージの他に複数枚の未焼成セラミックシートを積
層し、焼結一体化させて成るマルチレイヤーの半導体素
子収納用パッケージにも適用可能である。
(考案の効果) 本考案の半導体素子収納用パッケージによれば絶縁基
体の凹部底面の表面粗さが中心線平均粗さRaで0.4μm
≦Ra≦1.0μmの際、凹部底面に被着される金属層のガ
ラス材の量を8.0乃至16.0重量%となるようにしたこと
から絶縁基体の凹部底面に金属層を極めて強固に被着さ
せることができ、その結果、半導体素子の金属層上での
取着固定を強固として半導体素子を長期間にわたり正
常、且つ安定に作動させることが可能となる。
【図面の簡単な説明】
第1図は本考案に係る半導体素子収納用パッケージの一
実施例を示す断面図である。 1……絶縁基体、1a……凹部 2……蓋体、5……金属層 6……封止用ガラス部材

Claims (1)

    (57)【実用新案登録請求の範囲】
  1. 【請求項1】絶縁基体の半導体素子を収容する凹部底面
    に金粉末とガラス材とから成る金属層を被着させた半導
    体素子収納用パッケージにおいて、前記絶縁基体の凹部
    底面の表面粗さが中心線平均粗さRaで0.4μm≦Ra≦1.0
    μmであり、且つ前記金属層のガラス材の量が8.0乃至1
    6.0重量%であることを特徴とする半導体素子収納用パ
    ッケージ。
JP8367690U 1990-08-07 1990-08-07 半導体素子収納用パッケージ Expired - Fee Related JP2515659Y2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP8367690U JP2515659Y2 (ja) 1990-08-07 1990-08-07 半導体素子収納用パッケージ

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP8367690U JP2515659Y2 (ja) 1990-08-07 1990-08-07 半導体素子収納用パッケージ

Publications (2)

Publication Number Publication Date
JPH0442731U JPH0442731U (ja) 1992-04-10
JP2515659Y2 true JP2515659Y2 (ja) 1996-10-30

Family

ID=31631538

Family Applications (1)

Application Number Title Priority Date Filing Date
JP8367690U Expired - Fee Related JP2515659Y2 (ja) 1990-08-07 1990-08-07 半導体素子収納用パッケージ

Country Status (1)

Country Link
JP (1) JP2515659Y2 (ja)

Also Published As

Publication number Publication date
JPH0442731U (ja) 1992-04-10

Similar Documents

Publication Publication Date Title
JP2515659Y2 (ja) 半導体素子収納用パッケージ
JP2750237B2 (ja) 電子部品収納用パッケージ
JP2538845Y2 (ja) 半導体素子収納用パッケージ
JP2538846Y2 (ja) 半導体素子収納用パッケージ
JP2548964Y2 (ja) 半導体素子収納用パッケージ
JP2801449B2 (ja) 半導体素子収納用パッケージ
JP2685083B2 (ja) 半導体素子収納用パッケージの製造方法
JP2514094Y2 (ja) 半導体素子収納用パッケ―ジ
JPH05326738A (ja) 半導体素子収納用パッケージ
JPH0745962Y2 (ja) 半導体素子収納用パッケージ
JP2555178Y2 (ja) 半導体素子収納用パッケージ
JP2552419Y2 (ja) 半導体素子収納用パッケージ
JPH0645470A (ja) 半導体素子収納用パッケージ
JP2545400Y2 (ja) 半導体素子収納用パッケージ
JP2873130B2 (ja) 半導体素子収納用パッケージ
JP2552554Y2 (ja) 半導体素子収納用パッケージ
JPH043499Y2 (ja)
JP2750255B2 (ja) 電子部品収納用パッケージ
JP2514910Y2 (ja) 半導体素子収納用パッケージ
JP2545401Y2 (ja) 半導体素子収納用パッケージ
JP2851740B2 (ja) 電子部品収納用パッケージ
JPH0645374A (ja) 半導体素子収納用パッケージ
JPH0936145A (ja) 半導体装置
JPH04196566A (ja) 半導体素子収納用パッケージ
JPH0629330A (ja) 半導体装置

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees