JP2538846Y2 - 半導体素子収納用パッケージ - Google Patents
半導体素子収納用パッケージInfo
- Publication number
- JP2538846Y2 JP2538846Y2 JP1991038423U JP3842391U JP2538846Y2 JP 2538846 Y2 JP2538846 Y2 JP 2538846Y2 JP 1991038423 U JP1991038423 U JP 1991038423U JP 3842391 U JP3842391 U JP 3842391U JP 2538846 Y2 JP2538846 Y2 JP 2538846Y2
- Authority
- JP
- Japan
- Prior art keywords
- metal layer
- semiconductor element
- insulating base
- concave portion
- lid
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/1515—Shape
- H01L2924/15153—Shape the die mounting substrate comprising a recess for hosting the device
Landscapes
- Die Bonding (AREA)
Description
【０００１】
【産業上の利用分野】本考案は半導体素子を収容するた
めの半導体素子収納用パッケージの改良に関するもので
ある。
めの半導体素子収納用パッケージの改良に関するもので
ある。
【０００２】
【従来の技術】従来、半導体素子、特にＬＳＩ等の半導
体集積回路素子を収容するための半導体素子収納用パッ
ケージはアルミナセラミックス等の電気絶縁材料から成
り、中央部に半導体素子を収容する空所を形成するため
の凹部を有し、上面に封止用の低融点ガラス層が被着さ
れた絶縁基体と、同じくアルミナセラミックス等の電気
絶縁材料から成り、中央部に半導体素子を収容する空所
を形成するための凹部を有し、下面に封止用の低融点ガ
ラス層が被着された蓋体と、内部に収容する半導体素子
を外部の電気回路に電気的に接続するための外部リード
端子とから構成されており、絶縁基体の上面に外部リー
ド端子を載置させるとともに予め被着させておいた封止
用の低融点ガラス層を溶融させることによって外部リー
ド端子を絶縁基体に仮止めし、次に前記絶縁基体の凹部
底面に予め層着させておいた金属層に接着材を介して半
導体素子を取着するとともに該半導体素子の各電極をボ
ンディングワイヤを介して外部リード端子に接続し、し
かる後、絶縁基体と蓋体とをその相対向する各々の主面
に被着させておいた封止用の低融点ガラス層を溶融一体
化させ、絶縁基体と蓋体とから成る容器を気密に封止す
ることによって製品としての半導体装置となる。
体集積回路素子を収容するための半導体素子収納用パッ
ケージはアルミナセラミックス等の電気絶縁材料から成
り、中央部に半導体素子を収容する空所を形成するため
の凹部を有し、上面に封止用の低融点ガラス層が被着さ
れた絶縁基体と、同じくアルミナセラミックス等の電気
絶縁材料から成り、中央部に半導体素子を収容する空所
を形成するための凹部を有し、下面に封止用の低融点ガ
ラス層が被着された蓋体と、内部に収容する半導体素子
を外部の電気回路に電気的に接続するための外部リード
端子とから構成されており、絶縁基体の上面に外部リー
ド端子を載置させるとともに予め被着させておいた封止
用の低融点ガラス層を溶融させることによって外部リー
ド端子を絶縁基体に仮止めし、次に前記絶縁基体の凹部
底面に予め層着させておいた金属層に接着材を介して半
導体素子を取着するとともに該半導体素子の各電極をボ
ンディングワイヤを介して外部リード端子に接続し、し
かる後、絶縁基体と蓋体とをその相対向する各々の主面
に被着させておいた封止用の低融点ガラス層を溶融一体
化させ、絶縁基体と蓋体とから成る容器を気密に封止す
ることによって製品としての半導体装置となる。
【０００３】尚、前記絶縁基体の凹部底面に層着させた
金属層は平均粒径1.0 乃至3.0 μmの銀粉末に適当な有
機溶剤、溶媒を添加混合して成る導電ペーストを絶縁基
体の凹部底面に滴下し、約10〜15μm の均一厚みに拡散
させた後、約900 ℃の温度で焼成することによって絶縁
基体の凹部底面に層着される。
金属層は平均粒径1.0 乃至3.0 μmの銀粉末に適当な有
機溶剤、溶媒を添加混合して成る導電ペーストを絶縁基
体の凹部底面に滴下し、約10〜15μm の均一厚みに拡散
させた後、約900 ℃の温度で焼成することによって絶縁
基体の凹部底面に層着される。
【０００４】また前記半導体素子を金属層上に取着する
接着材は金たは金 シリコン共晶半田等の薄板から成
り、該接着材を絶縁基体に設けた凹部底面の金属層と半
導体素子との間に介在させ、しかる後、これを加熱溶融
させることによって半導体素子を絶縁基体の凹部底面に
取着する。
接着材は金たは金 シリコン共晶半田等の薄板から成
り、該接着材を絶縁基体に設けた凹部底面の金属層と半
導体素子との間に介在させ、しかる後、これを加熱溶融
させることによって半導体素子を絶縁基体の凹部底面に
取着する。
【０００５】
【考案が解決しようとする課題】しかしながら、この従
来の半導体素子収納用パッケージにおいては、絶縁基体
の凹部底面に層着される金属層が銀から成り、該銀は酸
化され易い金属であることから絶縁基体の凹部底面に金
属層を層着させた場合、該金属層にはその表面に極めて
短時間に酸化物膜が形成されてしまい、一旦、表面に酸
化物膜が形成されると金属層上に半導体素子を金たは金
シリコン共晶半田等から成る接着材を介して取着する
際、接着材の金属層に対する接合強度が金属層表面の酸
化物膜によって極めて弱いものとなり、その結果、半導
体素子に外力が印加されると該外力によって半導体素子
が金属層より極めて容易に外れてしまうという欠点を有
していた。
来の半導体素子収納用パッケージにおいては、絶縁基体
の凹部底面に層着される金属層が銀から成り、該銀は酸
化され易い金属であることから絶縁基体の凹部底面に金
属層を層着させた場合、該金属層にはその表面に極めて
短時間に酸化物膜が形成されてしまい、一旦、表面に酸
化物膜が形成されると金属層上に半導体素子を金たは金
シリコン共晶半田等から成る接着材を介して取着する
際、接着材の金属層に対する接合強度が金属層表面の酸
化物膜によって極めて弱いものとなり、その結果、半導
体素子に外力が印加されると該外力によって半導体素子
が金属層より極めて容易に外れてしまうという欠点を有
していた。
【０００６】また前記銀から成る金属層は絶縁基体の凹
部底面に焼き付けによって層着されているものの銀と絶
縁基体とは反応性が弱いため両者の接合強度は極めて弱
く、その結果、金属層上に半導体素子を接着材を加熱溶
融させることによって取着する際、半導体素子の形状が
大型化し、接着材の量が多くなると該接着材による引っ
張り力によって金属層が半導体素子とともに絶縁基体よ
り剥離してしまうという欠点も有していた。
部底面に焼き付けによって層着されているものの銀と絶
縁基体とは反応性が弱いため両者の接合強度は極めて弱
く、その結果、金属層上に半導体素子を接着材を加熱溶
融させることによって取着する際、半導体素子の形状が
大型化し、接着材の量が多くなると該接着材による引っ
張り力によって金属層が半導体素子とともに絶縁基体よ
り剥離してしまうという欠点も有していた。
【０００７】
【課題を解決するための手段】本考案は半導体素子を収
容するための凹部を有する絶縁基体と蓋体とから成る半
導体素子収納用パッケージにおいて、前記絶縁基体の凹
部底面に、銀に銅を0.3 乃至1.0 重量％、パラジウムを
1.0 重量％以上含有させて成る金属層を層着させたこと
を特徴とするものである。
容するための凹部を有する絶縁基体と蓋体とから成る半
導体素子収納用パッケージにおいて、前記絶縁基体の凹
部底面に、銀に銅を0.3 乃至1.0 重量％、パラジウムを
1.0 重量％以上含有させて成る金属層を層着させたこと
を特徴とするものである。
【０００８】
【実施例】次に本考案を添付図面に基づき詳細に説明す
る。図1 は本考案の半導体素子収納用パッケージの一実
施例を示し、1 はアルミナセラミックス等の電気絶縁材
料から成る絶縁基体、2 は同じく電気絶縁材料から成る
蓋体である。この絶縁基体1 と蓋体2 とで半導体素子3
を収容する容器が構成される。
る。図1 は本考案の半導体素子収納用パッケージの一実
施例を示し、1 はアルミナセラミックス等の電気絶縁材
料から成る絶縁基体、2 は同じく電気絶縁材料から成る
蓋体である。この絶縁基体1 と蓋体2 とで半導体素子3
を収容する容器が構成される。
【０００９】前記絶縁基体1 及び蓋体2 にはそれぞれの
中央部に半導体素子3 を収容する空所を形成するための
凹部が設けてあり、絶縁基体1 の凹部1a底面には金属層
4 が層着されている。
中央部に半導体素子3 を収容する空所を形成するための
凹部が設けてあり、絶縁基体1 の凹部1a底面には金属層
4 が層着されている。
【００１０】前記絶縁基体1 及び蓋体2 は従来周知のプ
レス成形法を採用することによって形成され、例えば絶
縁基体1 及び蓋体2 がアルミナセラミックスから成る場
合には図1 に示すような絶縁基体1 または蓋体2 に対応
した形状を有するプス型内にアルミナセラミックスの原
料粉末を充填させるとともに一定圧力を印加して成形
し、しかる後、成形品を約1500℃の温度で焼成すること
によって製作される。
レス成形法を採用することによって形成され、例えば絶
縁基体1 及び蓋体2 がアルミナセラミックスから成る場
合には図1 に示すような絶縁基体1 または蓋体2 に対応
した形状を有するプス型内にアルミナセラミックスの原
料粉末を充填させるとともに一定圧力を印加して成形
し、しかる後、成形品を約1500℃の温度で焼成すること
によって製作される。
【００１１】また前記絶縁基体1 の凹部1a底面に層着さ
せた金属層4 は、銀に銅を0.3 乃至1.0 重量％、パラジ
ウムを1.0 重量％以上含有させた金属から成り、該金属
層4は半導体素子3 を絶縁基体1 の凹部1a底面に取着す
る際の下地金属として作用し、金属層4 上には半導体素
子3 が金、金 シリコン共晶半田等の接着材5 を介し取
着される。
せた金属層4 は、銀に銅を0.3 乃至1.0 重量％、パラジ
ウムを1.0 重量％以上含有させた金属から成り、該金属
層4は半導体素子3 を絶縁基体1 の凹部1a底面に取着す
る際の下地金属として作用し、金属層4 上には半導体素
子3 が金、金 シリコン共晶半田等の接着材5 を介し取
着される。
【００１２】前記金属層4 は銀粉末に銅粉末を0.3 乃至
1.0 重量％、パラジウムを1.0 重量％以上添加し、更に
これらに有機溶剤、溶媒を添加混合して導電ペーストを
得るとともに該導電ペーストを絶縁基体1 の凹部1a底面
に滴下させ、約25μm 以上の均一厚みに拡散させた後、
約950 ℃の高い温度で焼成することよって絶縁基体1の
凹部1a底面に被着される。
1.0 重量％、パラジウムを1.0 重量％以上添加し、更に
これらに有機溶剤、溶媒を添加混合して導電ペーストを
得るとともに該導電ペーストを絶縁基体1 の凹部1a底面
に滴下させ、約25μm 以上の均一厚みに拡散させた後、
約950 ℃の高い温度で焼成することよって絶縁基体1の
凹部1a底面に被着される。
【００１３】前記金属層4 はその内部に銅が0.3 乃至1.
0 重量％含有されていることから絶縁基体1 の凹部1a底
面に導電ペーストを滴下するとともに高温で焼成して金
属層4 を層着させる際、絶縁基体1 の凹部1a底面と金属
層4 の界面には酸化銅とアルミナのスピネル構造の反応
層が形成されることとなって金属層4 の絶縁基体1 に対
する層着強度が極めて強固なものとなる。そのため金属
層4 上に半導体素子3を接着材5 を加熱溶融させること
によって取着する場合、半導体素子3 の形状が大型化
し、接着材5 の量が多くなって該接着材5 による金属層
4 の引っ張り力が大きなものになったとしても金属層4
は半導体素子3 とともに絶縁基体1 より剥離することは
皆無となり、半導体素子3 を絶縁基体1 の凹部1a底面に
強固に取着させておくことが可能となる。
0 重量％含有されていることから絶縁基体1 の凹部1a底
面に導電ペーストを滴下するとともに高温で焼成して金
属層4 を層着させる際、絶縁基体1 の凹部1a底面と金属
層4 の界面には酸化銅とアルミナのスピネル構造の反応
層が形成されることとなって金属層4 の絶縁基体1 に対
する層着強度が極めて強固なものとなる。そのため金属
層4 上に半導体素子3を接着材5 を加熱溶融させること
によって取着する場合、半導体素子3 の形状が大型化
し、接着材5 の量が多くなって該接着材5 による金属層
4 の引っ張り力が大きなものになったとしても金属層4
は半導体素子3 とともに絶縁基体1 より剥離することは
皆無となり、半導体素子3 を絶縁基体1 の凹部1a底面に
強固に取着させておくことが可能となる。
【００１４】尚、前記金属層4 に含有させる銅はその含
有量が0.3 重量％未満であると金属層4 と絶縁基体1 の
凹部1a底面との界面に形成される反応層( 酸化銅とアル
ミナのスピネル構造の反応層) の量が少なくなって金属
層4 を絶縁基体1 の凹部1a底面に強固に層着することが
できなくなり、また銅の含有量が1.0 重量％を越えると
金属層4 の表面に銅が析出して金属層4 上に半導体素子
3 を強固に取着できなくなる。従って、金属層4 に含有
させる銅はその含有量が0.3 乃至1.0 重量％の範囲に特
定される。
有量が0.3 重量％未満であると金属層4 と絶縁基体1 の
凹部1a底面との界面に形成される反応層( 酸化銅とアル
ミナのスピネル構造の反応層) の量が少なくなって金属
層4 を絶縁基体1 の凹部1a底面に強固に層着することが
できなくなり、また銅の含有量が1.0 重量％を越えると
金属層4 の表面に銅が析出して金属層4 上に半導体素子
3 を強固に取着できなくなる。従って、金属層4 に含有
させる銅はその含有量が0.3 乃至1.0 重量％の範囲に特
定される。
【００１５】また前記金属層4 にはパラジウムが1.0 重
量％以上含有されており、該パラジウムは金属層4 の表
面が酸化されるのを有効に防止する作用を為す。
量％以上含有されており、該パラジウムは金属層4 の表
面が酸化されるのを有効に防止する作用を為す。
【００１６】前記パラジウムを含有する金属層4 はその
パラジウムの作用によって表面に酸化物膜が形成される
ことは殆どなく、その結果、金属層4 上に半導体素子3
を接着材5 を加熱溶融させることによって取着する際、
金属層4 と接着層5 とを接合強度を大として接合させる
ことができ、半導体素子3 を金属層4 上に強固に取着す
ることが可能となる。
パラジウムの作用によって表面に酸化物膜が形成される
ことは殆どなく、その結果、金属層4 上に半導体素子3
を接着材5 を加熱溶融させることによって取着する際、
金属層4 と接着層5 とを接合強度を大として接合させる
ことができ、半導体素子3 を金属層4 上に強固に取着す
ることが可能となる。
【００１７】尚、前記金属層4 に含有させるパラジウム
はその含有量が1.0 重量％未満であると金属層4 の表面
に短時間に酸化物膜が形成されて金属層4 上に半導体素
子3を強固に取着できなくなる。従って、前記金属層4
に含有されるパラジウムはその含有量が1.0 重量％以上
に特定され、製品のコストを考慮すると0.2 〜4.0 重量
％の範囲とするのが良い。
はその含有量が1.0 重量％未満であると金属層4 の表面
に短時間に酸化物膜が形成されて金属層4 上に半導体素
子3を強固に取着できなくなる。従って、前記金属層4
に含有されるパラジウムはその含有量が1.0 重量％以上
に特定され、製品のコストを考慮すると0.2 〜4.0 重量
％の範囲とするのが良い。
【００１８】また前記金属層4 に含有される銅及びパラ
ジウムはその粒径を銀の粒径に対し10〜40% 程度として
おくと、銅及びパラジウムが銀の粉末粒子間に均等に分
散し、その結果、金属層4 を絶縁基体1 の凹部1a底面に
より強固に層着させることができるとともに金属層4 表
面に酸化物膜が形成されるのをより有効に防止すること
ができる。更に前記金属層4 は取着する半導体素子3 の
寸法が6.0mm ×8.0mm 程度の大きなものと成って絶縁基
体1 に設けた凹部1aの底面積が80mm2 以上となったとき
その厚みを25μm 以上の厚いものとしておくと半導体素
子3 を絶縁基体1 の凹部1a底面に被着させた金属層4 上
に接着材5 を介して取着する際、金属層4 が半導体素子
3 と絶縁基体1 との熱膨張係数の相違に起因して発生す
る熱応力を該金属層4 が変形することによって吸収し、
半導体素子3 に半導体素子3 と絶縁基体1 との間に発生
する熱応力によってクラックや割れ等が生じるのを有効
に防止することもできる。従って、金属層4 は取着する
半導体素子3 の寸法が6.0mm ×8.0mm程度の大きなもの
と成って絶縁基体1 に設けた凹部1aの底面積が80mm2 以
上となったときその厚みを25μm 以上の厚いものとして
おくことが好ましい。
ジウムはその粒径を銀の粒径に対し10〜40% 程度として
おくと、銅及びパラジウムが銀の粉末粒子間に均等に分
散し、その結果、金属層4 を絶縁基体1 の凹部1a底面に
より強固に層着させることができるとともに金属層4 表
面に酸化物膜が形成されるのをより有効に防止すること
ができる。更に前記金属層4 は取着する半導体素子3 の
寸法が6.0mm ×8.0mm 程度の大きなものと成って絶縁基
体1 に設けた凹部1aの底面積が80mm2 以上となったとき
その厚みを25μm 以上の厚いものとしておくと半導体素
子3 を絶縁基体1 の凹部1a底面に被着させた金属層4 上
に接着材5 を介して取着する際、金属層4 が半導体素子
3 と絶縁基体1 との熱膨張係数の相違に起因して発生す
る熱応力を該金属層4 が変形することによって吸収し、
半導体素子3 に半導体素子3 と絶縁基体1 との間に発生
する熱応力によってクラックや割れ等が生じるのを有効
に防止することもできる。従って、金属層4 は取着する
半導体素子3 の寸法が6.0mm ×8.0mm程度の大きなもの
と成って絶縁基体1 に設けた凹部1aの底面積が80mm2 以
上となったときその厚みを25μm 以上の厚いものとして
おくことが好ましい。
【００１９】また更に前記金属層4 はそれを構成する銀
の結晶粒径を焼成温度を約950 ℃の若干高めとすること
によって7.0 乃至14.0μm の大きさとすると銀結晶間の
間隙が少なくなるとともに金属層4 の表面粗さが中心線
平均粗さRaでRa=0.55 μm 程度の滑らかなものとなり、
その結果、金属層4 上に接着材5 を介して半導体素子3
を取着する際、接着材5 の金属層4 上での拡がりが極め
て良くなり、半導体素子3 を金属層4 に極めて強固に取
着することが可能となる。従って、金属層4 はそれを構
成する銀の結晶粒径を7.0 乃至14.0μm の大きさとして
おくことが好ましい。
の結晶粒径を焼成温度を約950 ℃の若干高めとすること
によって7.0 乃至14.0μm の大きさとすると銀結晶間の
間隙が少なくなるとともに金属層4 の表面粗さが中心線
平均粗さRaでRa=0.55 μm 程度の滑らかなものとなり、
その結果、金属層4 上に接着材5 を介して半導体素子3
を取着する際、接着材5 の金属層4 上での拡がりが極め
て良くなり、半導体素子3 を金属層4 に極めて強固に取
着することが可能となる。従って、金属層4 はそれを構
成する銀の結晶粒径を7.0 乃至14.0μm の大きさとして
おくことが好ましい。
【００２０】前記絶縁基体1 及び蓋体2 にはまたその相
対向する各々の主面に封止用の低融点ガラス層6a、6bが
予め被着形成されており、該絶縁基体1 及び蓋体2 の各
々に被着されている封止用の低融点ガラス層6a、6bを加
熱溶融させ、一体化させることにより絶縁基体1 と蓋体
2 とから成る容器内部に半導体素子3 を気密に封止す
る。前記絶縁基体1 及び蓋体2 の相対向する主面に被着
される封止用の低融点ガラス層6a、6bは、例えば酸化鉛
75.0重量％、酸化チタン9.0 重量％、酸化ホウ素7.5 重
量％、酸化亜鉛2.0 重量％等のガラスから成り、該ガラ
ス粉末に適当な有機溶剤、溶媒を添加混合して得たガラ
スペーストを従来周知のスクリーン印刷等の厚膜手法を
採用することにより絶縁基体1 及び蓋体2 の相対向する
各々の主面に被着される。
対向する各々の主面に封止用の低融点ガラス層6a、6bが
予め被着形成されており、該絶縁基体1 及び蓋体2 の各
々に被着されている封止用の低融点ガラス層6a、6bを加
熱溶融させ、一体化させることにより絶縁基体1 と蓋体
2 とから成る容器内部に半導体素子3 を気密に封止す
る。前記絶縁基体1 及び蓋体2 の相対向する主面に被着
される封止用の低融点ガラス層6a、6bは、例えば酸化鉛
75.0重量％、酸化チタン9.0 重量％、酸化ホウ素7.5 重
量％、酸化亜鉛2.0 重量％等のガラスから成り、該ガラ
ス粉末に適当な有機溶剤、溶媒を添加混合して得たガラ
スペーストを従来周知のスクリーン印刷等の厚膜手法を
採用することにより絶縁基体1 及び蓋体2 の相対向する
各々の主面に被着される。
【００２１】尚、前記封止用の低融点ガラス層6a、6bは
その熱膨張係数を絶縁基体1 及び蓋体2 の熱膨張係数に
近似した値にしておくと絶縁基体1 と蓋体2 とを封止用
低融点ガラス層6a、6bを介して接合し、容器を気密に封
止する際、絶縁基体1 及び蓋体2 と封止用低融点ガラス
層6a、6bとの間には両者の熱膨張係数の相違に起因する
熱応力が発生することは殆どなく、絶縁基体1 と蓋体2
とを封止用低融点ガラス層6a、6bを介し強固に接合する
ことが可能となる。従って、封止用低融点ガラス層6a、
6bはその熱膨張係数を絶縁基体1 及び蓋体2 の熱膨張係
数に合わせておくことが好ましい。
その熱膨張係数を絶縁基体1 及び蓋体2 の熱膨張係数に
近似した値にしておくと絶縁基体1 と蓋体2 とを封止用
低融点ガラス層6a、6bを介して接合し、容器を気密に封
止する際、絶縁基体1 及び蓋体2 と封止用低融点ガラス
層6a、6bとの間には両者の熱膨張係数の相違に起因する
熱応力が発生することは殆どなく、絶縁基体1 と蓋体2
とを封止用低融点ガラス層6a、6bを介し強固に接合する
ことが可能となる。従って、封止用低融点ガラス層6a、
6bはその熱膨張係数を絶縁基体1 及び蓋体2 の熱膨張係
数に合わせておくことが好ましい。
【００２２】また前記絶縁基体1 と蓋体2 との間には導
電性材料、例えばコバール(Fe-Ni-C合金) や42アロイ(F
e-Ni合金) 等の金属から成る外部リード端子7 が配され
ており、該外部リード端子7 は半導体素子3 の各電極が
ボンディングワイヤ8 を介して電気的に接続され、外部
リード端子7 を外部電気回路に接続することによって半
導体素子3 は外部電気回路と接続されることとなる。
電性材料、例えばコバール(Fe-Ni-C合金) や42アロイ(F
e-Ni合金) 等の金属から成る外部リード端子7 が配され
ており、該外部リード端子7 は半導体素子3 の各電極が
ボンディングワイヤ8 を介して電気的に接続され、外部
リード端子7 を外部電気回路に接続することによって半
導体素子3 は外部電気回路と接続されることとなる。
【００２３】前記外部リード端子7 は、絶縁基体1 と蓋
体2 とから成る容器を封止用の低融点ガラス層6a、6bを
溶融一体化させて気密封止する際に同時に絶縁基体1 と
蓋体2 の間に取着固定される。
体2 とから成る容器を封止用の低融点ガラス層6a、6bを
溶融一体化させて気密封止する際に同時に絶縁基体1 と
蓋体2 の間に取着固定される。
【００２４】尚、前記外部リード端子7 は外部電気回路
との電気的導通を良好とするために、また酸化腐食する
のを有効に防止するためにその外表面にニッケル、金等
の良導電性で、且つ耐蝕性に優れた金属を1.0 乃至20.0
μm の厚みにメッキにより層着させておくことが好まし
い。
との電気的導通を良好とするために、また酸化腐食する
のを有効に防止するためにその外表面にニッケル、金等
の良導電性で、且つ耐蝕性に優れた金属を1.0 乃至20.0
μm の厚みにメッキにより層着させておくことが好まし
い。
【００２５】かくしてこの半導体素子収納用パッケージ
によれば、絶縁基体1 に設けた凹部1a底面の金属層4 上
に金、金 シリコン共晶半田等から成る接着材5 を介し
て半導体素子3 を取着固定するとともに該半導体素子3
の各電極をボンディングワイヤ8 により外部リード端子
7 に接続させ、しかる後、絶縁基体1 と蓋体2 とをその
両者の相対向する主面に予め被着させておいた封止用低
融点ガラス層6a、6bを溶融一体化させることによって接
合すると絶縁基体と蓋体とから成る容器内部に半導体素
子3 が気密に封止されて最終製品としての半導体装置と
なる。
によれば、絶縁基体1 に設けた凹部1a底面の金属層4 上
に金、金 シリコン共晶半田等から成る接着材5 を介し
て半導体素子3 を取着固定するとともに該半導体素子3
の各電極をボンディングワイヤ8 により外部リード端子
7 に接続させ、しかる後、絶縁基体1 と蓋体2 とをその
両者の相対向する主面に予め被着させておいた封止用低
融点ガラス層6a、6bを溶融一体化させることによって接
合すると絶縁基体と蓋体とから成る容器内部に半導体素
子3 が気密に封止されて最終製品としての半導体装置と
なる。
【００２６】尚、本考案は上述の実施例に限定されるも
のではなく、本考案の要旨を逸脱しない範囲であれば種
々の変更は可能であり、例えば低融点ガラスによって絶
縁基体と蓋体とから成る容器を気密封止するガラス封止
型の半導体素子収納用パッケージの他に複数枚の未焼成
セラミックシートを積層し、焼結一体化させて成るマル
チレイヤーの半導体素子収納用パッケージにも適用可能
である。
のではなく、本考案の要旨を逸脱しない範囲であれば種
々の変更は可能であり、例えば低融点ガラスによって絶
縁基体と蓋体とから成る容器を気密封止するガラス封止
型の半導体素子収納用パッケージの他に複数枚の未焼成
セラミックシートを積層し、焼結一体化させて成るマル
チレイヤーの半導体素子収納用パッケージにも適用可能
である。
【００２７】
【考案の効果】本考案の半導体素子収納用パッケージに
よれば、パッケージの容器を構成する絶縁基体の凹部底
面に銀に銅を0.3 乃至1.0 重量％、パラジウムを1.0 重
量％以上含有させて成る金属層を層着させたことから金
属層を絶縁基体の凹部底面に層着させる際、その層着の
強度を極めて強固とするとともに金属層表面に酸化物膜
が形成されるのを有効に防止して金属層上に半導体素子
を極めて強固に取着することが可能となる。
よれば、パッケージの容器を構成する絶縁基体の凹部底
面に銀に銅を0.3 乃至1.0 重量％、パラジウムを1.0 重
量％以上含有させて成る金属層を層着させたことから金
属層を絶縁基体の凹部底面に層着させる際、その層着の
強度を極めて強固とするとともに金属層表面に酸化物膜
が形成されるのを有効に防止して金属層上に半導体素子
を極めて強固に取着することが可能となる。
【図１】本考案の半導体素子収納用パッケージの一実施
例を示す断面図である。
例を示す断面図である。
１・・・絶縁基体 １ａ・・凹部 ２・・・蓋体 ３・・・半導体素子 ４・・・金属層 ５・・・接着材 ７・・・外部リード端子
───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 昭60−121731（ＪＰ，Ａ) 特開 平２−238640（ＪＰ，Ａ) 特開 平３−19246（ＪＰ，Ａ) 特開 昭63−229843（ＪＰ，Ａ) 特開 昭63−54755（ＪＰ，Ａ) 特開 平２−7534（ＪＰ，Ａ) 特開 平４−323853（ＪＰ，Ａ) 特開 昭56−167339（ＪＰ，Ａ) 特開 昭61−150352（ＪＰ，Ａ) 特開 昭60−189954（ＪＰ，Ａ)
Claims (1)
- 【請求項１】半導体素子を収容するための凹部を有する
絶縁基体と蓋体とから成る半導体素子収納用パッケージ
において、前記絶縁基体の凹部底面に、銀に銅を0.3 乃
至1.0 重量％、パラジウムを1.0 重量％以上含有させて
成る金属層を層着させたことを特徴とする半導体素子収
納用パッケージ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1991038423U JP2538846Y2 (ja) | 1991-05-28 | 1991-05-28 | 半導体素子収納用パッケージ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1991038423U JP2538846Y2 (ja) | 1991-05-28 | 1991-05-28 | 半導体素子収納用パッケージ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH04131948U JPH04131948U (ja) | 1992-12-04 |
| JP2538846Y2 true JP2538846Y2 (ja) | 1997-06-18 |
Family
ID=31919932
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1991038423U Expired - Fee Related JP2538846Y2 (ja) | 1991-05-28 | 1991-05-28 | 半導体素子収納用パッケージ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2538846Y2 (ja) |
-
1991
- 1991-05-28 JP JP1991038423U patent/JP2538846Y2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH04131948U (ja) | 1992-12-04 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2538846Y2 (ja) | 半導体素子収納用パッケージ | |
| JP2538845Y2 (ja) | 半導体素子収納用パッケージ | |
| JP2750237B2 (ja) | 電子部品収納用パッケージ | |
| JP2548964Y2 (ja) | 半導体素子収納用パッケージ | |
| JP2801449B2 (ja) | 半導体素子収納用パッケージ | |
| JP2515659Y2 (ja) | 半導体素子収納用パッケージ | |
| JP2685083B2 (ja) | 半導体素子収納用パッケージの製造方法 | |
| JP2931468B2 (ja) | 電子部品収納用パッケージ | |
| JP3426741B2 (ja) | 半導体素子収納用パッケージ | |
| JP2740604B2 (ja) | 半導体装置 | |
| JP2851740B2 (ja) | 電子部品収納用パッケージ | |
| JP2514910Y2 (ja) | 半導体素子収納用パッケージ | |
| JP3318449B2 (ja) | 半導体素子収納用パッケージ | |
| JP3176267B2 (ja) | 半導体素子収納用パッケージ | |
| JP2750255B2 (ja) | 電子部品収納用パッケージ | |
| JPH05326738A (ja) | 半導体素子収納用パッケージ | |
| JP2813072B2 (ja) | 半導体素子収納用パッケージ | |
| JP2792636B2 (ja) | 半導体素子収納用パッケージ | |
| JP2866962B2 (ja) | 半導体素子収納用パッケージの製造方法 | |
| JP2552554Y2 (ja) | 半導体素子収納用パッケージ | |
| JP3117387B2 (ja) | 半導体素子収納用パッケージ | |
| JPH0745962Y2 (ja) | 半導体素子収納用パッケージ | |
| JPH0982829A (ja) | 半導体素子収納用パッケージ | |
| JPH0629330A (ja) | 半導体装置 | |
| JPH0936145A (ja) | 半導体装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |