JP3318449B2 - 半導体素子収納用パッケージ - Google Patents

半導体素子収納用パッケージ

Info

Publication number
JP3318449B2
JP3318449B2 JP28783894A JP28783894A JP3318449B2 JP 3318449 B2 JP3318449 B2 JP 3318449B2 JP 28783894 A JP28783894 A JP 28783894A JP 28783894 A JP28783894 A JP 28783894A JP 3318449 B2 JP3318449 B2 JP 3318449B2
Authority
JP
Japan
Prior art keywords
weight
glass
lid
integrated circuit
semiconductor integrated
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP28783894A
Other languages
English (en)
Other versions
JPH08148593A (ja
Inventor
崇 柴田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kyocera Corp
Original Assignee
Kyocera Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kyocera Corp filed Critical Kyocera Corp
Priority to JP28783894A priority Critical patent/JP3318449B2/ja
Publication of JPH08148593A publication Critical patent/JPH08148593A/ja
Application granted granted Critical
Publication of JP3318449B2 publication Critical patent/JP3318449B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321Disposition
    • H01L2224/32151Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732Location after the connecting process
    • H01L2224/73251Location after the connecting process on different surfaces
    • H01L2224/73265Layer and wire connectors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161Cap
    • H01L2924/1615Shape
    • H01L2924/16152Cap comprising a cavity for hosting the device, e.g. U-shaped cap

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は半導体素子を収容するた
めの半導体素子収納用パッケージに関し、より詳細には
ガラス熔着によってパッケージの封止を行うガラス封止
型半導体素子収納用パッケージに関するものである。
【0002】
【従来の技術】従来、半導体素子、特に半導体集積回路
素子を収容するための半導体素子収納用パッケージは酸
化アルミニウム質焼結体等の電気絶縁材料から成り、中
央部に半導体集積回路素子を収容する空所を形成するた
めの凹部を有し、上面に封止用のガラス部材が被着され
た絶縁基体と、同じく酸化アルミニウム質焼結体等の電
気絶縁材料から成り、中央部に半導体集積回路素子を収
容する空所を形成するための凹部を有し、下面に封止用
のガラス部材が被着された蓋体と、内部に収容する半導
体集積回路素子を外部の電気回路に電気的に接続するた
めの外部リード端子とから構成されており、絶縁基体の
上面に外部リード端子を載置させるとともに予め被着さ
せておいたガラス部材を溶融させることによって外部リ
ード端子を絶縁基体に仮止めし、次に前記絶縁基体の凹
部に半導体集積回路素子を取着固定するとともに該半導
体集積回路素子の各電極をボンディングワイヤを介して
外部リード端子に接続し、しかる後、絶縁基体と蓋体と
をその相対向する各々の主面に被着させておいた封止用
のガラス部材を溶融一体化させ、絶縁基体と蓋体とから
成る絶縁容器を気密に封止することによって製品として
の半導体装置となる。
【0003】なお、前記封止用のガラス部材としては一
般に酸化鉛56.0乃至66.0重量%、酸化ホウ素4.0 乃至1
4.0重量%、酸化珪素1.0 乃至6.0 重量%、酸化ビスマ
ス0.5乃至5.0 重量%、酸化亜鉛0.5 乃至3.0 重量%を
含むガラス成分にフィラーとしてのコージェライト系化
合物を9.0 乃至19.0重量%、チタン酸錫系化合物を10.0
乃至20.0重量%添加したガラスが使用されている。
【0004】
【発明が解決しようとする課題】しかしながら、この従
来の半導体素子収納用パッケージにおいては、絶縁容器
を気密に封止するガラス部材の軟化溶融温度が約450 ℃
程度あること、近時の半導体集積回路素子は高密度化、
高集積化に伴って耐熱性が低下してきたこと等から絶縁
基体と蓋体とをガラス部材で接合し、絶縁基体と蓋体と
から成る絶縁容器内部に半導体集積回路素子を気密に収
容する場合、ガラス部材を溶融させる熱が内部に収容す
る半導体集積回路素子に作用して半導体集積回路素子の
特性に劣化を招来させ、半導体集積回路素子を正常に作
動させることができないという欠点を有していた。
【0005】そのため、最近では半導体素子収納用パッ
ケージとして絶縁基体と蓋体とを接合させ、絶縁容器を
気密に封止するガラス部材として軟化溶融温度が400 ℃
以下のものが要求されるようになってきた。
【0006】
【発明の目的】本発明は上記欠点に鑑み案出されたもの
で、その目的は絶縁基体と蓋体とから成る絶縁容器内部
に半導体集積回路素子を、該半導体集積回路素子に特性
の劣化を招来することなく気密に収容し、半導体集積回
路素子を長期間にわたり正常に作動させることができる
半導体素子収納用パッケージを提供することにある。
【0007】
【課題を解決するための手段】本発明は絶縁基体と蓋体
との間に外部リード端子を挟み、絶縁基体と蓋体と外部
リード端子とをガラス部材で接合することによって内部
に半導体素子を気密に収容する半導体素子収納用パッケ
ージであって、前記ガラス部材を酸化鉛35.0乃至55.0重
量%、酸化ビスマス5.0乃至15.0重量%、酸化ホウ素2.0
乃至6.0重量%および酸化アルミニウム1.0乃至3.0重量
から成り、軟化溶融温度が400℃以下のガラス成分に
フィラーとしてのウイレマイト系化合物を15.0乃至35.0
重量%、チタン酸鉛系化合物を5.0乃至10.0重量%添加
したガラスで形成したことを特徴とするものである。
【0008】
【作用】本発明の半導体素子収納用パッケージによれ
ば、絶縁基体と蓋体とから成る絶縁容器を封止し、且つ
外部リード端子を絶縁容器に取着するガラス部材とし
て、酸化鉛35.0乃至55.0重量%、酸化ビスマス5.0乃至1
5.0重量%、酸化ホウ素2.0乃至6.0重量%および酸化ア
ルミニウム1.0乃至3.0重量%から成るガラス成分にフィ
ラーとしてのウイレマイト系化合物を15.0乃至35.0重量
%、チタン酸鉛系化合物を5.0乃至10.0重量%添加した
軟化溶融温度が350℃と低いガラスを使用したことか
ら絶縁基体と蓋体と外部リード端子をガラス部材で接合
し、絶縁基体と蓋体とから成る絶縁容器内部に半導体集
積回路素子を気密に収容する際、ガラス部材を溶融させ
る熱が内部に収容する半導体集積回路素子に作用しても
半導体集積回路素子に特性劣化を招来させることはな
く、その結果、半導体集積回路素子を長期間にわたり正
常に作動させることが可能となる。
【0009】
【実施例】次に本発明を添付図面に基づき詳細に説明す
る。図1は本発明の半導体素子収納用パッケージの一実
施例を示し、1は絶縁基体、2は蓋体である。この絶縁
基体1と蓋体2とで半導体集積回路素子3を収容する絶
縁容器4が構成される。
【0010】前記絶縁基体1及び蓋体2はそれぞれの中
央部に半導体集積回路素子3を収容する空所を形成する
ための凹部が設けてあり、絶縁基体1の凹部1a底面に
は半導体集積回路素子3がガラス、樹脂、ロウ材等の接
着剤を介して接着固定される。
【0011】前記絶縁基体1及び蓋体2は酸化アルミニ
ウム質焼結体、ムライト質焼結体、窒化アルミニウム質
焼結体、炭化珪素質焼結体等の電気絶縁材料から成り、
例えば酸化アルミニウム質焼結体から成る場合、アルミ
ナ(Al 2 O 3 ) 、シリカ(SiO2 ) 、カルシア(CaO) 、マ
グネシア(MgO) 等に適当な有機溶剤、溶媒を添加混合し
た原料粉末を図1に示す絶縁基体1及び蓋体2の形状に
対応したプレス型内に充填させるとともに一定圧力を印
加して成形し、しかる後、前記成形品を約1600℃の
温度で焼成することによって製作される。
【0012】また前記絶縁基体1及び蓋体2はその相対
向する各々の主面にガラス部材5、6が予め厚さ0.3
mm程度に被着形成されており、該絶縁基体1及び蓋体
2の各々の主面に被着されているガラス部材5、6を加
熱溶融させ、一体化させることによって絶縁基体1と蓋
体2とから成る絶縁容器4内部に半導体集積回路素子3
が気密に収容される。
【0013】前記絶縁基体1及び蓋体2の相対向する主
面に被着されるガラス部材5、6は酸化鉛35.0乃至55.0
重量%、酸化ビスマス5.0乃至15.0重量%、酸化ホウ素
2.0乃至6.0重量%および酸化アルミニウム1.0乃至3.0重
量%から成るガラス成分にフィラーとしてのウイレマイ
ト系化合物を15.0乃至35.0重量%、チタン酸鉛系化合物
を5.0乃至10.0重量%添加したガラスから成り、該ガラ
ス粉末に適当な有機溶剤、溶媒を添加混合して得たガラ
スペーストを従来周知のスクリーン印刷等の厚膜手法を
採用することにより絶縁基体1及び蓋体2の相対向する
各々の主面に厚さ0.3mm程度に被着される。
【0014】前記酸化鉛、酸化ビスマス、酸化ホウ素等
から成るガラス部材5、6はその軟化溶融温度350
℃と低く、そのためガラス部材5、6を加熱溶融させ、
一体化させることによって絶縁基体1と蓋体2とから成
る絶縁容器4内部に半導体集積回路素子3を気密に収容
する際、ガラス部材5、6を溶融させる熱が内部に収容
する半導体集積回路素子3に作用しても半導体集積回路
素子3に特性劣化を招来させることはなく、その結果、
半導体集積回路素子3を長期間にわたり正常に作動させ
ることが可能となる。
【0015】尚、前記ガラス部材5、6はそれを構成す
る酸化鉛(PbO) が35.0重量%未満であるとガラスの軟化
溶融温度が高くなり、ガラス部材5、6を介して絶縁容
器4を気密封止する際、ガラス部材5、6を軟化溶融さ
せる熱によって半導体集積回路素子3に特性劣化を招来
させ、また55.0重量%を越えるとガラスの耐薬品性が劣
化し、絶縁容器4の気密封止の信頼性が大きく低下する
ため酸化鉛(PbO) はその量が35.0乃至55.0重量%の範囲
に特定される。
【0016】また酸化ビスマス(Bi 2 O 3 ) はその量が
5.0 重量%未満であるとガラスの軟化溶融温度が高くな
り、ガラス部材5、6を介して絶縁容器4を気密封止す
る際、ガラス部材5、6を軟化溶融させる熱によって半
導体集積回路素子3に特性劣化を招来させ、また15.0重
量%を越えるとガラスの結晶化が進んで流動性が劣化
し、絶縁容器4の気密封止が困難となるため酸化ビスマ
ス(Bi 2 O 3 ) はその量が5.0 乃至15.0重量%の範囲に
特定される。
【0017】また酸化ホウ素(B2 O 3 ) はその量が2.0
重量%未満であるとガラスの熱膨張係数が絶縁基体1や
蓋体2の熱膨張係数と合わなくなり、また6.0 重量%を
越えるとガラスの耐薬品性が劣化し、絶縁容器4の気密
封止の信頼性が大きく低下するため酸化ホウ素(B2 O
3 ) はその量が2.0 乃至6.0 重量%の範囲に特定され
る。
【0018】また酸化アルミニウム(Al 2 O 3 ) はその
量が1.0 重量%未満であるとガラスの軟化溶融温度が高
くなり、ガラス部材5、6を介して絶縁容器4を気密封
止する際、ガラス部材5、6を軟化溶融させる熱によっ
て半導体集積回路素子3に特性劣化を招来させ、また3.
0 重量%を越えるとガラスの耐薬品性が劣化し、絶縁容
器4の気密封止の信頼性が大きく低下するため酸化アル
ミニウム(Al 2 O 3 )はその量が1.0 乃至3.0 重量%の
範囲に特定される。
【0019】更にフィラーとして添加されるウイレマイ
ト系化合物(2ZnO ・SiO 2 ) はその量が15.0重量%未満
であるとガラスの熱膨張係数が絶縁基体1や蓋体2の熱
膨張係数と合わなくなり、また35.0重量%を越えるとガ
ラスの流動性が劣化し、絶縁容器4の気密封止が困難と
なるためウイレマイト系化合物(2ZnO ・SiO 2 ) はその
量が15.0乃至35.0重量%の範囲に特定される。
【0020】また更にフィラーとして添加されるチタン
酸鉛系化合物はその量が5.0 重量%未満であるとガラス
の熱膨張係数が絶縁基体1や蓋体2の熱膨張係数と合わ
なくなり、また10.0重量%を越えるとガラスの流動性が
劣化し、絶縁容器4の気密封止が困難となるためチタン
酸鉛系化合物はその量が5.0 乃至10.0重量%の範囲に特
定される。
【0021】前記絶縁基体1と蓋体2との間にはまた導
電性材料、例えば鉄ニッケルコバルト合金や鉄
ッケル合金等の金属材料から成る外部リード端子7が配
されており、該外部リード端子7には半導体集積回路素
子3の各電極がボンディングワイヤ8を介して電気的に
接続され、外部リード端子7を外部電気回路に接続する
ことによって半導体集積回路素子3は外部電気回路と接
続されることとなる。
【0022】前記外部リード端子7は、絶縁基体1と蓋
体2とから成る絶縁容器4をガラス部材5、6を溶融一
体化させて気密封止する際に同時に絶縁基体1と蓋体2
との間に取着固定される。
【0023】尚、前記外部リード端子7は鉄ニッケル
コバルト合金等のインゴット(塊)を従来周知の圧延
加工法及び打ち抜き加工法を採用し、所定の板状に成形
することによって製作される。
【0024】また前記外部リード端子7はその外表面に
ニッケル、金等の良導電性で、且つ耐蝕性に優れた金属
を1.0 乃至20.0μm の厚みにメッキ法により層着させて
おくと外部リード端子7の酸化腐食を有効に防止するこ
とができるとともに外部リード端子7と外部電気回路と
の電気的導通を良好となすことができる。従って、前記
外部リード端子7はその外表面にニッケル、金等の良導
電性で、且つ耐蝕性に優れた金属を1.0 乃至20.0μm の
厚みにメッキ法により層着させておくことが好ましい。
【0025】かくしてこの半導体素子収納用パッケージ
によれば、絶縁基体1の上面に設けた凹部1a底面に接
着剤を介して半導体集積回路素子3を接着固定するとと
もに該半導体集積回路素子3の各電極をボンディングワ
イヤ8により外部リード端子7に接続させ、しかる後、
絶縁基体1と蓋体2とをその両者の相対向する主面に予
め被着させておいたガラス部材5、6を溶融一体化さ
せ、接合すると絶縁基体1と蓋体2とから成る絶縁容器
4内部に半導体集積回路素子3が気密に封止されて最終
製品としての半導体装置となる。
【0026】尚、本発明は上述の実施例に限定されるも
のではなく、本発明の要旨を逸脱しない範囲であれば種
々の変更は可能である。
【0027】
【発明の効果】本発明の半導体素子収納用パッケージに
よれば、絶縁基体と蓋体とから成る絶縁容器を封止し、
且つ外部リード端子を絶縁容器に取着するガラス部材と
して、酸化鉛35.0乃至55.0重量%、酸化ビスマス5.0乃
至15.0重量%、酸化ホウ素2.0乃至6.0重量%および酸化
アルミニウム1.0乃至3.0重量%から成るガラス成分にフ
ィラーとしてのウイレマイト系化合物を15.0乃至35.0重
量%、チタン酸鉛系化合物を5.0乃至10.0重量%添加し
た軟化溶融温度が350℃と低いガラスを使用したこと
から絶縁基体と蓋体と外部リード端子をガラス部材で接
合し、絶縁基体と蓋体とから成る絶縁容器内部に半導体
集積回路素子を気密に収容する際、ガラス部材を溶融さ
せる熱が内部に収容する半導体集積回路素子に作用して
も半導体集積回路素子に特性劣化を招来させることはな
く、その結果、半導体集積回路素子を長期間にわたり正
常に作動させることが可能となる。
【図面の簡単な説明】
【図1】本発明の半導体素子収納用パッケージの一実施
例を示す断面図である。
【符号の説明】
1・・・・絶縁基体 2・・・・蓋体 3・・・・半導体集積回路素子 4・・・・絶縁容器 5、6・・ガラス部材 7・・・・外部リード端子

Claims (1)

    (57)【特許請求の範囲】
  1. 【請求項1】絶縁基体と蓋体との間に外部リード端子を
    挟み、絶縁基体と蓋体と外部リード端子とをガラス部材
    で接合することによって内部に半導体素子を気密に収容
    する半導体素子収納用パッケージであって、前記ガラス
    部材を酸化鉛35.0乃至55.0重量%、酸化ビスマス5.0乃
    至15.0重量%、酸化ホウ素2.0乃至6.0重量%および酸化
    アルミニウム1.0乃至3.0重量%から成り、軟化溶融温度
    が400℃以下のガラス成分にフィラーとしてのウイレマ
    イト系化合物を15.0乃至35.0重量%、チタン酸鉛系化合
    物を5.0乃至10.0重量%添加したガラスで形成したこと
    を特徴とする半導体素子収納用パッケージ。
JP28783894A 1994-11-22 1994-11-22 半導体素子収納用パッケージ Expired - Fee Related JP3318449B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP28783894A JP3318449B2 (ja) 1994-11-22 1994-11-22 半導体素子収納用パッケージ

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP28783894A JP3318449B2 (ja) 1994-11-22 1994-11-22 半導体素子収納用パッケージ

Publications (2)

Publication Number Publication Date
JPH08148593A JPH08148593A (ja) 1996-06-07
JP3318449B2 true JP3318449B2 (ja) 2002-08-26

Family

ID=17722431

Family Applications (1)

Application Number Title Priority Date Filing Date
JP28783894A Expired - Fee Related JP3318449B2 (ja) 1994-11-22 1994-11-22 半導体素子収納用パッケージ

Country Status (1)

Country Link
JP (1) JP3318449B2 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4514355B2 (ja) * 2001-04-20 2010-07-28 京セラ株式会社 電子部品収納用容器

Also Published As

Publication number Publication date
JPH08148593A (ja) 1996-06-07

Similar Documents

Publication Publication Date Title
JP3318449B2 (ja) 半導体素子収納用パッケージ
JP2922719B2 (ja) 半導体素子収納用パッケージ
JP2962939B2 (ja) 半導体素子収納用パッケージ
JP3292609B2 (ja) 半導体素子収納用パッケージ
JP2750237B2 (ja) 電子部品収納用パッケージ
JP2922718B2 (ja) 半導体素子収納用パッケージ
JP2801449B2 (ja) 半導体素子収納用パッケージ
JP3117387B2 (ja) 半導体素子収納用パッケージ
JP4514355B2 (ja) 電子部品収納用容器
JP2842716B2 (ja) 半導体素子収納用パッケージ
JP2931481B2 (ja) 半導体素子収納用パッケージ
JPH0629330A (ja) 半導体装置
JP2997367B2 (ja) 半導体素子収納用パッケージ
JP2873130B2 (ja) 半導体素子収納用パッケージ
JP2555178Y2 (ja) 半導体素子収納用パッケージ
JP2552554Y2 (ja) 半導体素子収納用パッケージ
JP2545401Y2 (ja) 半導体素子収納用パッケージ
JP2545402Y2 (ja) 半導体素子収納用パッケージ
JP2750256B2 (ja) 半導体素子収納用パッケージ
JPH05121581A (ja) 半導体素子収納用パツケージ
JP2545400Y2 (ja) 半導体素子収納用パッケージ
JP3207075B2 (ja) 半導体素子収納用パッケージ
JPH0521630A (ja) ガラス封止型半導体素子収納用パツケージ
JPH05326738A (ja) 半導体素子収納用パッケージ
JP2001210739A (ja) 電子部品収納用容器

Legal Events

Date Code Title Description
FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090614

Year of fee payment: 7

LAPS Cancellation because of no payment of annual fees