JPH0637196A - 半導体素子収納用パッケージ - Google Patents
半導体素子収納用パッケージInfo
- Publication number
- JPH0637196A JPH0637196A JP4189147A JP18914792A JPH0637196A JP H0637196 A JPH0637196 A JP H0637196A JP 4189147 A JP4189147 A JP 4189147A JP 18914792 A JP18914792 A JP 18914792A JP H0637196 A JPH0637196 A JP H0637196A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- semiconductor element
- insulating frame
- metal layer
- insulating
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/161—Cap
- H01L2924/1615—Shape
- H01L2924/16195—Flat cap [not enclosing an internal cavity]
Landscapes
- Lead Frames For Integrated Circuits (AREA)
Abstract
(57)【要約】
【目的】基体本体に蓋体を半田から成る封止材を介して
強固に接合させ、基体本体と蓋体とから成る容器内部に
半導体素子を気密に封入することによって半導体素子を
長期間にわたり正常、且つ安定に作動させることができ
る半導体素子収納用パッケージを提供することにある。 【構成】半導体素子３が載置される載置部４ａを有する
絶縁基体４上に、前記載置部４ａを囲繞するとともに上
面にメタライズ金属層５ａが被着された絶縁枠体５を、
その間に外部リード端子６を挟んでガラス付けして成る
基体本体１と、前記絶縁枠体５上面のメタライズ金属層
５ａに半田から成る封止材９を介して取着される蓋体２
とで構成される半導体素子収納用パッケージであって、
前記絶縁枠体５上面のメタライズ金属層５ａは銀ーパラ
ジウムから成り、且つ表面がニッケル、鉛、錫、金もし
くはこれらの合金の１種から成るメッキ層５ｂで被覆さ
れている。
強固に接合させ、基体本体と蓋体とから成る容器内部に
半導体素子を気密に封入することによって半導体素子を
長期間にわたり正常、且つ安定に作動させることができ
る半導体素子収納用パッケージを提供することにある。 【構成】半導体素子３が載置される載置部４ａを有する
絶縁基体４上に、前記載置部４ａを囲繞するとともに上
面にメタライズ金属層５ａが被着された絶縁枠体５を、
その間に外部リード端子６を挟んでガラス付けして成る
基体本体１と、前記絶縁枠体５上面のメタライズ金属層
５ａに半田から成る封止材９を介して取着される蓋体２
とで構成される半導体素子収納用パッケージであって、
前記絶縁枠体５上面のメタライズ金属層５ａは銀ーパラ
ジウムから成り、且つ表面がニッケル、鉛、錫、金もし
くはこれらの合金の１種から成るメッキ層５ｂで被覆さ
れている。
Description
【０００１】
【産業上の利用分野】本発明は半導体素子を収容するた
めの半導体素子収納用パッケージの改良に関するもので
ある。
めの半導体素子収納用パッケージの改良に関するもので
ある。
【０００２】
【従来の技術】従来、半導体素子、特に半導体集積回路
素子を収容するための半導体素子収納用パッケージは図
２に示すように、上面中央部に半導体素子21が載置固定
される載置部22a を有する絶縁基体22と、該絶縁基体22
の半導体素子載置部22a を囲繞するように中央部に開孔
を有し、且つ前記絶縁基体22と同一の外径寸法を有する
絶縁枠体23と、内部に収容する半導体素子21を外部の電
気回路に電気的に接続するための外部リード端子24と、
金属製の蓋体25とから構成されており、絶縁基体22の上
面に外部リード端子24及び絶縁枠体23を順次載置させ、
各々を低融点のガラス26で接着固定することによって基
体本体Ａを作成し、しかる後、前記基体本体Ａの絶縁枠
体23で囲まれた内側に位置する絶縁基体22の半導体素子
載置部22aに半導体素子21を載置固定させるとともに半
導体素子21の各電極をボンディングワイヤ27を介して外
部リード端子24に接続させ、最後に絶縁枠体23の上部に
蓋体25を半田から成る封止材28を介し接合させ、基体本
体Ａと蓋体25とから成る容器内部に半導体素子21を気密
に封止することによって最終製品としての半導体装置と
なる。
素子を収容するための半導体素子収納用パッケージは図
２に示すように、上面中央部に半導体素子21が載置固定
される載置部22a を有する絶縁基体22と、該絶縁基体22
の半導体素子載置部22a を囲繞するように中央部に開孔
を有し、且つ前記絶縁基体22と同一の外径寸法を有する
絶縁枠体23と、内部に収容する半導体素子21を外部の電
気回路に電気的に接続するための外部リード端子24と、
金属製の蓋体25とから構成されており、絶縁基体22の上
面に外部リード端子24及び絶縁枠体23を順次載置させ、
各々を低融点のガラス26で接着固定することによって基
体本体Ａを作成し、しかる後、前記基体本体Ａの絶縁枠
体23で囲まれた内側に位置する絶縁基体22の半導体素子
載置部22aに半導体素子21を載置固定させるとともに半
導体素子21の各電極をボンディングワイヤ27を介して外
部リード端子24に接続させ、最後に絶縁枠体23の上部に
蓋体25を半田から成る封止材28を介し接合させ、基体本
体Ａと蓋体25とから成る容器内部に半導体素子21を気密
に封止することによって最終製品としての半導体装置と
なる。
【０００３】尚、前記半導体素子収納用パッケージは絶
縁枠体23の上面に予め銀ーパラジウムから成るメタライ
ズ金属層29が被着されており、該メタライズ金属層29に
蓋体25を半田から成る封止材28で接合させることによっ
て蓋体25が基体本体Ａに接合される。
縁枠体23の上面に予め銀ーパラジウムから成るメタライ
ズ金属層29が被着されており、該メタライズ金属層29に
蓋体25を半田から成る封止材28で接合させることによっ
て蓋体25が基体本体Ａに接合される。
【０００４】
【発明が解決しようとする課題】しかしながら、この従
来の半導体素子収納用パッケージは絶縁枠体23の上面に
被着させたメタライズ金属層29が銀ーパラジウムから成
っており、該銀ーパラジウムは表面が酸化され易く、一
旦、表面に酸化物膜が形成されると半田との濡れ性が大
きく劣化し、絶縁枠体23に被着させたメタライズ金属層
29と封止材28としての半田との接合強度が低下し、最終
的には蓋体25を基体本体Ａに強固に接合させることが困
難となる欠点を有していた。
来の半導体素子収納用パッケージは絶縁枠体23の上面に
被着させたメタライズ金属層29が銀ーパラジウムから成
っており、該銀ーパラジウムは表面が酸化され易く、一
旦、表面に酸化物膜が形成されると半田との濡れ性が大
きく劣化し、絶縁枠体23に被着させたメタライズ金属層
29と封止材28としての半田との接合強度が低下し、最終
的には蓋体25を基体本体Ａに強固に接合させることが困
難となる欠点を有していた。
【０００５】
【発明の目的】本発明は上記欠点に鑑み案出されたもの
で、その目的は基体本体に蓋体を半田から成る封止材を
介して強固に接合させ、基体本体と蓋体とから成る容器
内部に半導体素子を気密に封入することによって半導体
素子を長期間にわたり正常、且つ安定に作動させること
ができる半導体素子収納用パッケージを提供することに
ある。
で、その目的は基体本体に蓋体を半田から成る封止材を
介して強固に接合させ、基体本体と蓋体とから成る容器
内部に半導体素子を気密に封入することによって半導体
素子を長期間にわたり正常、且つ安定に作動させること
ができる半導体素子収納用パッケージを提供することに
ある。
【０００６】
【課題を解決するための手段】本発明は半導体素子が載
置される載置部を有する絶縁基体上に、前記載置部を囲
繞するとともに上面にメタライズ金属層が被着された絶
縁枠体を、その間に外部リード端子を挟んでガラス付け
して成る基体本体と、前記絶縁枠体上面のメタライズ金
属層に半田から成る封止材を介して取着される蓋体とで
構成される半導体素子収納用パッケージであって、前記
絶縁枠体上面のメタライズ金属層は銀ーパラジウムから
成り、且つ表面がニッケル、鉛、錫、金、もしくはこれ
らの合金の少なくとも１種から成るメッキ層で被覆され
ていることを特徴とするものである。
置される載置部を有する絶縁基体上に、前記載置部を囲
繞するとともに上面にメタライズ金属層が被着された絶
縁枠体を、その間に外部リード端子を挟んでガラス付け
して成る基体本体と、前記絶縁枠体上面のメタライズ金
属層に半田から成る封止材を介して取着される蓋体とで
構成される半導体素子収納用パッケージであって、前記
絶縁枠体上面のメタライズ金属層は銀ーパラジウムから
成り、且つ表面がニッケル、鉛、錫、金、もしくはこれ
らの合金の少なくとも１種から成るメッキ層で被覆され
ていることを特徴とするものである。
【０００７】
【実施例】次に本発明を添付図面に基づき詳細に説明す
る。図1 は本発明の半導体素子収納用パッケージの一実
施例を示し、1 は基体本体、2 は蓋体ある。この基体本
体1 と蓋体2 とで半導体素子3 を収容する容器が構成さ
れる。
る。図1 は本発明の半導体素子収納用パッケージの一実
施例を示し、1 は基体本体、2 は蓋体ある。この基体本
体1 と蓋体2 とで半導体素子3 を収容する容器が構成さ
れる。
【０００８】前記基体本体1 は絶縁基体4 と絶縁枠体5
と複数個の外部リード端子6 とからなり、前記絶縁基体
4 の上面中央部には半導体素子3 を載置固定するための
載置部4aを有し、該載置部4aには半導体素子3 がガラ
ス、樹脂等の接着剤を介して接着固定される。
と複数個の外部リード端子6 とからなり、前記絶縁基体
4 の上面中央部には半導体素子3 を載置固定するための
載置部4aを有し、該載置部4aには半導体素子3 がガラ
ス、樹脂等の接着剤を介して接着固定される。
【０００９】前記絶縁基体1 は酸化アルミニウム質焼結
体、ムライト質焼結体、窒化アルミニウム質焼結体、炭
化珪素質焼結体等の電気絶縁材料から成り、例えば酸化
アルミニウム質焼結体よりなる場合にはアルミナ(Al 2
O 3 ) 、シリカ(SiO2 ) 、マグネシア(MgO) 、カルシア
(CaO) 等に適当な有機溶剤、溶媒を添加混合することに
よってセラミック原料粉末を得、次にこれをプレス金型
内に充填するとともに一定圧力で押圧して所定形状に成
形し、最後に前記成形品を約1500℃の温度で焼成するこ
とによって製作される。
体、ムライト質焼結体、窒化アルミニウム質焼結体、炭
化珪素質焼結体等の電気絶縁材料から成り、例えば酸化
アルミニウム質焼結体よりなる場合にはアルミナ(Al 2
O 3 ) 、シリカ(SiO2 ) 、マグネシア(MgO) 、カルシア
(CaO) 等に適当な有機溶剤、溶媒を添加混合することに
よってセラミック原料粉末を得、次にこれをプレス金型
内に充填するとともに一定圧力で押圧して所定形状に成
形し、最後に前記成形品を約1500℃の温度で焼成するこ
とによって製作される。
【００１０】また前記絶縁基体4 の上面には外部リード
端子6 を間に挟んで絶縁枠体5 がガラス7 を介し接着さ
れている。前記絶縁枠体5 はその中央部に開孔が形成さ
れており、絶縁基体4 の半導体素子3 が載置固定される
載置部4aを囲繞するような枠状となっている。この絶縁
枠体5 はその中央部の開孔と絶縁基体4 上面とで半導体
素子3 を内部に収容するための空所を形成する。
端子6 を間に挟んで絶縁枠体5 がガラス7 を介し接着さ
れている。前記絶縁枠体5 はその中央部に開孔が形成さ
れており、絶縁基体4 の半導体素子3 が載置固定される
載置部4aを囲繞するような枠状となっている。この絶縁
枠体5 はその中央部の開孔と絶縁基体4 上面とで半導体
素子3 を内部に収容するための空所を形成する。
【００１１】前記絶縁枠体2 は酸化アルミニウム質焼結
体、ムライト質焼結体、窒化アルミニウム質焼結体、炭
化珪素質焼結体等の電気絶縁材料より成り、例えば酸化
アルミニウム質焼結体よりなる場合には前述の絶縁基体
4 と同様の方法によって製作され、絶縁基体4 の上面
に、低融点のガラス7 によって接着固定される。
体、ムライト質焼結体、窒化アルミニウム質焼結体、炭
化珪素質焼結体等の電気絶縁材料より成り、例えば酸化
アルミニウム質焼結体よりなる場合には前述の絶縁基体
4 と同様の方法によって製作され、絶縁基体4 の上面
に、低融点のガラス7 によって接着固定される。
【００１２】また前記絶縁基体4 と絶縁枠体5 との間に
配される外部リード端子6 はコバール金属(Fe-Ni-Co 合
金) や42アロイ(Fe-Ni合金) 等の金属から成り、該外部
リード端子6 は半導体素子3 の各電極がボンディングワ
イヤ8 を介して電気的に接続され、外部リード端子6 を
外部電気回路に接続することによって半導体素子3 は外
部電気回路と電気的に接続されることとなる。
配される外部リード端子6 はコバール金属(Fe-Ni-Co 合
金) や42アロイ(Fe-Ni合金) 等の金属から成り、該外部
リード端子6 は半導体素子3 の各電極がボンディングワ
イヤ8 を介して電気的に接続され、外部リード端子6 を
外部電気回路に接続することによって半導体素子3 は外
部電気回路と電気的に接続されることとなる。
【００１３】前記外部リード端子6 は絶縁基体4 と絶縁
枠体5 とをガラス7 を介し接着する際、同時に両者の間
に固定される。
枠体5 とをガラス7 を介し接着する際、同時に両者の間
に固定される。
【００１４】尚、前記絶縁基体4 と絶縁枠体5 との接着
は、絶縁基体4 上面及び絶縁枠体5下面の各々に予めガ
ラス7 の粉末を塗布しておき、絶縁基体4 の上面に外部
リード端子6 及び絶縁枠体5 を順次載置させた後、加熱
し、絶縁基体4 と絶縁枠体5に予め塗布させておいたガ
ラス粉末を溶融させ、一体化させることによって行われ
る。
は、絶縁基体4 上面及び絶縁枠体5下面の各々に予めガ
ラス7 の粉末を塗布しておき、絶縁基体4 の上面に外部
リード端子6 及び絶縁枠体5 を順次載置させた後、加熱
し、絶縁基体4 と絶縁枠体5に予め塗布させておいたガ
ラス粉末を溶融させ、一体化させることによって行われ
る。
【００１５】また前記外部リード端子6 はその表面にニ
ッケル、金等の耐蝕性に優れ、且つ良導電性である金属
をメッキ法により1.0 乃至20.0μm の厚みに層着させて
おくと外部リード端子6 の酸化腐食を有効に防止するこ
とができるとともに外部リード端子6 とボンディングワ
イヤ8 及び外部電気回路との接続を良好となすことがで
きる。従って、前記外部リード端子6 はその表面にニッ
ケル、金等をメッキ法より1.0 乃至20.0μm の厚みに層
着させておくことが好ましい。
ッケル、金等の耐蝕性に優れ、且つ良導電性である金属
をメッキ法により1.0 乃至20.0μm の厚みに層着させて
おくと外部リード端子6 の酸化腐食を有効に防止するこ
とができるとともに外部リード端子6 とボンディングワ
イヤ8 及び外部電気回路との接続を良好となすことがで
きる。従って、前記外部リード端子6 はその表面にニッ
ケル、金等をメッキ法より1.0 乃至20.0μm の厚みに層
着させておくことが好ましい。
【００１６】前記基体本体1 はまたその上部にコバール
金属や42アロイ等の金属材料から成る蓋体2 が半田から
成る封止材9 を介して接合され、これによって基体本体
1 と蓋体2 とから成る容器内部に半導体素子3 が気密に
封止される。
金属や42アロイ等の金属材料から成る蓋体2 が半田から
成る封止材9 を介して接合され、これによって基体本体
1 と蓋体2 とから成る容器内部に半導体素子3 が気密に
封止される。
【００１７】前記基体本体1 上部への蓋体2 の接合は、
基体本体1 を構成する絶縁枠体5 の上面に予めメタライ
ズ金属層5aを被着させておき、該メタライズ金属層5aに
蓋体2 を封止材9 としての半田で接合させることによっ
て行われる。
基体本体1 を構成する絶縁枠体5 の上面に予めメタライ
ズ金属層5aを被着させておき、該メタライズ金属層5aに
蓋体2 を封止材9 としての半田で接合させることによっ
て行われる。
【００１８】前記基体本体1 を構成する絶縁枠体5 の上
面に被着されるメタライズ金属層5aは銀ーパラジウムか
ら成り、銀、バラジウムの粉末にガラスフリット及び有
機バインダー、有機溶剤を添加混合して得た金属ペース
トを絶縁枠体5 の上面に従来周知のスクリーン印刷法等
の厚膜手法により印刷塗布するとともにこれを約1000℃
の温度で焼き付けることによって絶縁枠体5 の上面に被
着される。
面に被着されるメタライズ金属層5aは銀ーパラジウムか
ら成り、銀、バラジウムの粉末にガラスフリット及び有
機バインダー、有機溶剤を添加混合して得た金属ペース
トを絶縁枠体5 の上面に従来周知のスクリーン印刷法等
の厚膜手法により印刷塗布するとともにこれを約1000℃
の温度で焼き付けることによって絶縁枠体5 の上面に被
着される。
【００１９】また 前記メタライズ金属層5aはその上面
が厚さ0.1 乃至5.0 μm のニッケル、鉛、錫、金もしく
はこれらの合金の少なくとも１種から成るメッキ層5bで
被覆されており、該メッキ層5bはメタライズ金属層5aが
酸化腐食するのを有効に防止すると同時にメタライズ金
属層5aと封止材9 としての半田との濡れ性を向上させる
作用を為す。
が厚さ0.1 乃至5.0 μm のニッケル、鉛、錫、金もしく
はこれらの合金の少なくとも１種から成るメッキ層5bで
被覆されており、該メッキ層5bはメタライズ金属層5aが
酸化腐食するのを有効に防止すると同時にメタライズ金
属層5aと封止材9 としての半田との濡れ性を向上させる
作用を為す。
【００２０】前記メタライズ金属層5aはその表面が厚さ
0.1 乃至5.0 μm のメッキ層5bで被覆され、酸化するの
が有効に防止されていることから表面に酸化物膜が形成
されることは一切なく、その結果、メタライズ金属層5a
に蓋体2 を封止材9 を介して強固に接合させることがで
き、基体本体1 と蓋体2 とから成る容器の内部に半導体
素子3 を完全に気密に封止することが可能となる。
0.1 乃至5.0 μm のメッキ層5bで被覆され、酸化するの
が有効に防止されていることから表面に酸化物膜が形成
されることは一切なく、その結果、メタライズ金属層5a
に蓋体2 を封止材9 を介して強固に接合させることがで
き、基体本体1 と蓋体2 とから成る容器の内部に半導体
素子3 を完全に気密に封止することが可能となる。
【００２１】かくして本発明の半導体素子収納用パッケ
ージによれば、基体本体1 を構成する絶縁基体4 上面の
半導体素子載置部4aに半導体素子3 をガラス、樹脂等の
接着剤を介して接着固定するとともに該半導体素子3 の
各電極を外部リード端子6 にボンディングイヤ8 を介し
て電気的に接続し、しかる後、基体本体1 の上面に蓋体
2 を半田から成る封止材9 を介して接合させ、基体本体
1 と蓋体2 とから成る容器内部に半導体素子3 を気密に
収容することによって製品としての半導体装置となる。
ージによれば、基体本体1 を構成する絶縁基体4 上面の
半導体素子載置部4aに半導体素子3 をガラス、樹脂等の
接着剤を介して接着固定するとともに該半導体素子3 の
各電極を外部リード端子6 にボンディングイヤ8 を介し
て電気的に接続し、しかる後、基体本体1 の上面に蓋体
2 を半田から成る封止材9 を介して接合させ、基体本体
1 と蓋体2 とから成る容器内部に半導体素子3 を気密に
収容することによって製品としての半導体装置となる。
【００２２】尚、本発明は上述の実施例に限定されるも
のではなく、本発明の要旨を逸脱しない範囲であれは種
々の変更は可能であり、例えば上述の実施例では蓋体2
をコバール金属や42アロイ等の金属材料で形成したが酸
化アルミニウム質焼結体やムライト質焼結体、窒化アル
ミニウム質焼結体等のセラミックス材で形成してもよ
い。この場合、蓋体2 を基体本体1 の上面に半田から成
る封止材9 を介し接合させるために蓋体2 の下面外周部
に封止材と反応するメタライズ金属層を予め被着させて
おく必要がある。
のではなく、本発明の要旨を逸脱しない範囲であれは種
々の変更は可能であり、例えば上述の実施例では蓋体2
をコバール金属や42アロイ等の金属材料で形成したが酸
化アルミニウム質焼結体やムライト質焼結体、窒化アル
ミニウム質焼結体等のセラミックス材で形成してもよ
い。この場合、蓋体2 を基体本体1 の上面に半田から成
る封止材9 を介し接合させるために蓋体2 の下面外周部
に封止材と反応するメタライズ金属層を予め被着させて
おく必要がある。
【００２３】また上述の実施例では絶縁枠体5 の上面に
被着させたメタライズ金属層5aをメッキ層5bで被覆した
が、該メッキ層5bの表面を更に耐蝕性に優れ、且つ半田
と濡れ性のよい金属で被覆しておいてもよい。この場
合、絶縁枠体5 の上面に被着させたメタライズ金属層5a
及びメッキ層5bが酸化し、酸化物膜が形成されるのが皆
無となり、蓋体2 を封止材9 としての半田を介しより強
固に接合させることが可能となる。
被着させたメタライズ金属層5aをメッキ層5bで被覆した
が、該メッキ層5bの表面を更に耐蝕性に優れ、且つ半田
と濡れ性のよい金属で被覆しておいてもよい。この場
合、絶縁枠体5 の上面に被着させたメタライズ金属層5a
及びメッキ層5bが酸化し、酸化物膜が形成されるのが皆
無となり、蓋体2 を封止材9 としての半田を介しより強
固に接合させることが可能となる。
【００２４】
【発明の効果】本発明の半導体素子収納用パッケージに
よれば、基体本体を構成する絶縁枠体の上面に銀ーパラ
ジウムから成るメタライズ金属層を被着させるとともに
該メタライズ金属層をニッケル、鉛、錫、金もしくはこ
れらの合金の少なくとも１種から成るメッキ層で被覆し
たことからメタライズ金属層表面に半田と濡れ性が悪い
酸化物膜が形成されることはなく、これによってメタラ
イズ金属層に蓋体を半田から成る封止材を介して強固に
接合させることができ、基体本体と蓋体とから成る容器
の内部に半導体素子を完全に気密に封止することが可能
となる。
よれば、基体本体を構成する絶縁枠体の上面に銀ーパラ
ジウムから成るメタライズ金属層を被着させるとともに
該メタライズ金属層をニッケル、鉛、錫、金もしくはこ
れらの合金の少なくとも１種から成るメッキ層で被覆し
たことからメタライズ金属層表面に半田と濡れ性が悪い
酸化物膜が形成されることはなく、これによってメタラ
イズ金属層に蓋体を半田から成る封止材を介して強固に
接合させることができ、基体本体と蓋体とから成る容器
の内部に半導体素子を完全に気密に封止することが可能
となる。
【図１】本発明の半導体素子収納用パッケージの一実施
例を示す断面図である。
例を示す断面図である。
【図２】従来の半導体素子収納用パッケージの断面図で
ある。
ある。
【符号の説明】 １・・・・・基体本体 ２・・・・・蓋体 ３・・・・・半導体素子 ４・・・・・絶縁基体 ５・・・・・絶縁枠体 ５ａ・・・・メタライズ金属層 ５ｂ・・・・メッキ層 ６・・・・・外部リード端子 ７・・・・・ガラス ９・・・・・半田から成る封止材
Claims (1)
- 【請求項１】半導体素子が載置される載置部を有する絶
縁基体上に、前記載置部を囲繞するとともに上面にメタ
ライズ金属層が被着された絶縁枠体を、その間に外部リ
ード端子を挟んでガラス付けして成る基体本体と、前記
絶縁枠体上面のメタライズ金属層に半田から成る封止材
を介して取着される蓋体とで構成される半導体素子収納
用パッケージであって、前記絶縁枠体上面のメタライズ
金属層は銀ーパラジウムから成り、且つ表面がニッケ
ル、鉛、錫、金、もしくはこれらの合金の少なくとも１
種から成るメッキ層で被覆されていることを特徴とする
半導体素子収納用パッケージ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4189147A JPH0637196A (ja) | 1992-07-16 | 1992-07-16 | 半導体素子収納用パッケージ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4189147A JPH0637196A (ja) | 1992-07-16 | 1992-07-16 | 半導体素子収納用パッケージ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0637196A true JPH0637196A (ja) | 1994-02-10 |
Family
ID=16236213
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4189147A Pending JPH0637196A (ja) | 1992-07-16 | 1992-07-16 | 半導体素子収納用パッケージ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0637196A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2014060239A (ja) * | 2012-09-18 | 2014-04-03 | Nippon Steel & Sumikin Electronics Devices Inc | 電子部品素子収納用パッケージ |
| US8696318B2 (en) | 2010-03-05 | 2014-04-15 | Twin Disc, Inc. | Stepped surface propeller |
-
1992
- 1992-07-16 JP JP4189147A patent/JPH0637196A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8696318B2 (en) | 2010-03-05 | 2014-04-15 | Twin Disc, Inc. | Stepped surface propeller |
| JP2014060239A (ja) * | 2012-09-18 | 2014-04-03 | Nippon Steel & Sumikin Electronics Devices Inc | 電子部品素子収納用パッケージ |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0637196A (ja) | 半導体素子収納用パッケージ | |
| JP2801449B2 (ja) | 半導体素子収納用パッケージ | |
| JP2750237B2 (ja) | 電子部品収納用パッケージ | |
| JP2685083B2 (ja) | 半導体素子収納用パッケージの製造方法 | |
| JP2750255B2 (ja) | 電子部品収納用パッケージ | |
| JP2750232B2 (ja) | 電子部品収納用パッケージ | |
| JP2750256B2 (ja) | 半導体素子収納用パッケージ | |
| JP3176267B2 (ja) | 半導体素子収納用パッケージ | |
| JP2514094Y2 (ja) | 半導体素子収納用パッケ―ジ | |
| JP4051162B2 (ja) | 電子部品収納用容器の製造方法 | |
| JPH05160284A (ja) | 半導体素子収納用パッケージ | |
| JP2740605B2 (ja) | 半導体素子収納用パッケージの製造方法 | |
| JP3426741B2 (ja) | 半導体素子収納用パッケージ | |
| JP2543236Y2 (ja) | 半導体素子収納用パッケージ | |
| JP3138186B2 (ja) | 半導体装置 | |
| JP2740606B2 (ja) | 半導体素子収納用パッケージ | |
| JPH08125049A (ja) | 半導体素子収納用パッケージ | |
| JP3323010B2 (ja) | 半導体素子収納用パッケージ | |
| JP2685159B2 (ja) | 電子部品収納用パッケージ | |
| JP2866962B2 (ja) | 半導体素子収納用パッケージの製造方法 | |
| JPH05326738A (ja) | 半導体素子収納用パッケージ | |
| JPH0629330A (ja) | 半導体装置 | |
| JPH08115990A (ja) | 半導体素子収納用パッケージ | |
| JPH05144964A (ja) | 半導体素子収納用パツケージ | |
| JPH06140526A (ja) | 半導体素子収納用パッケージの製造方法 |